JP3182241B2 - 逆数演算方法及び回路 - Google Patents
逆数演算方法及び回路Info
- Publication number
- JP3182241B2 JP3182241B2 JP34573192A JP34573192A JP3182241B2 JP 3182241 B2 JP3182241 B2 JP 3182241B2 JP 34573192 A JP34573192 A JP 34573192A JP 34573192 A JP34573192 A JP 34573192A JP 3182241 B2 JP3182241 B2 JP 3182241B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- value
- tap
- signal
- reciprocal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/552—Powers or roots, e.g. Pythagorean sums
- G06F7/5525—Roots or inverse roots of single operands
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/4806—Computations with complex numbers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/552—Powers or roots, e.g. Pythagorean sums
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/552—Indexing scheme relating to groups G06F7/552 - G06F7/5525
- G06F2207/5521—Inverse root of a number or a function, e.g. the reciprocal of a Pythagorean sum
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/552—Indexing scheme relating to groups G06F7/552 - G06F7/5525
- G06F2207/5525—Pythagorean sum, i.e. the square root of a sum of squares
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Physics (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、モデムの振幅正規化回
路等に使用される逆数演算回路に関する。近年、電話回
線を用いたデータ通信の普及に伴い、モデムの小型化・
低価格化が進められている。このためモデム内での回路
の小型化・簡単化が必要である。
路等に使用される逆数演算回路に関する。近年、電話回
線を用いたデータ通信の普及に伴い、モデムの小型化・
低価格化が進められている。このためモデム内での回路
の小型化・簡単化が必要である。
【０００２】
【従来の技術】図４はモデムに使用される従来の逆数演
算回路を示す。図４において、従来の逆数演算回路は、
オーバーフロー防止回路１０、パワー演算回路１２、乗
算回路１４、タップ値発生回路１６、差分回路１８、リ
ミッタ回路４２、ループゲイン調整回路５０および更新
回路２２で構成される。
算回路を示す。図４において、従来の逆数演算回路は、
オーバーフロー防止回路１０、パワー演算回路１２、乗
算回路１４、タップ値発生回路１６、差分回路１８、リ
ミッタ回路４２、ループゲイン調整回路５０および更新
回路２２で構成される。
【０００３】従来の逆数演算回路の動作を説明すると、
まず演算による信号のオーバーフローを防止するためオ
ーバーフロー防止回路１０で入力ベクトル信号（Ｘ＋ｊ
Ｙ）に定数Ａをかけてレベルダウンした入力信号（Ｘ＋
ｊＹ）・Ａを求める。次にパワー演算回路１２の乗算器
２８，３０の各々でリアル成分とイマジナル成分の二乗
を求め加算器３２で加算し、パワー値（Ｘ2 ＋Ｙ2 ）・
Ａ2 を求める。
まず演算による信号のオーバーフローを防止するためオ
ーバーフロー防止回路１０で入力ベクトル信号（Ｘ＋ｊ
Ｙ）に定数Ａをかけてレベルダウンした入力信号（Ｘ＋
ｊＹ）・Ａを求める。次にパワー演算回路１２の乗算器
２８，３０の各々でリアル成分とイマジナル成分の二乗
を求め加算器３２で加算し、パワー値（Ｘ2 ＋Ｙ2 ）・
Ａ2 を求める。
【０００４】一方、タップ値発生回路１６にはタップ値
Ｋとして所定の初期値が設定されており、このタップ値
Ｋを更新した結果が最終的に求める入力ベクトル信号の
振幅値の逆数を示すことになる。パワー演算回路１２の
出力信号は乗算回路１４でリミッタ回路４２を介して得
られたタップ値Ｋと乗算され、差分回路１８に与えられ
る。差分回路１８には所定のリファレンスＲｅｆが予め
設定されており、加算器３８により誤差信号ΔＫとし
て、 ΔＫ＝ｆ−Ｋ・（Ｘ2 ＋Ｙ2 ）・Ａ2 を求める。
Ｋとして所定の初期値が設定されており、このタップ値
Ｋを更新した結果が最終的に求める入力ベクトル信号の
振幅値の逆数を示すことになる。パワー演算回路１２の
出力信号は乗算回路１４でリミッタ回路４２を介して得
られたタップ値Ｋと乗算され、差分回路１８に与えられ
る。差分回路１８には所定のリファレンスＲｅｆが予め
設定されており、加算器３８により誤差信号ΔＫとし
て、 ΔＫ＝ｆ−Ｋ・（Ｘ2 ＋Ｙ2 ）・Ａ2 を求める。
【０００５】差分回路１８で求めた誤差信号ΔＫはルー
プゲイン調整回路５０でループゲインを１．０以下とす
るための定数Ｂを掛け合せた後、更新回路２２に与えら
れてタップ値Ｋに加算して Ｋ＝Ｋ＋ΔＫ と更新する。
プゲイン調整回路５０でループゲインを１．０以下とす
るための定数Ｂを掛け合せた後、更新回路２２に与えら
れてタップ値Ｋに加算して Ｋ＝Ｋ＋ΔＫ と更新する。
【０００６】ここで差分回路１８で求める誤差信号ΔＫ
を零とするように、乗算回路１４、差分回路１８、ルー
プゲイン調整回路４４および更新回路２２による処理を
何回か繰り返すループ処理を行ない、誤差信号が予め予
定した値に収束したときに得られるタップ値Ｋを入力ベ
クトル信号（Ｘ＋ｊＹ）の振幅の逆数値として出力す
る。
を零とするように、乗算回路１４、差分回路１８、ルー
プゲイン調整回路４４および更新回路２２による処理を
何回か繰り返すループ処理を行ない、誤差信号が予め予
定した値に収束したときに得られるタップ値Ｋを入力ベ
クトル信号（Ｘ＋ｊＹ）の振幅の逆数値として出力す
る。
【０００７】
【発明が解決しようとする課題】ところで、逆数演算回
路で求める入力ベクトル信号（Ｘ＋ｊＹ）の振幅の逆数
値は本来、１／√（Ｘ2 ＋Ｙ2 ）とならなければならな
い。しかしながら、図４に示した従来の逆数演算回路で
は、求める逆数値のタップ値Ｋを１回しか乗算していな
いため、逆数値は１／（Ｘ2 ＋Ｙ2 ）となってしまう。
路で求める入力ベクトル信号（Ｘ＋ｊＹ）の振幅の逆数
値は本来、１／√（Ｘ2 ＋Ｙ2 ）とならなければならな
い。しかしながら、図４に示した従来の逆数演算回路で
は、求める逆数値のタップ値Ｋを１回しか乗算していな
いため、逆数値は１／（Ｘ2 ＋Ｙ2 ）となってしまう。
【０００８】このため従来の逆数演算回路では求めた逆
数値の誤差ΔＫを例えば０．０１ｄＢ以下にしようとす
れば、乗算回路１４、差分回路１８、ループゲイン調整
回路４４および更新回路２２によるループ処理を２４回
繰り返さなければならず、収束時間および演算量が共に
増大してしまう。本発明の目的は、入力ベクトル信号の
振幅の逆数値を少ない演算量で且つ短時間に求めること
のできる逆数演算方法及び回路を提供する。
数値の誤差ΔＫを例えば０．０１ｄＢ以下にしようとす
れば、乗算回路１４、差分回路１８、ループゲイン調整
回路４４および更新回路２２によるループ処理を２４回
繰り返さなければならず、収束時間および演算量が共に
増大してしまう。本発明の目的は、入力ベクトル信号の
振幅の逆数値を少ない演算量で且つ短時間に求めること
のできる逆数演算方法及び回路を提供する。
【０００９】
【課題を解決するための手段】図１は本発明を装置を例
にとって示した原理説明図である。まず本発明の逆数演
算回路は、入力ベクトル信号Ｘ＋ｊＹの振幅の逆数値 １／√（Ｘ2 ＋Ｙ2 ） を演算するものであり、オーバーフロー防止回路１０、
パワー演算回路１２、乗算回路１４、タップ値発生回路
１６、差分回路１８、ループゲイン調整回路２０、及び
更新回路２２で構成される。
にとって示した原理説明図である。まず本発明の逆数演
算回路は、入力ベクトル信号Ｘ＋ｊＹの振幅の逆数値 １／√（Ｘ2 ＋Ｙ2 ） を演算するものであり、オーバーフロー防止回路１０、
パワー演算回路１２、乗算回路１４、タップ値発生回路
１６、差分回路１８、ループゲイン調整回路２０、及び
更新回路２２で構成される。
【００１０】オーバーフロー防止回路１０は、演算によ
る信号のオーバーフローを防止のために入力ベクトル信
号（Ｘ＋ｊＹ）をレベルダウンする定数Ａを乗算する。
この定数（Ａ）の値は１／√２を使用する。パワー演算
回路１２はオーバーフロー防止回路１０の出力信号のリ
アル成分の二乗とイマジナル成分の二乗を演算して加算
することによりパワー（Ｘ2 ＋Ｙ2）を求める。
る信号のオーバーフローを防止のために入力ベクトル信
号（Ｘ＋ｊＹ）をレベルダウンする定数Ａを乗算する。
この定数（Ａ）の値は１／√２を使用する。パワー演算
回路１２はオーバーフロー防止回路１０の出力信号のリ
アル成分の二乗とイマジナル成分の二乗を演算して加算
することによりパワー（Ｘ2 ＋Ｙ2）を求める。
【００１１】タップ値発生回路１６は、求める逆数値と
してのタップ値Ｋを設定し、タップ値の初期値は０．７
５５９とする。乗算回路１４はパワー演算回路１２の出
力信号に、タップ値発生回路１６からのタップ値Ｋを２
回乗算して、 Ｋ2 ・（Ｘ2 ＋Ｙ2 ） を求める。
してのタップ値Ｋを設定し、タップ値の初期値は０．７
５５９とする。乗算回路１４はパワー演算回路１２の出
力信号に、タップ値発生回路１６からのタップ値Ｋを２
回乗算して、 Ｋ2 ・（Ｘ2 ＋Ｙ2 ） を求める。
【００１２】差分回路１８は、乗算回路１４の出力信号
を予め定めたリファレンスＲｅｆから差し引いて誤差信
号ΔＫを求める。このリファレンスＲｅｆの値は１／２
を用いる。ループゲイン調整回路２０は、差分回路１８
の誤差信号ΔＫに、ループゲインを一定とするために、
タップ回路１６からのタップ値Ｋを乗算する。更に、更
新回路２２は、ループゲイン調整回路２０を介して得ら
れた誤差信号ΔＫをタップ値発生回路１６からのタップ
値Ｋに加算して差分回路１８からの誤差信号ΔＫを零と
するように更新する。
を予め定めたリファレンスＲｅｆから差し引いて誤差信
号ΔＫを求める。このリファレンスＲｅｆの値は１／２
を用いる。ループゲイン調整回路２０は、差分回路１８
の誤差信号ΔＫに、ループゲインを一定とするために、
タップ回路１６からのタップ値Ｋを乗算する。更に、更
新回路２２は、ループゲイン調整回路２０を介して得ら
れた誤差信号ΔＫをタップ値発生回路１６からのタップ
値Ｋに加算して差分回路１８からの誤差信号ΔＫを零と
するように更新する。
【００１３】
【作用】このような構成を備えた本発明の逆数演算方法
及び回路によれば次の作用が得られる。例えば、入力ベ
クトル信号をＸ＋ｊＹとすると、レベルダウンの定数Ａ
は、 Ａ＝１／√２ であるから、オーバーフロー防止回路１０の出力信号
は、 （Ｘ＋ｊＹ）／√２ となる。次のパワー演算回路１２の演算結果は、 （Ｘ2 ＋Ｙ2 ）／２ となる。ここで求める逆数値のタップ値をＫとすると、
乗算回路１４の処理結果は、 Ｋ2 （Ｘ2 ＋Ｙ2 ）／２ となる。更に差分回路で求める誤差信号ΔＫは、 ΔＫ＝１／２−Ｋ2 （Ｘ2 ＋Ｙ2 ）／２ （１） となる。
及び回路によれば次の作用が得られる。例えば、入力ベ
クトル信号をＸ＋ｊＹとすると、レベルダウンの定数Ａ
は、 Ａ＝１／√２ であるから、オーバーフロー防止回路１０の出力信号
は、 （Ｘ＋ｊＹ）／√２ となる。次のパワー演算回路１２の演算結果は、 （Ｘ2 ＋Ｙ2 ）／２ となる。ここで求める逆数値のタップ値をＫとすると、
乗算回路１４の処理結果は、 Ｋ2 （Ｘ2 ＋Ｙ2 ）／２ となる。更に差分回路で求める誤差信号ΔＫは、 ΔＫ＝１／２−Ｋ2 （Ｘ2 ＋Ｙ2 ）／２ （１） となる。
【００１４】この（１）式で与えられる誤差信号ΔＫが
ΔＫ＝０となったときのタップ値Ｋが逆数演算回路の出
力となるため、次の式が成り立つ。 １／２−Ｋ2 （Ｘ2 ＋Ｙ2 ）／２＝０ （２） この（２）式を解くと、 Ｋ2 （Ｘ2 ＋Ｙ2 ）／２＝１／２ Ｋ2 （Ｘ2 ＋Ｙ2 ）＝１ Ｋ2 ＝１／（Ｘ2 ＋Ｙ2 ） Ｋ ＝１／√（Ｘ2 ＋Ｙ2 ） （３） となる。従って本発明の逆数演算回路では、入力ベクト
ル信号に対する振幅の逆数値を正確に求めることが可能
となる。
ΔＫ＝０となったときのタップ値Ｋが逆数演算回路の出
力となるため、次の式が成り立つ。 １／２−Ｋ2 （Ｘ2 ＋Ｙ2 ）／２＝０ （２） この（２）式を解くと、 Ｋ2 （Ｘ2 ＋Ｙ2 ）／２＝１／２ Ｋ2 （Ｘ2 ＋Ｙ2 ）＝１ Ｋ2 ＝１／（Ｘ2 ＋Ｙ2 ） Ｋ ＝１／√（Ｘ2 ＋Ｙ2 ） （３） となる。従って本発明の逆数演算回路では、入力ベクト
ル信号に対する振幅の逆数値を正確に求めることが可能
となる。
【００１５】
【実施例】図２は本発明の一実施例を示した実施例構成
図であり、ベクトル演算機能を備えたディジタル・シグ
ナルプロセッサ（ＤＳＰ）で回路を実現した場合を例に
とっている。図２において、本発明の逆数演算回路はオ
ーバーフロー防止回路１０，パワー演算回路１２，乗算
回路１４，タップ値発生回路１６，差分回路１８，ルー
プゲイン調整回路２０及び更新回路２２で構成される。
図であり、ベクトル演算機能を備えたディジタル・シグ
ナルプロセッサ（ＤＳＰ）で回路を実現した場合を例に
とっている。図２において、本発明の逆数演算回路はオ
ーバーフロー防止回路１０，パワー演算回路１２，乗算
回路１４，タップ値発生回路１６，差分回路１８，ルー
プゲイン調整回路２０及び更新回路２２で構成される。
【００１６】更に詳細に説明すると、オーバーフロー防
止回路１０には乗算器２４と定数設定器２６が設けら
れ、乗算器２４において、入力ベクトル信号（Ｘ＋ｊ
Ｙ）に定数設定器２６から演算による信号のオーバーフ
ローを防止するためのレベルダウンを目的とした定数Ａ
を掛け合わせる。この定数Ａとしては本発明にあって
は、Ａ＝１／√２を使用する。
止回路１０には乗算器２４と定数設定器２６が設けら
れ、乗算器２４において、入力ベクトル信号（Ｘ＋ｊ
Ｙ）に定数設定器２６から演算による信号のオーバーフ
ローを防止するためのレベルダウンを目的とした定数Ａ
を掛け合わせる。この定数Ａとしては本発明にあって
は、Ａ＝１／√２を使用する。
【００１７】パワー演算回路１２はオーバーフロー防止
回路１０でレベルダウンされた入力ベクトル信号（Ｘ＋
ｊＹ）／√２のリアル成分とイマジナル成分の二乗を求
めて加算する。このため、パワー演算回路１２には乗算
器２８，３０及び加算器３２が設けられる。乗算器２８
は入力ベクトル信号のリアル成分を二乗し、また乗算器
３０は入力ベクトル信号のイマジナル成分を二乗する。
加算器３２は乗算器２８のリアル成分の二乗と乗算器３
０からのイマジナル成分の二乗を加算する。
回路１０でレベルダウンされた入力ベクトル信号（Ｘ＋
ｊＹ）／√２のリアル成分とイマジナル成分の二乗を求
めて加算する。このため、パワー演算回路１２には乗算
器２８，３０及び加算器３２が設けられる。乗算器２８
は入力ベクトル信号のリアル成分を二乗し、また乗算器
３０は入力ベクトル信号のイマジナル成分を二乗する。
加算器３２は乗算器２８のリアル成分の二乗と乗算器３
０からのイマジナル成分の二乗を加算する。
【００１８】乗算回路１４はパワー演算回路１２からの
出力信号にタップ値発生回路１６からのタップ値Ｋを２
回乗算し、 Ｋ2 （Ｘ2 ＋Ｙ2 ）／２ を得る。即ち、乗算器３４，３６を使用して２回、タッ
プ値Ｋを乗算している。
出力信号にタップ値発生回路１６からのタップ値Ｋを２
回乗算し、 Ｋ2 （Ｘ2 ＋Ｙ2 ）／２ を得る。即ち、乗算器３４，３６を使用して２回、タッ
プ値Ｋを乗算している。
【００１９】差分回路１８は加算器３８と定数設定器４
０を備え、定数設定器４０で設定したリファレンスＲｅ
ｆから乗算回路１４の乗算結果を差し引いて誤差信号Δ
Ｋを得ている。ここで、定数設定器４で設定するリファ
レンスＲｅｆの値としては、１／２が使用される。従っ
て、差分回路１８は誤差信号ΔＫとして ΔＫ＝１／２−Ｋ2 （Ｘ2 ＋Ｙ2 ）／２ を出力する。
０を備え、定数設定器４０で設定したリファレンスＲｅ
ｆから乗算回路１４の乗算結果を差し引いて誤差信号Δ
Ｋを得ている。ここで、定数設定器４で設定するリファ
レンスＲｅｆの値としては、１／２が使用される。従っ
て、差分回路１８は誤差信号ΔＫとして ΔＫ＝１／２−Ｋ2 （Ｘ2 ＋Ｙ2 ）／２ を出力する。
【００２０】ここでオーバフロー回路１０で定数Ａ＝１
／√２を乗算し、差分回路１８でリファレンスＲｅｆ＝
１／２を使用する理由を説明する。本発明の逆数演算回
路を実現するデジタル・シグナル・プロセッサ（ＤＳ
Ｐ）で扱う入力ベクトル信号の最大値は２であり、２乗
をとるパワー演算回路１２からの出力が２を越えない値
とする必要がある。このためオーバフロー防止回路１０
では、パワー演算回路１２で２乗して１／２となる定数
Ａ＝１／√２を入力ベクトル信号に乗算する。差分回路
１８で使用するリファレンスＲｅｆは、オーバフロー防
止回路１０で乗算される定数Ａ＝１／√２に合せてＲｅ
ｆ＝１／２とする。
／√２を乗算し、差分回路１８でリファレンスＲｅｆ＝
１／２を使用する理由を説明する。本発明の逆数演算回
路を実現するデジタル・シグナル・プロセッサ（ＤＳ
Ｐ）で扱う入力ベクトル信号の最大値は２であり、２乗
をとるパワー演算回路１２からの出力が２を越えない値
とする必要がある。このためオーバフロー防止回路１０
では、パワー演算回路１２で２乗して１／２となる定数
Ａ＝１／√２を入力ベクトル信号に乗算する。差分回路
１８で使用するリファレンスＲｅｆは、オーバフロー防
止回路１０で乗算される定数Ａ＝１／√２に合せてＲｅ
ｆ＝１／２とする。
【００２１】ループゲイン調整回路２０は差分回路１８
からの誤差信号ΔＫにタップ値発生回路１６に設けたタ
ップ４８からのタップ値Ｋを乗算器４２により掛け合わ
せ、ループゲインを一定に保つ。更に、更新回路２２は
加算器４６を備え、ループゲイン調整回路２０を介して
得られた誤差信号ΔＫを現在、タップ値発生回路１６で
発生しているタップ値Ｋに加算して更新する。
からの誤差信号ΔＫにタップ値発生回路１６に設けたタ
ップ４８からのタップ値Ｋを乗算器４２により掛け合わ
せ、ループゲインを一定に保つ。更に、更新回路２２は
加算器４６を備え、ループゲイン調整回路２０を介して
得られた誤差信号ΔＫを現在、タップ値発生回路１６で
発生しているタップ値Ｋに加算して更新する。
【００２２】この図２の実施例にあっては、差分回路１
８より出力される誤差信号ΔＫを零に収束するように、
１回の入力ベクトル信号（Ｘ＋ｊＹ）の入力に対し乗算
回路１４，差分回路１８，ループゲイン調整回路２０及
び更新回路２２によるループ処理を繰り返し行う。ここ
で、タップ値発生回路１６のタップ４８に設定される初
期値として、逆数演算回路で求める逆数値の誤差ΔＫを
０．０１ｄＢ以下に最も早く収束する値を実験的に求め
た結果、０．７５５９となった。この初期値０．７５５
９をタップ４８にセットすることにより、乗算回路１
４、差分回路１８、ループゲイン調整回路２０及び更新
回路２２によるループ処理を５回繰り返せば逆数演算回
路で求める逆数値の誤差ΔＫを０．０１ｄＢ以下に収束
することができる。
８より出力される誤差信号ΔＫを零に収束するように、
１回の入力ベクトル信号（Ｘ＋ｊＹ）の入力に対し乗算
回路１４，差分回路１８，ループゲイン調整回路２０及
び更新回路２２によるループ処理を繰り返し行う。ここ
で、タップ値発生回路１６のタップ４８に設定される初
期値として、逆数演算回路で求める逆数値の誤差ΔＫを
０．０１ｄＢ以下に最も早く収束する値を実験的に求め
た結果、０．７５５９となった。この初期値０．７５５
９をタップ４８にセットすることにより、乗算回路１
４、差分回路１８、ループゲイン調整回路２０及び更新
回路２２によるループ処理を５回繰り返せば逆数演算回
路で求める逆数値の誤差ΔＫを０．０１ｄＢ以下に収束
することができる。
【００２３】図３は同じ入力ベクトル信号（Ｘ＋ｊＹ）
に対する本発明と従来の逆数演算回路の性能を示した説
明図であり、縦軸に逆数値を得る際の誤差ΔＫを示し、
横軸にループ処理の回数を示している。図３において、
本発明の逆数演算回路の特性１００にあっては、ループ
処理を５回繰り返すことで誤差０．０１ｄＢ以下に収束
できるのに対し、従来の逆数演算回路にあってはループ
処理の回数が２４回で誤差０．０１ｄＢ以下となってい
る。従って、本発明の逆数演算回路は少ない演算量でま
た短い時間で入力ベクトル信号に対する逆数値を求める
ことができる。
に対する本発明と従来の逆数演算回路の性能を示した説
明図であり、縦軸に逆数値を得る際の誤差ΔＫを示し、
横軸にループ処理の回数を示している。図３において、
本発明の逆数演算回路の特性１００にあっては、ループ
処理を５回繰り返すことで誤差０．０１ｄＢ以下に収束
できるのに対し、従来の逆数演算回路にあってはループ
処理の回数が２４回で誤差０．０１ｄＢ以下となってい
る。従って、本発明の逆数演算回路は少ない演算量でま
た短い時間で入力ベクトル信号に対する逆数値を求める
ことができる。
【００２４】図４は本発明の逆数演算回路が使用される
モデムの実施例構成図を示す。図４のモデムにおけるメ
インの信号復調系統には、Ａ／Ｄコンバータ１００、復
調回路（ＤＥＭ）１０２、キャリア発生回路（ＣＲＲ）
１０４、ロールオフフィルタ（ＲＯＦ）１０６、ＡＧＣ
回路１０８、自動等化器（ＥＱＬ）１１０、キャリア自
動位相制御回路（ＣＡＰＣ）１１２および判定回路（Ｄ
ＥＣ）１１４が設けられる。またＡ／Ｄコンバータ１０
０で使用するサンプリングクロックの同期をとるため、
タイミング抽出回路１１６、位相判定回路１１８および
ＰＬＬ回路１２０が設けられる。
モデムの実施例構成図を示す。図４のモデムにおけるメ
インの信号復調系統には、Ａ／Ｄコンバータ１００、復
調回路（ＤＥＭ）１０２、キャリア発生回路（ＣＲＲ）
１０４、ロールオフフィルタ（ＲＯＦ）１０６、ＡＧＣ
回路１０８、自動等化器（ＥＱＬ）１１０、キャリア自
動位相制御回路（ＣＡＰＣ）１１２および判定回路（Ｄ
ＥＣ）１１４が設けられる。またＡ／Ｄコンバータ１０
０で使用するサンプリングクロックの同期をとるため、
タイミング抽出回路１１６、位相判定回路１１８および
ＰＬＬ回路１２０が設けられる。
【００２５】更に、トレーニングによる引込み時にキャ
リア自動位相制御回路１１２に周波数オフセットの初期
値をセットするため、タイミング位相再生回路１２２、
オフセット抽出回路１２４およびレベル正規化回路１２
６が設けられる。このようなモデムにおいて、本発明の
逆数演算回路は、２重枠のブロックで示すキャリア自動
位相制御回路１１２、位相判定回路１１８、オフセット
抽出回路１２４およびレベル正規化回路１２６で使用さ
れる。すなわち、キャリア自動位相制御回路１１２、位
相判定回路１１８およびオフセット抽出回路１２４で
は、ベクトル信号の振幅は不要であることから、位相平
面におけるベクトル信号を半径１．０の円に正規化する
ために本発明の逆数演算回路が使用される。
リア自動位相制御回路１１２に周波数オフセットの初期
値をセットするため、タイミング位相再生回路１２２、
オフセット抽出回路１２４およびレベル正規化回路１２
６が設けられる。このようなモデムにおいて、本発明の
逆数演算回路は、２重枠のブロックで示すキャリア自動
位相制御回路１１２、位相判定回路１１８、オフセット
抽出回路１２４およびレベル正規化回路１２６で使用さ
れる。すなわち、キャリア自動位相制御回路１１２、位
相判定回路１１８およびオフセット抽出回路１２４で
は、ベクトル信号の振幅は不要であることから、位相平
面におけるベクトル信号を半径１．０の円に正規化する
ために本発明の逆数演算回路が使用される。
【００２６】またレベル正規化回路１２６にあっては、
受信レベルをある一定値に瞬間的にもっていくためのレ
ベル正規化のために本発明の逆数演算回路が使用され
る。勿論、本発明の逆数演算回路の使用場所は図４に限
定されず、入力ベクトル信号の逆数値を必要とする適宜
の回路に用いることができる。また、上記の実施例はＤ
ＳＰで実現されるベクトル演算回路のハードウェアとし
ての実施例を示すものであったが、これはＤＳＰによる
ベクトル演算のステップでなる逆数演算方法としてプロ
グラム制御により実現できることは勿論である。
受信レベルをある一定値に瞬間的にもっていくためのレ
ベル正規化のために本発明の逆数演算回路が使用され
る。勿論、本発明の逆数演算回路の使用場所は図４に限
定されず、入力ベクトル信号の逆数値を必要とする適宜
の回路に用いることができる。また、上記の実施例はＤ
ＳＰで実現されるベクトル演算回路のハードウェアとし
ての実施例を示すものであったが、これはＤＳＰによる
ベクトル演算のステップでなる逆数演算方法としてプロ
グラム制御により実現できることは勿論である。
【００２７】
【発明の効果】以上説明してきたように本発明によれ
ば、少ない演算量でまた短い時間で入力ベクトル信号に
対する逆数値を高精度に求めることができる。また、回
路自体も従来より簡略化できるため、装置の小型化及び
低コスト化を図ることもできる。
ば、少ない演算量でまた短い時間で入力ベクトル信号に
対する逆数値を高精度に求めることができる。また、回
路自体も従来より簡略化できるため、装置の小型化及び
低コスト化を図ることもできる。
【図１】本発明の原理説明図
【図２】本発明の実施例構成図
【図３】規定の誤差に収束するまでのループ処理の回数
を本発明と従来回路を対比して示した説明図
を本発明と従来回路を対比して示した説明図
【図４】本発明の逆数演算回路が使用されるモデムの実
施例回路図
施例回路図
【図５】従来回路の説明図
１０：オーバーフロー防止回路 １２：パワー演算回路 １４：乗算回路 １６：タップ値発生回路 １８：差分回路 ２０：ループゲイン調整回路 ２２：更新回路 ２４，２８，３０，３６，４２：乗算器 ３２，３８，４６：加算器 ４８：タップ １００：Ａ／Ｄコンバータ １０２：復調回路（ＤＥＭ） １０４：キャリア発生回路（ＣＲＲ） １０６：ロールオフフィルタ（ＲＯＦ） １０８：ＡＧＣ回路 １１０：自動等化器（ＥＱＬ） １１２：キャリア自動位相制御回路（ＣＡＰＣ） １１４：判定回路（ＤＥＣ） １１６：タイミング抽出回路 １１８：位相判定回路 １２０：ＰＬＬ回路 １２２：タイミング位相再生回路 １２４：オフセット抽出回路 １２６：レベル正規化回路
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/00 G06F 7/52 G06F 17/10
Claims (6)
- 【請求項１】モデムの変調された出力信号であるベクト
ル信号（Ｘ＋ｊＹ）の振幅の逆数値を演算する逆数演算
方法に於いて、 演算による信号のオーバーフローを防止のために入力ベ
クトル信号（Ｘ＋ｊＹ）をレベルダウンする定数（Ａ）
を乗算するオーバーフロー防止過程と、 前記オーバーフロー防止過程でレベルダウンした入力ベ
クトル信号のリアル成分の二乗とイマジナル成分の二乗
を演算して加算することによりパワー（Ｘ2 ＋Ｙ2 ）を
求めるパワー演算過程と、 求める逆数値としてのタップ値（Ｋ）を発生するタップ
値発生過程と、 前記パワー演算過程の出力信号に、前記タップ値発生過
程からのタップ値（Ｋ）を２回乗算する乗算過程と、 前記乗算過程で得た乗算信号を予め定めたリファレンス
（Ｒｅｆ）から差し引いて誤差信号（ΔＫ）を求める差
分過程と、 前記差分過程で求めた誤差信号（ΔＫ）に、ループゲイ
ンを一定とするために、前記タップ値発生過程のタップ
値（Ｋ）を乗算するループゲイン調整過程と、 前記ループゲイン調整過程を介して得られた誤差信号を
前記タップ過程で発生したタップ値（Ｋ）に加算して前
記差分過程で求める誤差信号（ΔＫ）を零とするように
更新する更新過程と、 を設けたことを特徴とする逆数演算方法。 - 【請求項２】請求項１記載の逆数演算方法に於いて、前
記タップ値発生過程で発生するタップ値（Ｋ）の初期値
を０．７５５９としたことを特徴とする逆数演算方法。 - 【請求項３】請求項１記載の逆数演算方法に於いて、前
記オーバーフロー防止過程で乗算する定数（Ａ）の値を
１／√２とし、且つ前記差分過程で使用するリファレン
ス（Ｒｅｆ）の値を１／２としたことを特徴とする逆数
演算方法。 - 【請求項４】モデムの変調された出力信号であるベクト
ル信号（Ｘ＋ｊＹ）の振幅の逆数値を演算する逆数演算
回路に於いて、 演算による信号のオーバーフローを防止のために入力ベ
クトル信号（Ｘ＋ｊＹ）をレベルダウンする定数（Ａ）
を乗算するオーバーフロー防止回路（１０）と、 前記オーバーフロー防止回路（１０）の出力信号のリア
ル成分の二乗とイマジナル成分の二乗を演算して加算す
ることによりパワーを求めるパワー演算回路（１２）
と、 求める逆数値としてのタップ値（Ｋ）を発生するタップ
回路（１６）と、 前記パワー演算回路（１２）の出力信号に、前記タップ
回路（１６）からのタップ値（Ｋ）を２回乗算する乗算
回路（１６）と、 前記乗算回路（１４）の出力信号を予め定めたリファレ
ンス（Ｒｅｆ）から差し引いて誤差信号（ΔＫ）を求め
る差分回路（１８）と、 前記差分回路（１８）の誤差信号（ΔＫ）に、ループゲ
インを一定とするために、前記タップ回路（１６）から
のタップ値（Ｋ）を乗算するループゲイン調整回路（２
０）と、 前記ループゲイン調整回路（２０）を介して得られた誤
差信号を前記タップ回路（１６）からのタップ値に加算
して前記差分回路（１８）からの誤差信号（ΔＫ）を零
とするように更新する更新回路（２２）と、 を設けたことを特徴とする逆数演算回路。 - 【請求項５】請求項４記載の逆数演算回路に於いて、前
記タップ回路（１６）で発生するタップ値（Ｋ）の初期
値を０．７５５９としたことを特徴とする逆数演算回
路。 - 【請求項６】請求項４記載の逆数演算回路に於いて、前
記オーバーフロー防止回路（１０）で乗算する定数
（Ａ）の値を１／√２とし、且つ前記差分回路（１８）
のリファレンス（Ｒｅｆ）の値を１／２としたことを特
徴とする逆数演算回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34573192A JP3182241B2 (ja) | 1992-12-25 | 1992-12-25 | 逆数演算方法及び回路 |
| DE69325879T DE69325879T2 (de) | 1992-12-25 | 1993-12-20 | Verfahren und Schaltungsanordnung zur Berechnung des Kehrwerts der Amplitude eines Vektors |
| EP93120528A EP0603794B1 (en) | 1992-12-25 | 1993-12-20 | Method and circuit for calculating the reciprocal of the amplitude of a vector |
| US08/468,186 US5650953A (en) | 1992-12-25 | 1995-06-06 | Reciprocal number arithmetic operating method and circuit which are used in modem |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34573192A JP3182241B2 (ja) | 1992-12-25 | 1992-12-25 | 逆数演算方法及び回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06197134A JPH06197134A (ja) | 1994-07-15 |
| JP3182241B2 true JP3182241B2 (ja) | 2001-07-03 |
Family
ID=18378592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34573192A Expired - Fee Related JP3182241B2 (ja) | 1992-12-25 | 1992-12-25 | 逆数演算方法及び回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5650953A (ja) |
| EP (1) | EP0603794B1 (ja) |
| JP (1) | JP3182241B2 (ja) |
| DE (1) | DE69325879T2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5740207A (en) * | 1995-10-19 | 1998-04-14 | Northern Telecom Limited | Complex signal limiting |
| US5784306A (en) * | 1996-06-28 | 1998-07-21 | Cirrus Logic, Inc. | Parallel multiply accumulate array circuit |
| US6163791A (en) * | 1998-02-02 | 2000-12-19 | International Business Machines Corporation | High accuracy estimates of elementary functions |
| AU2003233499A1 (en) * | 2002-08-07 | 2004-02-25 | Thomson Licensing S.A. | Apparatus and method for computing a reciprocal of a complex number |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4694417A (en) * | 1982-07-21 | 1987-09-15 | Raytheon Company | Method and apparatus for determining the magnitude of a square root of a sum of squared value using vernier addressing |
| US4599701A (en) * | 1983-10-19 | 1986-07-08 | Grumman Aerospace Corporation | Complex magnitude computation |
| EP0179947B1 (de) * | 1984-11-02 | 1989-07-26 | Deutsche ITT Industries GmbH | Schaltungsanordnung mit digitalen Schaltkreisen zur Berechnung des Betrages einer komplexen Digitalgrösse |
| US4747067A (en) * | 1986-10-14 | 1988-05-24 | Raytheon Company | Apparatus and method for approximating the magnitude of a complex number |
-
1992
- 1992-12-25 JP JP34573192A patent/JP3182241B2/ja not_active Expired - Fee Related
-
1993
- 1993-12-20 EP EP93120528A patent/EP0603794B1/en not_active Expired - Lifetime
- 1993-12-20 DE DE69325879T patent/DE69325879T2/de not_active Expired - Fee Related
-
1995
- 1995-06-06 US US08/468,186 patent/US5650953A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06197134A (ja) | 1994-07-15 |
| DE69325879D1 (de) | 1999-09-09 |
| EP0603794B1 (en) | 1999-08-04 |
| US5650953A (en) | 1997-07-22 |
| EP0603794A1 (en) | 1994-06-29 |
| DE69325879T2 (de) | 1999-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2909509B2 (ja) | 自動利得制御回路 | |
| US5619154A (en) | Numerical voltage controlled oscillator | |
| CA2054606C (en) | Tap-weight adaptation control using stepsize inversely variable with signal power level | |
| JPH0454405B2 (ja) | ||
| JPH10327204A (ja) | 等化器を用いた位相同期ループ回路 | |
| JPH05504458A (ja) | 適応性位相同期ループ | |
| US4514855A (en) | Means and method for reduction of phase jitter | |
| JPH08172464A (ja) | キャリア位相制御回路 | |
| KR100587951B1 (ko) | 직교복조수신시스템에서의 동위상채널과 직교채널 간이득불일치 보상 및 자동이득조절 장치 및 그 방법 | |
| US5454015A (en) | Adaptive timing recovery with gain adjustment | |
| JP3099831B2 (ja) | 自動等化器 | |
| JP3182241B2 (ja) | 逆数演算方法及び回路 | |
| US5128968A (en) | Apparatus for cancelling carrier phase jitters | |
| CA1218120A (en) | Automatic adaptive equalizer | |
| EP0461931A2 (en) | Adaptive equalizer capable of effectively removing a remaining fading in an equalized signal | |
| US20040001541A1 (en) | AGC fine-tuning be the adaptive time domain equalizer | |
| US5067137A (en) | Adjacent channel interference canceller with means for minimizing intersymbol interference | |
| JPS63185232A (ja) | 適応型ジツタキヤンセラ | |
| JP3396318B2 (ja) | 自動等化器 | |
| JP3132175B2 (ja) | モデム等化器の係数の適応法および適応回路 | |
| JPH08317012A (ja) | ディジタル復調器 | |
| GB2034158A (en) | Timing correction circuit for data communication apparatus | |
| JP2838962B2 (ja) | 搬送波再生方式 | |
| JPH01194614A (ja) | 自動等化器 | |
| JPS6363141B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010321 |
|
| LAPS | Cancellation because of no payment of annual fees |