JPH0522120A - カウンタ回路 - Google Patents

Abstract

(57)【要約】 【目的】 不確実なカウント値を読出さないようにす
る。 【構成】 カウンタ１と、カウンタ１のカウント値を入
力する読出しレジスタ2a,2b,2cと、読出しレジスタを択
一的に選択する信号を出力するデータポインタ３と、デ
ータポインタ３の出力信号を遅延させるディレイ回路４
と、選択した読出しレジスタのカウント値をデータバス
へ与えるマルチプレクサ５とを設ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はカウンタ回路に関するも
のである。

【０００２】

【従来の技術】図３は非同期入力の従来のカウンタ回路
の構成を示すブロック図である。カウント対象の入力信
号ａが例えばダウンカウンタからなるカウンタ１へ入力
され、カウンタ１の出力信号ｂは読出しレジスタ２へ入
力される。読出しレジスタ２には読出し信号ｃが与えら
れ、読出しレジスタ２の出力信号ｄは図示しないデータ
バスラインへ与えられる。

【０００３】次にこのカウンタ回路の動作を、各部信号
のタイミングチャートを示す図４とともに説明する。入
力信号ａが図４(A) に示す如く立上る都度、カウンタ１
のカウント値ｂが図４(B) に示す如くｎ＋１，ｎ，ｎ−
１，ｎ−２と変化する。そのようなカウント動作をして
いる場合に、読出し信号ｃが図４(C) に示す如く「Ｈ」
レベルになってイネーブル状態になったとき、読出しレ
ジスタ２はカウント値ｂをラッチし、図４(D) に示す如
き読出しレジスタ２の出力信号ｄを、データバスライン
（図示せず）へ与える。

【０００４】

【発明が解決しようとする課題】ところで、従来の非同
期入力のカウンタ回路は、図４(A) に示す如く入力信号
ａが立上りカウンタ１のカウント値が図４(B) に示す如
く例えばｎ＋１からｎに変化する瞬間に、読出し信号ｃ
が図４(C) に示す如く「Ｈ」レベルに立上ってイネーブ
ル状態になると、読出しレジスタ２はカウント値を不確
実な状態でラッチすることになり、読出しレジスタの出
力信号ｄは不確実なものになるという問題がある。

【０００５】本発明は斯かる問題に鑑み、カウント値を
常に確実に読出し得るカウンタ回路を提供することを目
的とする。

【０００６】

【課題を解決するための手段】本発明に係るカウンタ回
路は、カウンタのカウント値を入力する複数の読出しレ
ジスタと、複数の読出しレジスタを択一的に選択する信
号を出力するデータポインタと、該データポインタの出
力信号を遅延させるディレイ回路とを備えて構成する。

【０００７】

【作用】カウント対象の入力信号が立上ると、カウンタ
のカウント値が変化する。入力信号が立上る都度、デー
タポインタは、読出しレジスタを選択する信号をディレ
イ回路へ入力し、ディレイ回路の出力信号により、カウ
ント値が安定した時点のカウント値を読出しレジスタへ
入力する。ディレイ回路の出力信号に関連して、読出し
レジスタのカウント値を読出す。これにより、カウンタ
のカウント値が変化するときの不確実なカウント値を読
出すことがない。

【０００８】

【実施例】以下本発明をその実施例を示す図面により詳
述する。図１は本発明に係るカウンタ回路の構成を示す
ブロック図である。例えばダウンカウンタであるカウン
タ１及びデータポインタ３にはカウント対象の入力信号
ａが入力される。カウンタ１のカウント値ｂは、第１読
出しレジスタ2a、第２読出しレジスタ2b及び第３読出し
レジスタ2cへ入力される。

【０００９】第１読出しレジスタ2aが保持しているカウ
ント値たる出力信号da、第２読出しレジスタ2bが保持し
ているカウント値たる出力信号db及び第３読出しレジス
タ2cが保持しているカウント値たる出力信号dcはマルチ
プレクサ５へ入力される。前記データポインタ３が第１
読出しレジスタ2a、第２読出しレジスタ2b、第３読出し
レジスタ2cを順次択一的に選択する出力信号ｆはディレ
イ回路４へ入力され、その出力信号は、第１読出しレジ
スタ2a、第２読出しレジスタ2b、第３読出しレジスタ2c
及びマルチプレクサ５へ入力される。マルチプレクサ５
には読出し信号ｃが入力される。マルチプレクサ５の出
力信号ｅは図示しないデータバスラインへ与えられる。

【００１０】次にこのように構成したクロック回路の動
作を、その各部信号のタイミングチャートを示す図２と
ともに説明する。カウンタ１は図２(A) に示す如く入力
信号ａが立上る時点でダウンカウントし、そのカウント
値は図２(B) に示すようにｎ＋１，ｎ，ｎ−１…の順に
変化する。このようなカウント動作状態において、読出
し信号ｃが図２(G) に示すように「Ｌ」レベル、即ちデ
ィセーブル状態のときは、データポインタ３は、入力信
号ａが立上る都度、カウント値を保持する読出しレジス
タ2a,2b,2cを、2a,2b,2c,2a,2b…の順序で択一的に選択
する出力信号をディレイ回路４へ入力する。

【００１１】そしてディレイ回路４で所定時間ｔ遅延し
た図２(F) に示す如き出力信号ｆを第１，第２，第３読
出しレジスタ2a,2b,2c及びマルチプレクサ５へ入力す
る。これによりカウンタ１のカウント値が図２(B) に示
す如く変化した時点から所定時間ｔ遅れてカウント値が
安定した時点のカウント値を、図２(C),(D),(E) に示す
如く読出しレジスタ2a、第２読出しレジスタ2b、第３読
出しレジスタ2cに順次取込んで安定しているカウント値
を確実に保持する。

【００１２】ここで、読出し信号ｃが出力されて、図２
(G) に示すように「Ｈ」レベル、即ちイネーブル状態に
なったときは、ディレイ回路４は、図２(F) に示す如く
第２読出しレジスタ2bを選択する出力信号ｆを出力して
おり、図２(G) に示す読出し信号ｃが与えられた時点で
第２読出しレジスタ2bを選択して、第２読出しレジスタ
2bが保持している図２(D) に示すｎ−１のカウント値を
図２(H) に示す如く図示しないデータバスラインへ与え
て、第２読出しレジスタ2bが保持しているｎ−１のカウ
ント値dbを確実に読出す。

【００１３】このようにして本発明の非同期入力のカウ
ンタ回路は、カウント値が十分安定したときのカウント
値を、複数の読出しレジスタに順次保持させ、読出し信
号によりカウント値を読出す場合は、複数の読出しレジ
スタをディレイ回路４の出力信号ｆで択一的に選択し、
安定した後に保持したカウント値を読出すようにしたの
で、カウント値の不確実な読出しをすることがない。

【００１４】本実施例ではカウンタをダウンカウンタと
したが、アップカウンタであっても良い。また読出しレ
ジスタは２個以上であればよく、実施例に示した数に何
ら限定されるものではない。

【００１５】

【発明の効果】以上詳述したように、本発明によれば、
入力信号が適宜のタイミングでカウンタに入力され、ま
たカウントしたカウンタのカウント値を適宜の時点で読
出してもカウント値を確実に読出すことができるカウン
タ回路を提供できる優れた効果を奏する。

【図面の簡単な説明】

【図１】本発明に係るカウンタ回路の構成を示すブロッ
ク図である。

【図２】図１のカウンタ回路における各部信号のタイミ
ングチャートである。

【図３】従来のカウンタ回路の構成を示すブロック図で
ある。

【図４】図３におけるカウンタ回路の各部信号のタイミ
ングチャートである。

【符号の説明】

１ カウンタ 2a 第１読出しレジスタ 2b 第２読出しレジスタ 2c 第３読出しレジスタ ３ データポインタ ４ ディレイ回路 ５ マルチプレクサ

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年６月５日

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】図４

【補正方法】変更

【補正内容】

【図４】

Claims (1)

1. 【特許請求の範囲】 【請求項１】 カウンタのカウント値を読出しレジスタ
   へ入力するようにしてあるカウンタ回路において、複数
   個の読出しレジスタと、カウント対象の信号が変化する
   都度、前記読出しレジスタを択一的に選択する信号を出
   力するデータポインタと、該データポインタの出力信号
   を遅延させるディレイ回路とを備え、前記ディレイ回路
   の出力信号により、カウンタのカウント値が安定した時
   点のカウント値を読出しレジスタへ入力して、ディレイ
   回路の出力信号に関連して読出しレジスタのカウント値
   を読出す構成にしてあることを特徴とするカウンタ回
   路。