JPH0522119A - デイジタル演算素子 - Google Patents

Abstract

(57)【要約】 【目的】 高速で小型のＸＯＲ又はＮＸＯＲ演算を行う
ディジタル演算素子を提供すること。 【構成】 電極１と電極２及び３との間には電極１に接
続された負電源により高電界が発生され、円錐状の電極
１の電界強度が最も高い先端部分より電子線が発生す
る。この発生した電子線のうち電極２及び３の間を通過
したものは、電極４及び５にて挟まれた空間に進入す
る。この時、上記電子線は電極４及び電極５が同電位で
あれば、実線の経路にて電極６に到達する。一方、電極
４と電極５とが異なる電位であれば、破線又は一点鎖線
の経路にて電極７又は電極８に到達する。これにより、
本発明のディジタル演算素子はＸＯＲ又はＮＸＯＲとし
て動作し、ＣＭＯＳ素子を用いた場合に比べて小型化さ
れ実装密度が向上すると共に極めて高速な動作が可能と
なる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、排他的論理和（ＸＯ
Ｒ）又は一致（ＮＸＯＲ）演算を行うディジタル演算素
子に関し、全加算器などディジタル回路一般に応用が可
能である。

【０００２】

【従来技術】従来、排他的論理和（以下、ＸＯＲとい
う）又は一致（以下、ＮＸＯＲという）演算は、ディジ
タル論理において、一般に使用されている機能である。
２つの入力変数に関するＸＯＲ機能の真理値表を示した
図４(a) によれば、入力の１つだけが高い場合を除い
て、その出力は低い。即ち、両方の入力が高いか又は低
い場合には、出力は低い。又、２つの入力変数に関する
ＮＸＯＲ機能の真理値表を示した図４(b) によれば、入
力の１つだけが高い場合を除いて、その出力は高い。即
ち、両方の入力が高いか又は低い場合には、出力は高
い。これらＸＯＲ又はＮＸＯＲ演算は全加算器などディ
ジタル回路に多用されており、近年マイクロプロセッサ
の高速化の要求と共にその高速演算能力などが重要性を
増している。ここで、特公昭６１−８９６８号公報「加
算回路」及び特開昭６４−４９４２３号公報「相補形金
属−酸化膜−半導体回路」にて開示されたものが知られ
ている。前者においては、ＭＯＳ（Ｍetal Ｏxide Ｓ
emiconductor：絶縁ゲート型電界効果）トランジスタを
用いた論理回路である加算回路が示されている。この加
算回路ではＭＯＳトランジスタを用いたＸＯＲゲートの
問題点として、素子数の多さや回路構成の複雑さを述べ
ている。そして、加算回路をＮＡＮＤゲートやＯＲゲー
トなどにて構成することにより素子数を減少させ、構成
を簡単とし高速動作を可能としている。又、後者におい
ては、ＣＭＯＳ（Ｃomplementary ＭＯＳ）回路を用い
たＸＯＲゲートが示されている。このものは、従来に比
べて、ＸＯＲゲートの素子数及び基板面積を減少させ動
作速度を速めたものとしている。

【０００３】

【発明が解決しようとする課題】上述したように、今日
一般的なＸＯＲ演算は、ＣＭＯＳ素子を用いた回路にて
行われている。ＣＭＯＳ素子を用いた回路にてＸＯＲ演
算を行うには、未だ素子数が多く基板面積も相当なもの
であり、且つ、高速動作は難しいという問題があった。

【０００４】本発明は、上記の課題を解決するために成
されたものであり、その目的とするところは、高速で小
型のＸＯＲ又はＮＸＯＲ演算を行うディジタル演算素子
を提供することにある。これにより、ディジタル回路及
びディジタル計算機は、極めて高速化され、低コスト化
され、更に応用範囲が広がることが期待できる。

【０００５】

【課題を解決するための手段】上記課題を解決するため
の発明の構成は、電子線を発生させる電子線発生装置
と、該電子線発生装置により発生された電子線の進行方
向が所定の角度だけ変化するような電界を発生させる電
界発生装置と、前記電子線発生装置により発生された電
子線の到達位置に対応して受信／非受信を区別する電子
線受信装置とから成り、前記電界発生装置は２つの入力
電極を有し、該電極による電界の発生の有無に対応して
変化する前記電子線受信装置の受信状態によりＸＯＲ又
はＮＸＯＲ演算を行うことを特徴とする。

【０００６】

【作用及び効果】電子線発生装置により電子線が発生さ
れる。次に、電界発生装置の入力電極による電界発生の
有無により上記電子線の進行方向が所定の角度だけ変化
される。そして、電子線受信装置により上記電子線の到
達位置に対応して受信／非受信の状態が区別されＸＯＲ
又はＮＸＯＲ演算が行われる。これにより、本発明のデ
ィジタル演算素子はＣＭＯＳ素子を用いた場合に比べて
数段小型化され実装密度が向上すると共に極めて高速な
動作が可能となる。

【０００７】

【実施例】以下、本発明を具体的な実施例に基づいて説
明する。図１は本発明に係るディジタル演算素子１０の
構成を示した縦断面図である。１は電子線の放出を行う
陰極（エミッタ）となる電極であり、例えば、半導体製
造技術を用いたシリコン（１００）基板の異方性エッチ
ングにより円錐状に微細加工する。２及び３は電極１が
電子線を放出するために必要な電界を発生させ、更に、
電子線の進行方向をコントロールするための電極であ
る。上記電極１及び電極２，３により電子線発生装置が
構成される。４及び５は入力信号を与えるための電極で
あり、電極４，５により電界発生装置が構成される。
６，７，８は出力信号を取り出すための電極であり、電
極６，７，８により電子線受信装置が構成される。尚、
上記電極２〜８は、例えば、高融点金属であるタングス
テンなどで各々形成される。又、上記電極１〜８は、例
えば、ＳiＯ₂などで作られた絶縁体９にて空間的にそれ
ぞれ固設されている。そして、電子線が進行する上記電
極１〜８で囲まれた空間は、高真空又は希ガスで満たさ
れている。

【０００８】図２は上記電極２〜８の電極形状を示した
横断面図である。図２(a) に示されたように、電極６及
び電極７，８は電子線の進行方向に対して同心円状に配
設され、電極６は円柱状、電極７，８は円筒状の構造で
ある。又、図２(b) に示されたように、電極４，５は電
子線の進行方向に対して２つに縦割りにされた円筒状の
対向する構造である。そして、図２(c) に示されたよう
に、電極２，３は電子線の進行方向に対して円筒状に配
設された構造である。又、上述の実施例におけるディジ
タル演算素子１０全体としては、例えば、半導体集積回
路の製造工程を用いれば、縦・横・厚み寸法は各々数μ
m 程度の大きさにて実現が可能である。

【０００９】次に、その作用を説明する。電極１と電極
２及び３との間には電極１に接続された負電源（数百
Ｖ）により高電界が発生される。すると、円錐状の電極
１の電界強度が最も高い先端部分より電子線が発生す
る。この発生した電子線のうち電極２及び３の間を通過
したものは、電極４及び５にて挟まれた空間に進入す
る。この時、電極４（入力Ａ）及び電極５（入力Ｂ）が
同電位であれば、即ち、Ａ＝０且つＢ＝０又はＡ＝１且
つＢ＝１の場合には、図１に実線にてその経路を示した
ように、上記電子線は電極６に到達するため電極６には
負電位が発生する。一方、電極４と電極５とが異なる電
位であれば、即ち、Ａ＝０且つＢ＝１又はＡ＝１且つＢ
＝０の場合には、上記電子線は電極４と電極５との間で
進行方向に直交する電界の力を受けることになる。そし
て、図１に破線又は一点鎖線にてその経路を示したよう
に、上記電子線はその進行方向が変化される。すると、
上記電子線は電極７又は電極８に到達してそれら電極
７，８に負電位が生ずる。そして、負電位が発生した電
極を０又は１、発生しない電極を１又は０に対応させれ
ば、ディジタル演算素子であるＸＯＲ又はＮＸＯＲ演算
素子として動作することになる。

【００１０】図３は上述のディジタル演算素子１０の外
部接続を示した回路図である。尚、各信号線には図１の
電極と同じ符号を付しそれぞれ対応させてある。電極１
の信号線には電子線を発生させるための負電源１５が接
続される。又、電極６の信号線は、必要ならば増幅器１
６を介して次段の素子２０などと接続される。

【図面の簡単な説明】

【図１】本発明の具体的な一実施例に係るディジタル演
算素子の構成を示した縦断面図である。

【図２】同実施例に係るディジタル演算素子の各電極形
状を示した横断面図である。

【図３】同実施例に係るディジタル演算素子の外部接続
を示した回路図である。

【図４】ＸＯＲ及びＮＸＯＲの論理を表したテーブルで
ある。

【符号の説明】

１〜８−電極 ９−絶縁体 １０−ディジタル演算
素子

Claims (1)

1. 【特許請求の範囲】 【請求項１】 電子線を発生させる電子線発生装置と、 前記電子線発生装置により発生された電子線の進行方向
   が所定の角度だけ変化するような電界を発生させる電界
   発生装置と、 前記電子線発生装置により発生された電子線の到達位置
   に対応して受信／非受信を区別する電子線受信装置とか
   ら成り、 前記電界発生装置は２つの入力電極を有し、該電極によ
   る電界の発生の有無に対応して変化する前記電子線受信
   装置の受信状態により排他的論理和（ＸＯＲ）又は一致
   （ＮＸＯＲ）演算を行うことを特徴とするディジタル演
   算素子。