JPH05219733A

JPH05219733A - スイッチング電源装置

Info

Publication number: JPH05219733A
Application number: JP4020120A
Authority: JP
Inventors: Kiyoharu Inao; 清春稲生; Hitoshi Yasui; 均安井; Shunsuke Hayashi; 俊介林
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1992-02-05
Filing date: 1992-02-05
Publication date: 1993-08-27
Anticipated expiration: 2016-05-14
Also published as: JP3166129B2

Abstract

(57)【要約】【目的】トランスの２次側、１次側間で受け渡す情報
量が増加しても絶縁素子を増設することなく伝送できる
スイッチング電源装置を提供すること。【構成】スイッチ素子(Q1)をオン／オフに駆動し、ト
ランスの１次巻線へ直流電圧を加える期間と加えない期
間の割合を制御することで、２次巻線に接続された整流
平滑回路から設定された値の直流出力電圧(Vo)を得る装
置において、２次巻線側から１次巻線側へ伝送する情
報をデジタル信号へ変換する手段(47)と、このデジタル
信号の内容をシリアルなパルス列信号(S1)へ変換する送
信手段(51)と、このパルス列信号を絶縁して１次巻線
側へ伝える絶縁手段(53)と、この絶縁手段を介して導入
したパルス列信号に基づいて、前記スイッチ素子のオン
／オフの制御を行うコントロール回路(40)と、を備えた
もの。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、設定された値の直流電
圧をトランスの２次側回路から出力する電源装置であっ
て、且つ２次側から１次側へ信号を絶縁してフィードバ
ックをかけるようなスイッチング電源装置に関するもの
である。

【０００２】

【従来の技術】トランスの１次側に加えられる電源１の
電圧は、大きく変動したり、またサージ電圧／電流が乗
っていることもある。このような過電圧、過電流が電源
装置の出力端子に接続された負荷に加えられると、これ
を損傷する。これを防ぐためスイッチング電源装置は、
一般にトランスの１次側に接続された回路と、２次側に
接続された回路とを絶縁している。

【０００３】図４に従来のスイッチング電源装置の構成
例を示す。制御回路23は、スイッチ素子Q1を例えば一定
の周波数でオン／オフ駆動する。従って、直流源１の電
圧が、トランス３の１次巻線５へ断続的に加えられるこ
とになる。その結果、２次巻線７には、誘起電圧が発生
する。２次巻線７に発生したこの電圧は、整流平滑回路
９にて、直流出力電圧Voになる。つまり、ダイオードD1
により整流され、更にチョークコイルL1と平滑用コンデ
ンサC1にて平滑される。なお、ダイオードD2は、ダイオ
ードD1がオフの区間において、チョークコイルL1に連続
的に電流が流れるように作用するものである。

【０００４】誤差増幅器15は、この直流出力電圧Voと設
定電圧Vrを比較し、（Vr−Vo）に応じた誤差信号を出力
する。この誤差信号は、フォトカプラ19で絶縁されて、
制御回路23に帰還される。制御回路23は、この誤差信号
の値が０となるようにスイッチ素子Q1のオンの期間と、
オフの期間の割合を制御する。すなわち、オンの期間を
Ｔ_ON、オフの期間をＴ_OFFとした場合、Ｔ_ON／（Ｔ_ON＋
Ｔ_OFF）の割合を大きくすると、トランス３を介して２
次巻線側に供給されるエネルギーが多くなるので直流出
力電圧Voは、上昇する。また、上記割合を小さくする
と、逆に直流出力電圧Voは、低下する。つまり、制御回
路23にてスイッチ素子Q1のオンの期間と、オフの期間の
割合を制御することで、直流出力電圧Voを設定電圧Vrに
一致させることができる。

【０００５】また、何らかの原因でスイッチング電源装
置の出力端子11，13から過電圧、過電流を出力すること
もある。そうすると負荷25を損傷したり、電源装置自身
も破損する恐れがあるので、これを防ぐため過大出力検
出器17を設け、出力状態を監視する。そして、過大出力
があった場合、過大出力検出器17は、その旨の信号を出
力する。フォトカプラ21は、この信号を絶縁して制御回
路23に伝える。制御回路23は、過大出力があった場合、
例えば、スイッチ素子Q1のオン／オフの駆動を停止す
る。従って、トランス３の１次巻線５には、断続的な電
圧が加えられなくなるので、２次巻線７に誘起していた
電圧は消失し、直流出力電圧Vo＝０となる。

【０００６】

【発明が解決しようとする課題】スイッチング電源装置
は、通常、温度変動が大きい環境に設置され、また、ト
ランス３の１次側に供給される直流源１の電圧も大きく
変化する。このような使用状態において、絶縁素子（例
えばフォトカプラ）を通して、誤差増幅器15から誤差信
号（アナログ値）を安定に１次側の制御回路23へ伝送す
ることは、半導体素子の熱特性やアナログ回路の耐ノイ
ズ特性を考慮すれば、容易ではない。また、複数種類の
アナログ信号（図４で言えば、誤差信号と過大出力検出
器の出力信号）を重畳して伝送し、受信側で、この複数
種類の信号を分けて取り出すことは、容易ではない。従
って、誤差信号を伝送する回路（フォトカプラ19の回
路）と、過大出力の有無を示す信号を伝送する回路（フ
ォトカプラ21の回路）をそれぞれ分けて設けるようにし
ている。

【０００７】しかし、近年のインテリジェント化の流れ
の中で、スイッチング電源装置の２次側、１次側間で受
け渡す情報量（例えば、誤差信号、過電流出力・過電圧
出力の警報情報など）は増加すると考えられるが、従来
の方法では、情報を１つ増やすたびに新たにフォトカプ
ラが必要となり、コスト、消費電力の点から好ましくな
い。

【０００８】本発明の目的は、スイッチング電源装置の
２次側、１次側間で受け渡す情報量が増加してもフォト
カプラ（絶縁素子）を増設することなく伝送できるスイ
ッチング電源装置を提供することである。

【０００９】

【課題を解決するための手段】本発明は、スイッチ素子
(Q1)をオン／オフに駆動し、トランスの１次巻線へ直流
電圧を加える期間と加えない期間の割合を制御すること
で、２次巻線に接続された整流平滑回路から設定された
値の直流出力電圧(Vo)を得る装置において、２次巻線側
から１次巻線側へ伝送する情報をデジタル信号へ変換す
る手段(47)と、このデジタル信号の内容をシリアルなパ
ルス列信号(S1)へ変換する送信手段(51)と、このパルス
列信号を絶縁して１次巻線側へ伝える絶縁手段と、この
絶縁手段を介して導入したパルス列信号に基づいて、前
記スイッチ素子のオン／オフの制御を行うコントロール
回路(40)と、を備えたものである。

【００１０】

【作用】２次側から１次側へ伝送する情報は、手段(47)
にてデジタル信号へ変換される。即ち、直流出力電圧Vo
の大きさや、必要とあればその他各種の情報（例えば過
大出力の検出信号）は、複数ビットからなるデジタル信
号（例えば、１０１１００１）に変換される。送信手段
(51)は、このデジタル信号の内容を、例えばビット配列
順にシリアルなパルス列信号へ変換して送信する。従っ
て、この信号を絶縁して２次側から１次側へ伝送する絶
縁手段（例えば、フォトカプラ）は、１個で足りる。コ
ントロール回路は、パルス列信号に含まれるデジタル情
報から、直流出力電圧Voと、その他の情報を分離して容
易に取り出すことができる。即ち、トランスの２次側か
ら伝送された情報に基づいて、適切にスイッチング電源
装置を制御できる。

【００１１】

【実施例】図１は本発明に係るスイッチング電源装置の
構成例を示す図、図２はフィードバック演算器31から出
力されパルス幅信号の例を示す図，図３はデジタル信号
をシリアルなパルス列信号へ変換して送信する動作を説
明する図である。

【００１２】図１において、直流源１は、例えば商用電
源を単に整流平滑して得られた直流電源である。従っ
て、その電圧の変動は大きく、且つサージ電圧／電流等
が重畳している。図１の電源装置は、このような直流源
１から、設定された値の安定な直流出力電圧Voを出力す
るものである。

【００１３】トランス３は、チョッピングされた直流源
１の電圧を絶縁して２次側から取り出すものである。こ
のトランス３の１次巻線５の一方の端部には、この直流
源１からの電圧Ｖ_Uが加えられており、巻線５の他端
は、スイッチ素子Q1（例えば、ＦＥＴやトランジスタ）
を介してアースに接続される。このスイッチ素子Q1は、
ドライバ33の出力信号により、オン／オフ駆動される。
従って、直流源１の電圧Ｖ_Uが、トランス３の１次巻線
５へ断続的に加えられることになる。その結果、２次巻
線７には、誘起電圧が発生する。２次巻線７に発生した
この電圧は、整流平滑回路９にて、直流出力電圧Voにな
る。以上の構成・接続は、図４の構成（従来例）と同じ
である。即ち、この部分の構成は、本願の特徴とする構
成ではない。そして、図４の電源装置と同様にスイッチ
素子Q1のオンの期間Ｔ_ONと、オフの期間Ｔ_OFFの割合、
即ち、Ｔ_ON／（Ｔ_ON＋Ｔ_OFF）の割合を制御することで、直流出力電圧Voを設定された
値の電圧にしている。

【００１４】本発明は、トランス３の２次側から１次側
へ制御情報を伝達する構成に特徴がある。以下、図４と
異なる点を説明する。40は、コントロール回路であり、
フォトカプラ53から導入したパルス列信号に基づいて、
スイッチ素子Q1のオンの期間Ｔ_ONと、オフの期間Ｔ_OFF
の割合を制御し、直流出力電圧Voを設定された電圧にす
るものである。このようなコントロール回路40は、例え
ばフィードバック演算器31と、レジスタ35と、Ｓ／Ｐ変
換器37で構成される。

【００１５】31は、フィードバック演算器であり、レジ
スタ35を介してデジタル信号を導入するとともに出力設
定値データＤ_Aも導入している。このデジタル信号は、
直流出力電圧Voの値を示すデータＤ_Bと、過大出力検出
の有無を示すフラグデータＤ_Fより構成される複数ビッ
トの信号である。そして直流出力電圧Voの値を示すデー
タＤ_Bに基づいて、図１の電源装置の直流出力電圧Vo
が、データＤ_Aで設定された値と等しくなるようにスイ
ッチ素子Q1のオンの期間Ｔ_ONと、オフの期間Ｔ_OFFの割
合を演算し、その結果得られたパルス幅信号を出力す
る。このパルス幅信号の例を図２に示す。同図におい
て、図２の(A)は、Vo＝６ｖの場合であり、(B),(C),と
出力が低下し、(D)の場合は、出力電圧Vo＝０となる。
また、フィードバック演算器31は、導入したデジタル信
号の内、過大出力を示すフラグデータＤ_Fがアクティブ
（例えば、”１”になる）と、直流出力電圧Voの値を示
すデータＤ_Bの内容に係わらず、強制的に図２(D)の信号
（即ち、スイッチ素子Q1をオフとする信号）を出力す
る。

【００１６】33は、ドライバであり、フィードバック演
算器31から加えられた図２に示すパルス幅信号を増幅し
てスイッチ素子Q1に加え、これをオン／オフ駆動するも
のである。なお、WDT 43から、異常があった旨の信号を
受けると、フィードバック演算器31からの信号に係わら
ず、強制的にスイッチ素子Q1をオフとする。

【００１７】35はレジスタであり、シリアル／パラレル
変換器37の内容を比較器41から加えられた信号のタイミ
ングで定期的に取り込み、これをフィードバック演算器
31に転送するものである。37はシリアル／パラレル変換
器（以下、単にＳ／Ｐ変換器と記す）であり、記憶素子
G1〜G7（記憶素子を７個に限定するものではない）を備
えている。そしてフォトカプラ53から時系列的に加えら
れるシリアルなパルス列信号の１と０の状態を順にG1〜
G7へ取り込む。そして例えば、G1〜G5の内容を図１の如
く並列信号としてレジスタ35へ加えているので、導入し
たシリアルな信号S1をパラレルな信号へ変換できる。な
お、G6とG7のデータ（ブロック・チェック・コード、以
下B.C.Cデータと記す）は、比較器41に加え、別の用途
に役立てている。

【００１８】39はBCC算出部であり、Ｓ／Ｐ変換器37か
らスイッチ素子Q1を駆動するためのデータ（記憶素子G1
〜G5のデータつまり直流出力電圧Voの値を示すデータＤ
_Bと、過大出力検出の有無を示すフラグデータＤ_F）を導
入し、この例えば５ビットのデータに公知の演算を施し
て、或る数値を得る。41は比較器であり、１次側の回路
素子であるBCC算出部39から導入した演算値と、Ｓ／Ｐ
変換器37のG6とG7を介して導入した２次側の回路素子で
あるBBC算出部49における演算値を比較し、その結果、
得られた信号をレジスタ35とWDT 43に加える。ここで、
２つのBCC算出部39と49の演算値が等しければ、２次側
から１次側への送信にミスが無かったことを意味し、等
しくなければ、送信ミスがあったことを意味する。

【００１９】43は、ウォッチドッグタイマ（以下、単に
WDTと記す）であり、一定な時間内毎に正常を意味する
信号が加えられないと、異常があったとして、警報信号
を出力するものである。図１では、この警報信号をドラ
イバ33に加えている。

【００２０】45は過大出力検出器であり、出力端子11に
おける直流出力電圧Voと出力電流Ioの大きさを監視する
ものである。そして、設定した値より大きな過大電圧、
及び又は設定した値より大きな過大電流が検出される
と、その旨を示すフラグデータＤ_Fを出力するものであ
る。このフラグデータＤ_Fは、図１では、２ビットの信
号b4，b5で形成されており、例えば、通常は"0"である
が、過大電圧が発生した場合、フラグ信号b4を"1"と
し、過大電流が発生した場合、フラグ信号b5を"1"とす
る。なお１次側へ伝送する他の情報があれば、このビッ
ト数を増設すればよい。

【００２１】47はＡＤ変換器であり、直流出力電圧Voの
値をデジタル値に変換するものである。図１では、回路
構成図を簡潔に描くためＡＤ変換器47の変換ビット数を
３ビット（b1,b2,b3）としたが、このビット数に限定す
るものではない。このＡＤ変換器47が出力するデータを
本明細書では、直流出力電圧Voの値を示すデータＤ_Bと
記す。

【００２２】49はBCC算出部であり、既述したBCC算出部
39と同様な動作を行うものである。即ち、ＡＤ変換器47
から直流出力電圧Voの値を示すデータＤ_Bを導入すると
ともに、過大出力検出器45から過大出力の有無を示すフ
ラグデータＤ_Fを導入し、この例えば５ビット（b1〜b
5）のデータに公知の演算を施して、或る数値を得てこ
れを出力するものである。この演算で得られた数値デー
タをB.C.C信号と言う。図１では、BCC算出部39,49の出
力を２ビットの信号で表したがこのビット数に特定する
ものではない。

【００２３】51はパラレル／シリアル変換器（以下、単
にＰ／Ｓ変換器と記す）であり、記憶素子G1〜G7（記憶
素子を７個に限定するものではない）を備えている。そ
してＡＤ変換器47から直流出力電圧Voの値を示すデータ
Ｄ_Bと、過大出力検出器45から過大出力の有無を示すフ
ラグデータＤ_Fと、BCC算出部49からB.C.C信号を導入
し、それぞれ記憶素子G1〜G7に一旦記憶する。そして加
えられたクロック信号（図示せず）のタイミングにした
がって、記憶素子G1〜G7の内容を順に押し出すように出
力する。Ｐ／Ｓ変換器51は、押し出されたデータに対応
させて出力信号S1のレベルを変化させる。例えば、押し
出されたデータが、"1"であれば、例えば、信号S1＝hig
hレベルとし、"0"であれば、信号S1＝lowレベルとす
る。このようにして、記憶素子G1〜G7に一旦格納された
パラレルのデータは、Ｐ／Ｓ変換器51にて、シリアルな
パルス列信号S1へ変換される。

【００２４】53は、絶縁素子であり、例えばフォトカプ
ラで構成される。この絶縁素子53は、２次側回路から信
号を絶縁して１次側回路へ伝送するものである。本発明
では、２次側から１次側へ伝送する情報が増加しても、
このフォトカプラ53を増設する必要がない。

【００２５】以下、図１の装置の動作を説明する。図１
のスイッチング電源装置の出力端子11,13から出力する
直流出力電圧Voの値は、フィードバック演算器31に加え
られる出力設定の信号Ｄ_Aにより定められる。今、出力
設定値Ｄ_Aとして、例えば6Vを意味するＤ_A＝Ｄ_6V（デジ
タル値…１１０）が設定されているとする。スイッチ素
子Q1は、フィードバック演算器31から出力されるパルス
幅信号によりオン／オフされる。その結果、トランス３
の２次巻線７に電圧が誘起され、その誘起電圧は、整流
平滑回路９により直流出力電圧Voとされる。そしてこの
際の直流出力電圧Vo＝5Vであると仮定する。この直流出
力電圧Voの値は、ＡＤ変換器47にてＡＤ変換され、5Vを
表すデジタルデータＤ_B（例えば、１０１）として出力
される。このデジタルデータＤ_Bは、図１では例えば３
ビットの信号（b1＝１，b2＝０，b3＝１）で表現してい
る。その結果、Ｐ／Ｓ変換器51の記憶素子G1には１、G2
には０、G3には１が格納される。

【００２６】また、この際、出力端子11，13において、
何等過大な電圧・電流が発生していないと仮定すると、
過大出力検出器45のフラグデータＤ_Fは、過大電圧なし
を意味するフラグ信号b4＝０と、過大電流なしを意味す
るフラグ信号b5＝０を出力する。その結果、Ｐ／Ｓ変換
器51の記憶素子G4には０、G5にも０が格納される。

【００２７】BCC算出部49は、トランス３の１次側に接
続されたBCC算出部39とペアで使用される。そして、こ
の２つのBCC算出部で算出された数値（ブロックチェッ
クコード値…BCC値）を比較器41で突き合わせることに
より、送信されたデータ（情報）がトランス３の２次側
から１次側へ正確に送信されたか否かをチェックするこ
とができる。

【００２８】BCC算出部49は、或る関数ｆ(b1,b2,b3,b4,
b5）の演算機能を有しており、これにＡＤ変換器47と過
大出力検出器45から導入したb1〜b5のデータ値を代入す
ることで、或るBCC値を得る。この例では、b1＝１，b2
＝０，b3＝１，b4＝０，b5＝０を関数ｆに代入して演算
した結果、ｆ(b1,b2,b3,b4,b5）＝０１のBCC値が得ら
れたとする。このBCC値は、b1,b2,b3,b4,b5の各データ
によって決まる値である。即ち、b1,b2,b3,b4,b5の各デ
ータの値が変われば、このBCC値も変わるものである。
この２ビット（関数ｆによっては２ビットに限らない）
のBCC値は、Ｐ／Ｓ変換器51の記憶素子G6とG7に格納さ
れる。

【００２９】上述したようにＤ_B＝１０１，Ｄ_F＝００，
BCC値＝０１であるから、Ｐ／Ｓ変換器51の各記憶素子G
1〜G7には、図３に示すような（１０１０００１）のデ
ータが格納されることになる。そしてＰ／Ｓ変換器51に
は、図示しないクロック信号が加えられ、このクロック
信号が加えられる度に記憶素子G1〜G7の内容が順に押し
出される如く出力される。例えば、時刻T1にクロック信
号が加えられると、記憶素子G1の内容である"1"が出力
されるので、Ｐ／Ｓ変換器51の出力信号S1は、highレベ
ルの信号となる（図３参照）。時刻T2になると記憶素子
G2の内容である"0"が押し出されるので、信号S1は、low
レベルの信号となる。以下同様に、時刻T3，T4，T5，…
にてクロック信号がＰ／Ｓ変換器51へ加えられる度に、
記憶素子G3，G4，G5，…の内容が順に出力されるので、
信号S1は、図３に示すようなシリアルなパルス列信号に
なる。つまり、記憶素子G1〜G7に一旦格納されたパラレ
ルのデータは、Ｐ／Ｓ変換器51にてシリアルな信号へ変
換される。

【００３０】このシリアルなパルス列信号S1は、フォト
カプラ53を介して１次側のＳ／Ｐ変換器37に加えられ
る。このＳ／Ｐ変換器37は、フォトカプラ53から導入し
たパルス列信号S1の内容を、導入順に記憶素子G7→G6→
G5→…→G1へと、あたかもシフトレジスタの如く転送す
る。例えば、図３に示す時刻T1にてＳ／Ｐ変換器37に加
えられた"1"の信号は、その後T2，T3，…のクロック信
号にてＳ／Ｐ変換器37の記憶素子G6→G5→…と転送さ
れ、時刻T7には記憶素子G1に格納される。即ち、Ｓ／Ｐ
変換器37のG1〜G7には、２次側のＰ／Ｓ変換器51と同じ
ビット内容のパラレル信号（即ち、１０１０００１）が
転送されたことになる。

【００３１】BCC算出部39は、既述したBCC算出部49と同
じ関数ｆ(b1,b2,b3,b4,b5）の演算機能を有しており、
これにＳ／Ｐ変換器37から導入したG1〜G5のデータ値を
代入する。なお、Ｓ／Ｐ変換器37から導入したG1〜G5の
データ値は、b1〜b5のデータ値を意味する。ここで２次
側から１次側への情報の転送にミスがなければ、b1＝
１，b2＝０，b3＝１，b4＝０，b5＝０であり、１次側の
BCC算出部39は、２次側のBCC算出部49と同じ関数ｆ(b1,
b2,b3,b4,b5）の演算を行うので、その結果えられるBCC
値もBCC算出部49から転送されたBCC値（０１）と同じに
なる。また、もし２次側から１次側へ情報を転送する際
にミスがあれば、１次側のBCC算出部39で得られたBCC値
と、２次側のBCC算出部49で得られたBCC値とは異なる。

【００３２】比較器41は、BCC算出部39が出力したBCC値
と、Ｓ／Ｐ変換器37の記憶素子G6，G7から導入したBCC
算出部49のBCC値と比較し、同じであれば、その旨の信
号をレジスタ35とWDT 43へ加える。レジスタ35は、この
比較器41からの信号を受けて、Ｓ／Ｐ変換器37のG1〜G5
のデータをフィードバック演算器31へ加える。

【００３３】いま、フィードバック演算器31に帰還され
た直流出力電圧Voの値を示すデータＤ_B＝１０１（5V）
であり、出力設定値Ｄ_A＝１１０（6V）であるから、フ
ィードバック演算器31は、例えば、 △Ｄ＝Ｄ_A−Ｄ_B の演算を行う。そして、この△Ｄが０となるような、ス
イッチ素子Q1のオン期間Ｔ_ONと、オフ期間Ｔ_OFFの割合
を演算し、その結果得られたパルス幅信号をドライバ33
へ加える。この場合、実際の直流出力電圧Vo（＝5V）の
値がまだ、設定値（6V）より低いので、現在のＴ_ONの割
合より、更にＴ_ONの割合を増加させたパルス幅信号を出
力することになる。

【００３４】以上のような帰還ループと、フィードバッ
ク演算器31の制御によりついにはレジスタ35を介して帰
還された直流出力電圧Voの値を示すデータＤ_B＝１１０
（6V）となる。つまり、直流出力電圧Voと出力設定値Ｄ
_A＝１１０（6V）とが一致し、制御系は安定する。

【００３５】ここで何等かの原因で出力端子11における
直流出力電圧Voまたは出力電流Ioが異常に上昇し、過大
出力検出器45が備える上限電圧値・電流値を越えると、
過大出力検出器45は、フラグデータＤ_Fのどちらか一方
又は両方に"1"を立てる。このフラグデータＤ_Fは、既述
した経路を通ってフィードバック演算器31に加えられ
る。フィードバック演算器31は、このフラグデータＤ_F
のどちらか一方又は両方に"1"が立つと、過大出力があ
ったことを認識し、直ちにスイッチ素子Q1をオフとする
パルス幅信号（図２(D)の信号）を出力する。その結
果、スイッチング電源装置の直流出力電圧Voは、0Vに向
かい、負荷25の損傷を防ぐことができる。

【００３６】また、フォトカプラ53を介して２次側回路
のＰ／Ｓ変換器51から送信したデータ（情報）が、何等
かの原因で受信側のＳ／Ｐ変換器37へ正確に転送されな
かった場合、送信側のBCC算出部49のBCC値と、受信側の
BCC算出部39のBCC値とは、異なる。比較器41は、これを
検出し、送信が正常である旨を示す信号の出力をストッ
プする。その結果、WDT 43は、送信が正常である旨を示
す信号が加えられないので、ドライバ33に警報信号を出
力し、スイッチ素子Q1を強制的にオフとする。つまり、
送信ミスがあったデータに基づいて、スイッチング電源
を制御したのでは、その直流出力電圧Voが、異常値にな
る危険があるからである。

【００３７】なお、上述したＡＤ変換器47は、直流出力
電圧Voの値をデジタル信号へ変換するとして説明した
が、次のようなアナログ信号をデジタル信号へ変換する
ようにしても本発明は成り立つ。即ち、図４の如く、直
流出力電圧Voを誤差増幅器（図１では図示せず）へ導
く。そして、この誤差増幅器で出力設定電圧Vrと直流出
力電圧Voとの誤差を取り出す。ＡＤ変換器47は、この誤
差増幅器の出力（つまり誤差電圧）をデジタルデータＤ
_Bへ変換してもよい。この場合、フィードバック演算器3
1に加えられるデジタルデータＤ_Bは、直流出力電圧Voの
値を示すデータでなく、出力設定値と実際の直流出力電
圧Voとの誤差を示す値である。そこで、この場合、フィ
ードバック演算器31は、帰還されたデジタルデータＤ_B
の値が、０となるようなパルス幅信号を出力するように
動作する。なお、この場合、フィードバック演算器31に
加えられていた出力設定値Ｄ_Aは、不要である。その理
由は、図１では図示しない誤差増幅器に設定電圧Vr（図
４参照）が加えられているからである。

【００３８】また、上述では、ＡＤ変換器47の出力ビッ
ト数を３、過大出力検出器45の出力ビット数を２として
説明したが、この数値は、１例であり、本発明をこれら
数値に限定するものではない。

【００３９】

【発明の効果】以上説明したように本発明によれば、２
次側、１次側で受け渡す情報量が増加してもたった１個
のフォトカプラ（絶縁素子）で送信することができ、フ
ォトカプラを増設する必要がない。また、２次側から１
次側へ受け渡す信号の形態は、従来はアナログ信号であ
ったが、本発明はデジタル信号である。デジタル信号に
よる情報の伝送は、アナログ信号による情報の伝送と比
較して、安定して行うことができ、また再現性もよい。
更に、近年の電子機器は、これを構成する電子回路の多
くがデジタル回路化されているが、本発明のスイッチン
グ電源装置は、通信情報をデジタル化しており、この電
源装置をこれら電子機器に組み込んだ場合、電子機器と
スイッチング電源との信号の親和性がよい。

【図面の簡単な説明】

【図１】本発明に係るスイッチング電源装置の構成例を
示す図

【図２】フィードバック演算器31から出力されパルス幅
信号の例を示す図

【図３】デジタル信号をシリアルなパルス列信号へ変換
して送信する動作を説明する図

【図４】従来のスイッチング電源装置の例を説明する図

【符号の説明】

３トランス 31 フィードバック演算器 35 レジスタ 37 Ｓ／Ｐ変換器 40 コントロール回路 45 過大出力検出器 47 ＡＤ変換器 51 Ｐ／Ｓ変換器 53 フォトカプラ

Claims

【特許請求の範囲】

【請求項１】スイッチ素子(Q1)をオン／オフに駆動し、
トランスの１次巻線へ直流電圧を加える期間と加えない
期間の割合を制御することで、２次巻線に接続された整
流平滑回路から設定された値の直流出力電圧(Vo)を得る
装置において、２次巻線側から１次巻線側へ伝送する情報をデジタル信
号へ変換する手段(47)と、このデジタル信号の内容をシリアルなパルス列信号(S1)
へ変換する送信手段(51)と、このパルス列信号を絶縁して１次巻線側へ伝える絶縁手
段(53)と、この絶縁手段を介して導入したパルス列信号に基づい
て、前記スイッチ素子のオン／オフの制御を行うコント
ロール回路(40)と、を備えたことを特徴とするスイッチング電源装置。
【請求項２】スイッチ素子(Q1)をオン／オフに駆動し、
トランスの１次巻線へ直流電圧を加える期間と加えない
期間の割合を制御することで、２次巻線に接続された整
流平滑回路から設定された値の直流出力電圧(Vo)を得る
装置において、整流平滑回路の直流出力電圧に基づく信号値をデジタル
値へ変換するＡＤ変換器と、このデジタル値の内容をシリアルなパルス列信号(S1)へ
変換する送信手段(51)と、このパルス列信号を絶縁して１次巻線側へ伝える絶縁手
段(53)と、この絶縁手段を介して導入したパルス列信号に基づい
て、前記スイッチ素子のオン／オフを行い、トランスの
１次巻線へ直流電圧を加える期間と加えない期間の割合
を制御するコントロール回路(40)と、を備えたことを特徴とするスイッチング電源装置。
【請求項３】スイッチ素子(Q1)をオン／オフに駆動し、
トランスの１次巻線へ直流電圧を加える期間と加えない
期間の割合を制御することで、２次巻線に接続された整
流平滑回路から設定された値の直流出力電圧(Vo)を得る
装置において、整流平滑回路の出力電流と出力電圧の少なくとも一方を
監視し、過電流と過電圧の少なくとも一方の有無を示す
フラグ信号を出力する過大出力検出器と、整流平滑回路の直流出力電圧に基づく信号値をデジタル
値へ変換するＡＤ変換器と、このデジタル値の内容とフラグ信号をシリアルなパルス
列信号(S1)へ変換する送信手段(51)と、このパルス列信号を絶縁して１次巻線側へ伝える絶縁手
段(53)と、この絶縁手段を介して導入したパルス列信号の内、前記
デジタル値の内容に相当する部分(D_B)に基づいて、前記
スイッチ素子のオン／オフを行い、トランスの１次巻線
へ直流電圧を加える期間と加えない期間の割合を制御す
るとともに、導入したパルス列信号の内、フラグ信号の
内容に相当する部分(D_F)に基づいて、過電流と過電圧の
少なくとも一方が発生した場合、スイッチ素子のオン／
オフ駆動を停止するコントロール回路(40)と、を備えたことを特徴とするスイッチング電源装置。