JPH05218023A - 半導体装置のパターン形成方法 - Google Patents
半導体装置のパターン形成方法Info
- Publication number
- JPH05218023A JPH05218023A JP1754392A JP1754392A JPH05218023A JP H05218023 A JPH05218023 A JP H05218023A JP 1754392 A JP1754392 A JP 1754392A JP 1754392 A JP1754392 A JP 1754392A JP H05218023 A JPH05218023 A JP H05218023A
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium
- wiring
- forming
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 チタン膜を反射防止膜として用いた場合に、
不要なフォトレジスト膜を除去するレジストアッシング
時にチタン膜が酸素プラズマで不均一に酸化され、反射
率が半導体基板面内で不均一になったり、配線の信頼性
を低下させることを防ぐ。 【構成】 配線層となるアルミニウム合金膜４上に形成
したチタン膜５上に窒化チタン膜６を形成した後に、こ
の窒化チタン膜６上にフォトレジスト膜７を形成し、こ
のフォトレジスト膜７をフォトマスク８を用いて配線形
状にパターニングする。 【効果】 チタン膜の上に窒化チタン膜を積層すること
により、不要となったフォトレジスト膜７を除去するレ
ジストアッシング時に、チタン膜が酸素プラズマにさら
されることがなく、チタン膜の酸化を防ぐことができ
る。
不要なフォトレジスト膜を除去するレジストアッシング
時にチタン膜が酸素プラズマで不均一に酸化され、反射
率が半導体基板面内で不均一になったり、配線の信頼性
を低下させることを防ぐ。 【構成】 配線層となるアルミニウム合金膜４上に形成
したチタン膜５上に窒化チタン膜６を形成した後に、こ
の窒化チタン膜６上にフォトレジスト膜７を形成し、こ
のフォトレジスト膜７をフォトマスク８を用いて配線形
状にパターニングする。 【効果】 チタン膜の上に窒化チタン膜を積層すること
により、不要となったフォトレジスト膜７を除去するレ
ジストアッシング時に、チタン膜が酸素プラズマにさら
されることがなく、チタン膜の酸化を防ぐことができ
る。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の配線形成
技術に係り、半導体装置のパターン形成方法に関するも
のである。
技術に係り、半導体装置のパターン形成方法に関するも
のである。
【０００２】
【従来の技術】従来の半導体装置のパターン形成方法で
は、配線層上に露光光の反射防止膜としてチタン膜（Ｔ
ｉ膜）を形成する技術が使われることがある。図８は従
来の半導体装置のパターン形成方法を説明するための断
面図である。図８に示すように、半導体基板１上にＬＯ
ＣＯＳ酸化膜２および層間絶縁膜３を形成し、この層間
絶縁膜３上に配線層としてアルミニウム合金膜４を形成
し、このアルミニウム合金膜４上にチタン膜５を形成
し、このチタン膜５上にフォトレジスト膜７を形成した
後、フォトリソグラフィ法でフォトレジスト膜７を配線
形状にパターニングする。そして、この配線形状にパタ
ーニングしたフォトレジスト膜７を用いてアルミニウム
合金膜４およびチタン膜５をエッチングすることによ
り、所望の配線パターンの配線層を形成する。
は、配線層上に露光光の反射防止膜としてチタン膜（Ｔ
ｉ膜）を形成する技術が使われることがある。図８は従
来の半導体装置のパターン形成方法を説明するための断
面図である。図８に示すように、半導体基板１上にＬＯ
ＣＯＳ酸化膜２および層間絶縁膜３を形成し、この層間
絶縁膜３上に配線層としてアルミニウム合金膜４を形成
し、このアルミニウム合金膜４上にチタン膜５を形成
し、このチタン膜５上にフォトレジスト膜７を形成した
後、フォトリソグラフィ法でフォトレジスト膜７を配線
形状にパターニングする。そして、この配線形状にパタ
ーニングしたフォトレジスト膜７を用いてアルミニウム
合金膜４およびチタン膜５をエッチングすることによ
り、所望の配線パターンの配線層を形成する。
【０００３】フォトレジスト膜７のパターニング工程で
は、フォトマスク８をマスクにして、露光光９でフォト
レジスト膜７を露光する。この時、アルミニウム合金膜
４上にチタン膜５が形成されていないとすると、アルミ
ニウム合金膜４は反射率が高いため、ＬＯＣＯＳ酸化膜
２の段差からの反射光が、フォトレジスト膜７の露光し
てはならない部分まで露光してしまい、フォトレジスト
膜７の配線パターンが所定の幅より細ったり、断線した
りするという問題が生じる。
は、フォトマスク８をマスクにして、露光光９でフォト
レジスト膜７を露光する。この時、アルミニウム合金膜
４上にチタン膜５が形成されていないとすると、アルミ
ニウム合金膜４は反射率が高いため、ＬＯＣＯＳ酸化膜
２の段差からの反射光が、フォトレジスト膜７の露光し
てはならない部分まで露光してしまい、フォトレジスト
膜７の配線パターンが所定の幅より細ったり、断線した
りするという問題が生じる。
【０００４】そこで、従来、アルミニウム合金膜４上に
露光光９の反射防止膜として、チタン膜５が形成されて
いる。チタン膜５は、露光光９の波長における反射率が
アルミニウム合金膜４よりも小さく、反射光を抑えるこ
とができるため、半導体装置の微細なパターン形成によ
く用いられている。また、チタン膜５は、アルミニウム
合金膜４のエレクトロマイグレーション寿命を増す効果
があり、配線の信頼性向上にも効果があることが知られ
ている（例えば、VLSI Multilevel Inteconnection Con
ference 1991 242〜246 ページ参照）。
露光光９の反射防止膜として、チタン膜５が形成されて
いる。チタン膜５は、露光光９の波長における反射率が
アルミニウム合金膜４よりも小さく、反射光を抑えるこ
とができるため、半導体装置の微細なパターン形成によ
く用いられている。また、チタン膜５は、アルミニウム
合金膜４のエレクトロマイグレーション寿命を増す効果
があり、配線の信頼性向上にも効果があることが知られ
ている（例えば、VLSI Multilevel Inteconnection Con
ference 1991 242〜246 ページ参照）。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体装置のパターン形成方法では、不要と
なったフォトレジスト膜７を除去するレジストアッシン
グ（灰化）の際に、チタン膜５が酸素プラズマにさらさ
れることとなり、これにより、チタン膜５が不均一に酸
化されて半導体基板１面内の反射率が不均一となる。こ
の結果、後工程でのフォトリソグラフィ工程のパターニ
ングに悪影響を及ぼしたり、配線の信頼性を低下させる
恐れがあるという問題があった。
うな従来の半導体装置のパターン形成方法では、不要と
なったフォトレジスト膜７を除去するレジストアッシン
グ（灰化）の際に、チタン膜５が酸素プラズマにさらさ
れることとなり、これにより、チタン膜５が不均一に酸
化されて半導体基板１面内の反射率が不均一となる。こ
の結果、後工程でのフォトリソグラフィ工程のパターニ
ングに悪影響を及ぼしたり、配線の信頼性を低下させる
恐れがあるという問題があった。
【０００６】この発明は上記問題点に鑑み、半導体基板
面内の反射率を均一化でき、配線の信頼性を低下させる
ことがない半導体装置のパターン形成方法を提供するこ
とである。
面内の反射率を均一化でき、配線の信頼性を低下させる
ことがない半導体装置のパターン形成方法を提供するこ
とである。
【０００７】
【課題を解決するための手段】請求項１記載の半導体装
置のパターン形成方法は、次のようにする。半導体基板
上に設けられた配線層上にチタン膜を形成する。このチ
タン膜上に窒化チタン膜を形成する。この窒化チタン膜
上にフォトレジスト膜を形成する。フォトリソグラフィ
法でフォトレジスト膜を配線形状にパターニングする工
程と、この配線形状にパターニングしたフォトレジスト
膜をマスクにして窒化チタン膜，チタン膜および配線層
をエッチングする。
置のパターン形成方法は、次のようにする。半導体基板
上に設けられた配線層上にチタン膜を形成する。このチ
タン膜上に窒化チタン膜を形成する。この窒化チタン膜
上にフォトレジスト膜を形成する。フォトリソグラフィ
法でフォトレジスト膜を配線形状にパターニングする工
程と、この配線形状にパターニングしたフォトレジスト
膜をマスクにして窒化チタン膜，チタン膜および配線層
をエッチングする。
【０００８】請求項２記載の半導体装置のパターン形成
方法は、次のようにする。半導体基板上に設けられた配
線層上にチタン膜を形成する。このチタン膜上にシリコ
ン窒化膜を形成する。このシリコン窒化膜上にフォトレ
ジスト膜を形成する。フォトリソグラフィ法でフォトレ
ジスト膜を配線形状にパターニングする。この配線形状
にパターニングしたフォトレジスト膜をマスクにしてシ
リコン窒化膜，チタン膜および配線層をエッチングす
る。
方法は、次のようにする。半導体基板上に設けられた配
線層上にチタン膜を形成する。このチタン膜上にシリコ
ン窒化膜を形成する。このシリコン窒化膜上にフォトレ
ジスト膜を形成する。フォトリソグラフィ法でフォトレ
ジスト膜を配線形状にパターニングする。この配線形状
にパターニングしたフォトレジスト膜をマスクにしてシ
リコン窒化膜，チタン膜および配線層をエッチングす
る。
【０００９】請求項３記載の半導体装置のパターン形成
方法は、次のようにする。半導体基板上に設けられた配
線層上にチタン膜を形成する。このチタン膜上に膜厚が
チタン膜と同程度以下であるアルミニウム合金膜を形成
する。このアルミニウム合金膜上にフォトレジスト膜を
形成する。フォトリソグラフィ法でフォトレジスト膜を
配線形状にパターニングする。この配線形状にパターニ
ングしたフォトレジスト膜をマスクにしてアルミニウム
合金膜，チタン膜および配線層をエッチングする。
方法は、次のようにする。半導体基板上に設けられた配
線層上にチタン膜を形成する。このチタン膜上に膜厚が
チタン膜と同程度以下であるアルミニウム合金膜を形成
する。このアルミニウム合金膜上にフォトレジスト膜を
形成する。フォトリソグラフィ法でフォトレジスト膜を
配線形状にパターニングする。この配線形状にパターニ
ングしたフォトレジスト膜をマスクにしてアルミニウム
合金膜，チタン膜および配線層をエッチングする。
【００１０】
【作用】この発明の構成によれば、配線層上に形成した
チタン膜上に、窒化チタン膜，シリコン窒化膜または膜
厚がチタン膜と同程度以下であるアルミニウム合金膜を
形成した後にフォトレジスト膜を形成することにより、
不要となったフォトレジスト膜を除去するレジストアッ
シング時に用いられる酸素プラズマにチタン膜がさらさ
れることをなくすことができる。これにより、チタン膜
の酸化を防ぐことができる。したがって、従来のように
反射率が半導体基板面内で不均一となり、後工程でのフ
ォトリソグラフィ工程のパターニングに悪影響を及ぼし
たり、配線の信頼性が低下することをなくすことができ
る。
チタン膜上に、窒化チタン膜，シリコン窒化膜または膜
厚がチタン膜と同程度以下であるアルミニウム合金膜を
形成した後にフォトレジスト膜を形成することにより、
不要となったフォトレジスト膜を除去するレジストアッ
シング時に用いられる酸素プラズマにチタン膜がさらさ
れることをなくすことができる。これにより、チタン膜
の酸化を防ぐことができる。したがって、従来のように
反射率が半導体基板面内で不均一となり、後工程でのフ
ォトリソグラフィ工程のパターニングに悪影響を及ぼし
たり、配線の信頼性が低下することをなくすことができ
る。
【００１１】また、チタン膜上に窒化チタン膜を形成し
た場合には、窒化チタン膜はチタン膜より反射率が低い
ため、反射防止膜としてはチタン膜よりも有効である。
また、チタン膜上にシリコン窒化膜を形成した場合に
は、下地の反射防止条件によって、シリコン窒化膜の膜
厚および屈折率を選択することにより、チタン膜よりも
反射率を小さくすることができる。すなわち、反射率を
極力小さくするためには、入射光の１／４波長を屈折率
で除算したものの整数倍の膜厚を有するシリコン窒化膜
を堆積すれば良い。
た場合には、窒化チタン膜はチタン膜より反射率が低い
ため、反射防止膜としてはチタン膜よりも有効である。
また、チタン膜上にシリコン窒化膜を形成した場合に
は、下地の反射防止条件によって、シリコン窒化膜の膜
厚および屈折率を選択することにより、チタン膜よりも
反射率を小さくすることができる。すなわち、反射率を
極力小さくするためには、入射光の１／４波長を屈折率
で除算したものの整数倍の膜厚を有するシリコン窒化膜
を堆積すれば良い。
【００１２】また、チタン膜上にアルミニウム合金膜を
形成した場合には、アルミニウム合金膜の膜厚を、露光
光がチタン膜まで充分透過するように極めて薄くすれば
良い。これにより、反射率はチタン膜により決定される
こととなる。
形成した場合には、アルミニウム合金膜の膜厚を、露光
光がチタン膜まで充分透過するように極めて薄くすれば
良い。これにより、反射率はチタン膜により決定される
こととなる。
【００１３】
【実施例】以下この発明の実施例の工程の断面図につい
て、図面を参照しながら説明する。図１〜図７はこの発
明の一実施例の半導体装置のパターン形成方法を示す工
程順断面図である。
て、図面を参照しながら説明する。図１〜図７はこの発
明の一実施例の半導体装置のパターン形成方法を示す工
程順断面図である。
【００１４】図１に示すように、半導体基板１上には、
ＬＯＣＯＳ酸化膜２および層間絶縁膜３が形成されてい
る。この層間絶縁膜３上に、図２に示すように、配線層
となるアルミニウム合金膜４，チタン膜５（Ｔｉ膜５）
および窒化チタン膜６（ＴｉＮ膜６）を例えばスパッタ
法で順次堆積させる。
ＬＯＣＯＳ酸化膜２および層間絶縁膜３が形成されてい
る。この層間絶縁膜３上に、図２に示すように、配線層
となるアルミニウム合金膜４，チタン膜５（Ｔｉ膜５）
および窒化チタン膜６（ＴｉＮ膜６）を例えばスパッタ
法で順次堆積させる。
【００１５】次に、図３に示すように、窒化チタン膜６
上にフォトレジスト膜７を形成する。そして、図４に示
すように、フォトマスク８を用いて、露光光９でフォト
レジスト膜７を露光する。この際、チタン膜５上に窒化
チタン膜６を形成してあるため、アルミニウム合金膜４
上にチタン膜５のみを形成した場合と比較して、露光光
９に対する反射率を下げることができる。
上にフォトレジスト膜７を形成する。そして、図４に示
すように、フォトマスク８を用いて、露光光９でフォト
レジスト膜７を露光する。この際、チタン膜５上に窒化
チタン膜６を形成してあるため、アルミニウム合金膜４
上にチタン膜５のみを形成した場合と比較して、露光光
９に対する反射率を下げることができる。
【００１６】我々の実験では、例えば、波長３６５〔ｎ
ｍ〕の露光光９に対する反射率は、アルミニウム合金膜
４の単層（Al-1〔％〕Si-0.5〔％〕Cu膜をＢＰＳＧ膜上
に７００〔ｎｍ〕堆積した場合）の場合では約９４
〔％〕であり、アルミニウム合金膜４上にチタン膜５を
２５〔ｎｍ〕堆積した場合では５５〔％〕であるのに対
し、アルミニウム合金膜４上に膜厚２５〔ｎｍ〕のチタ
ン膜５を形成し、さらにこのチタン膜５上に窒化チタン
膜６を４０〔ｎｍ〕堆積した場合には１８〔％〕であっ
た。この１８〔％〕という反射率は、アルミニウム合金
膜４上に直接窒化チタン膜６を４０〔ｎｍ〕堆積した場
合の反射率に等しい。反射率から言えばチタン膜５はな
くてもよいが、窒化チタン膜６をアルミニウム合金膜４
上に直接スパッタすると、窒化チタン膜６中の窒素が、
アルミニウム合金膜４中に入り込むことにより、配線層
の信頼性を低下させる可能性があるため、チタン膜５は
必要である。
ｍ〕の露光光９に対する反射率は、アルミニウム合金膜
４の単層（Al-1〔％〕Si-0.5〔％〕Cu膜をＢＰＳＧ膜上
に７００〔ｎｍ〕堆積した場合）の場合では約９４
〔％〕であり、アルミニウム合金膜４上にチタン膜５を
２５〔ｎｍ〕堆積した場合では５５〔％〕であるのに対
し、アルミニウム合金膜４上に膜厚２５〔ｎｍ〕のチタ
ン膜５を形成し、さらにこのチタン膜５上に窒化チタン
膜６を４０〔ｎｍ〕堆積した場合には１８〔％〕であっ
た。この１８〔％〕という反射率は、アルミニウム合金
膜４上に直接窒化チタン膜６を４０〔ｎｍ〕堆積した場
合の反射率に等しい。反射率から言えばチタン膜５はな
くてもよいが、窒化チタン膜６をアルミニウム合金膜４
上に直接スパッタすると、窒化チタン膜６中の窒素が、
アルミニウム合金膜４中に入り込むことにより、配線層
の信頼性を低下させる可能性があるため、チタン膜５は
必要である。
【００１７】このようにチタン膜５上に窒化チタン膜６
を形成することで、露光光９の反射率を従来のようにチ
タン膜５のみを形成したときよりもさらに下げることが
できる。したがって、ＬＯＣＯＳ酸化膜２の段差に起因
した反射光が、フォトレジスト膜７の露光してはならな
い部分まで露光してしまうことがなくなる。これによ
り、フォトレジスト膜７の配線パターンの細りおよび断
線を抑制することができる。
を形成することで、露光光９の反射率を従来のようにチ
タン膜５のみを形成したときよりもさらに下げることが
できる。したがって、ＬＯＣＯＳ酸化膜２の段差に起因
した反射光が、フォトレジスト膜７の露光してはならな
い部分まで露光してしまうことがなくなる。これによ
り、フォトレジスト膜７の配線パターンの細りおよび断
線を抑制することができる。
【００１８】次に、図５に示すように、フォトレジスト
膜７を現像して、フォトレジスト膜７を配線形状にパタ
ーニングする。次に、図６のように、配線形状のフォト
レジスト膜７をマスクとして、アルミニウム合金膜４，
チタン膜５および窒化チタン膜６をエッチングする。こ
れにより、配線形状のアルミニウム合金膜４を形成す
る。
膜７を現像して、フォトレジスト膜７を配線形状にパタ
ーニングする。次に、図６のように、配線形状のフォト
レジスト膜７をマスクとして、アルミニウム合金膜４，
チタン膜５および窒化チタン膜６をエッチングする。こ
れにより、配線形状のアルミニウム合金膜４を形成す
る。
【００１９】最後に、図７に示すように、表面をレジス
トアッシングで酸素プラズマにさらすことにより、フォ
トレジスト膜７を除去する。この際、チタン膜５上に窒
化チタン膜６を有するため、チタン膜５がレジストアッ
シング時に酸素プラズマにさらされることがない。した
がって、チタン膜５の酸化を防ぐことができる。この結
果、従来のように反射率が半導体基板１面内で不均一と
なり、後工程でのフォトリソグラフィ工程のパターニン
グに悪影響を及ぼしたり、配線の信頼性が低下すること
をなくすことができる。
トアッシングで酸素プラズマにさらすことにより、フォ
トレジスト膜７を除去する。この際、チタン膜５上に窒
化チタン膜６を有するため、チタン膜５がレジストアッ
シング時に酸素プラズマにさらされることがない。した
がって、チタン膜５の酸化を防ぐことができる。この結
果、従来のように反射率が半導体基板１面内で不均一と
なり、後工程でのフォトリソグラフィ工程のパターニン
グに悪影響を及ぼしたり、配線の信頼性が低下すること
をなくすことができる。
【００２０】次に、第２の実施例の半導体装置のパター
ン形成方法について説明する。第２の実施例において、
第１の実施例と異なる点は、第１の実施例で形成した窒
化チタン膜６の代わりにチタン膜５上にシリコン窒化膜
（図示せず）を形成することである。なお、他の工程は
第１の実施例と同様である。図２に示した工程で窒化チ
タン膜６の代わりにシリコン窒化膜を形成する。シリコ
ン窒化膜は、例えばプラズマＣＶＤ法により堆積する。
この際、シリコン窒化膜の膜厚および屈折率を反射防止
条件によって選択する。すなわち、反射率を最小とする
には、シリコン窒化膜の膜厚の下記の〔数１〕により設
定すれば良い。
ン形成方法について説明する。第２の実施例において、
第１の実施例と異なる点は、第１の実施例で形成した窒
化チタン膜６の代わりにチタン膜５上にシリコン窒化膜
（図示せず）を形成することである。なお、他の工程は
第１の実施例と同様である。図２に示した工程で窒化チ
タン膜６の代わりにシリコン窒化膜を形成する。シリコ
ン窒化膜は、例えばプラズマＣＶＤ法により堆積する。
この際、シリコン窒化膜の膜厚および屈折率を反射防止
条件によって選択する。すなわち、反射率を最小とする
には、シリコン窒化膜の膜厚の下記の〔数１〕により設
定すれば良い。
【００２１】
【数１】Ａ＝Ｓ×λ／４ｎ 但し、Ａはシリコン窒化膜の膜厚、λは入射光の波長お
よびｎはシリコン窒化膜の屈折率、Ｓは整数である。し
たがって、例えば、シリコン窒化膜の屈折率を２とし、
露光光９の波長を３６５〔ｎｍ〕とすれば、シリコン窒
化膜の膜厚をλ／４ｎ＝３６５／（４×２）＝４５．６
〔ｎｍ〕の整数倍の厚みにすることで、反射率を極小に
することができる。これにより、チタン膜５よりも反射
率を小さくすることができる。
よびｎはシリコン窒化膜の屈折率、Ｓは整数である。し
たがって、例えば、シリコン窒化膜の屈折率を２とし、
露光光９の波長を３６５〔ｎｍ〕とすれば、シリコン窒
化膜の膜厚をλ／４ｎ＝３６５／（４×２）＝４５．６
〔ｎｍ〕の整数倍の厚みにすることで、反射率を極小に
することができる。これにより、チタン膜５よりも反射
率を小さくすることができる。
【００２２】このように、チタン膜５上に窒化シリコン
膜を形成することで、不要となったフォトレジスト膜を
除去するレジストアッシング時にチタン膜５が酸素プラ
ズマにさらされることがない。したがって、チタン膜５
の酸化を防ぐことができる。この結果、半導体基板１面
内の反射率を均一化でき、配線の信頼性の低下を抑制す
ることができる。
膜を形成することで、不要となったフォトレジスト膜を
除去するレジストアッシング時にチタン膜５が酸素プラ
ズマにさらされることがない。したがって、チタン膜５
の酸化を防ぐことができる。この結果、半導体基板１面
内の反射率を均一化でき、配線の信頼性の低下を抑制す
ることができる。
【００２３】次に、第３の実施例の半導体装置のパター
ン形成方法について説明する。第３の実施例において、
第１の実施例と異なる点は、第１の実施例で形成した窒
化チタン膜６の代わりにチタン膜５上にアルミニウム合
金膜（図示せず）を形成することである。なお、他の工
程は第１の実施例と同様である。図２に示した工程で、
窒化チタン膜６の代わりに、例えばスパッタ法により、
チタン膜５上にこのチタン膜５と同程度以下の膜厚のア
ルミニウム合金膜を形成する。このアルミニウム合金膜
自体の反射率は高い。したがって、アルミニウム合金膜
の膜厚をチタン膜５と同程度以下の膜厚とし、露光光９
がチタン膜５に充分に透過するように極めて薄いものと
する。これにより、反射率はチタン膜５により決定され
て小さなものとなる。また、チタン膜５上にアルミニウ
ム合金膜を有するため、不要となったフォトレジスト膜
７を除去するレジストアッシング時にチタン膜５が酸素
プラズマにさらされることがない。したがって、チタン
膜５が酸化することがない。この結果、半導体基板１面
内の反射率を均一化でき、配線の信頼性の低下を抑制す
ることができる。
ン形成方法について説明する。第３の実施例において、
第１の実施例と異なる点は、第１の実施例で形成した窒
化チタン膜６の代わりにチタン膜５上にアルミニウム合
金膜（図示せず）を形成することである。なお、他の工
程は第１の実施例と同様である。図２に示した工程で、
窒化チタン膜６の代わりに、例えばスパッタ法により、
チタン膜５上にこのチタン膜５と同程度以下の膜厚のア
ルミニウム合金膜を形成する。このアルミニウム合金膜
自体の反射率は高い。したがって、アルミニウム合金膜
の膜厚をチタン膜５と同程度以下の膜厚とし、露光光９
がチタン膜５に充分に透過するように極めて薄いものと
する。これにより、反射率はチタン膜５により決定され
て小さなものとなる。また、チタン膜５上にアルミニウ
ム合金膜を有するため、不要となったフォトレジスト膜
７を除去するレジストアッシング時にチタン膜５が酸素
プラズマにさらされることがない。したがって、チタン
膜５が酸化することがない。この結果、半導体基板１面
内の反射率を均一化でき、配線の信頼性の低下を抑制す
ることができる。
【００２４】
【発明の効果】この発明の半導体装置のパターン形成方
法によれば、配線層上に形成したチタン膜上に、窒化チ
タン膜，シリコン窒化膜または膜厚がチタン膜と同程度
以下であるアルミニウム合金膜を形成した後にフォトレ
ジスト膜を形成することにより、不要となったフォトレ
ジスト膜を除去するレジストアッシング時に用いられる
酸素プラズマにチタン膜がさらされることをなくすこと
ができる。これにより、チタン膜の酸化を防ぐことがで
きる。
法によれば、配線層上に形成したチタン膜上に、窒化チ
タン膜，シリコン窒化膜または膜厚がチタン膜と同程度
以下であるアルミニウム合金膜を形成した後にフォトレ
ジスト膜を形成することにより、不要となったフォトレ
ジスト膜を除去するレジストアッシング時に用いられる
酸素プラズマにチタン膜がさらされることをなくすこと
ができる。これにより、チタン膜の酸化を防ぐことがで
きる。
【００２５】その結果、半導体基板面内で反射率を不均
一になったり、配線の信頼性が低下することを防ぐこと
ができる。
一になったり、配線の信頼性が低下することを防ぐこと
ができる。
【図１】この発明の第１の実施例の半導体装置のパター
ン形成方法の第１工程を示す断面図である。
ン形成方法の第１工程を示す断面図である。
【図２】同半導体装置のパターン形成方法の第２工程を
示す断面図である。
示す断面図である。
【図３】同半導体装置のパターン形成方法の第３工程を
示す断面図である。
示す断面図である。
【図４】同半導体装置のパターン形成方法の第４工程を
示す断面図である。
示す断面図である。
【図５】同半導体装置のパターン形成方法の第５工程を
示す断面図である。
示す断面図である。
【図６】同半導体装置のパターン形成方法の第６工程を
示す断面図である。
示す断面図である。
【図７】同半導体装置のパターン形成方法の第７工程を
示す断面図である。
示す断面図である。
【図８】従来の半導体装置のパターン形成方法を説明す
るための断面図である。
るための断面図である。
１ 半導体基板 ４ アルミニウム合金膜（配線層） ５ チタン膜 ６ 窒化チタン膜 ７ フォトレジスト膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 7735−4Ｍ 21/88 Ｎ
Claims (3)
- 【請求項１】 半導体基板上に設けられた配線層上にチ
タン膜を形成する工程と、このチタン膜上に窒化チタン
膜を形成する工程と、この窒化チタン膜上にフォトレジ
スト膜を形成する工程と、フォトリソグラフィ法で前記
フォトレジスト膜を配線形状にパターニングする工程
と、この配線形状にパターニングしたフォトレジスト膜
をマスクにして前記窒化チタン膜，前記チタン膜および
前記配線層をエッチングする工程とを含む半導体装置の
パターン形成方法。 - 【請求項２】 半導体基板上に設けられた配線層上にチ
タン膜を形成する工程と、このチタン膜上にシリコン窒
化膜を形成する工程と、このシリコン窒化膜上にフォト
レジスト膜を形成する工程と、フォトリソグラフィ法で
前記フォトレジスト膜を配線形状にパターニングする工
程と、この配線形状にパターニングしたフォトレジスト
膜をマスクにして前記シリコン窒化膜，前記チタン膜お
よび前記配線層をエッチングする工程とを含む半導体装
置のパターン形成方法。 - 【請求項３】 半導体基板上に設けられた配線層上にチ
タン膜を形成する工程と、このチタン膜上に膜厚が前記
チタン膜と同程度以下であるアルミニウム合金膜を形成
する工程と、このアルミニウム合金膜上にフォトレジス
ト膜を形成する工程と、フォトリソグラフィ法で前記フ
ォトレジスト膜を配線形状にパターニングする工程と、
この配線形状にパターニングしたフォトレジスト膜をマ
スクにして前記アルミニウム合金膜，前記チタン膜およ
び前記配線層をエッチングする工程とを含む半導体装置
のパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1754392A JPH05218023A (ja) | 1992-02-03 | 1992-02-03 | 半導体装置のパターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1754392A JPH05218023A (ja) | 1992-02-03 | 1992-02-03 | 半導体装置のパターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218023A true JPH05218023A (ja) | 1993-08-27 |
Family
ID=11946835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1754392A Pending JPH05218023A (ja) | 1992-02-03 | 1992-02-03 | 半導体装置のパターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218023A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5962346A (en) * | 1997-12-29 | 1999-10-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fluorine-doped silicate glass hard mask to improve metal line etching profile |
| WO2017215016A1 (zh) * | 2016-06-14 | 2017-12-21 | 苏州大学张家港工业技术研究院 | 一种钛薄膜的应用以及使用该钛薄膜的硅基光波导 |
-
1992
- 1992-02-03 JP JP1754392A patent/JPH05218023A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5962346A (en) * | 1997-12-29 | 1999-10-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fluorine-doped silicate glass hard mask to improve metal line etching profile |
| WO2017215016A1 (zh) * | 2016-06-14 | 2017-12-21 | 苏州大学张家港工业技术研究院 | 一种钛薄膜的应用以及使用该钛薄膜的硅基光波导 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4820611A (en) | Titanium nitride as an antireflection coating on highly reflective layers for photolithography | |
| US5219788A (en) | Bilayer metallization cap for photolithography | |
| US6326231B1 (en) | Use of silicon oxynitride ARC for metal layers | |
| US5665641A (en) | Method to prevent formation of defects during multilayer interconnect processing | |
| JPH06216024A (ja) | 金属パターン膜の形成方法 | |
| US20010018257A1 (en) | Interconnect structure having improved resist adhesion | |
| JP2000040671A (ja) | チタニウムアルミニウムナイトライド反射防止膜を利用した半導体素子の金属配線の形成方法 | |
| US6174644B1 (en) | Anti-reflective silicon nitride film using in-situ deposition | |
| US5595938A (en) | Method of manufacturing semiconductor device | |
| US6627387B2 (en) | Method of photolithography | |
| JPH05218023A (ja) | 半導体装置のパターン形成方法 | |
| JP3326709B2 (ja) | パターン形成方法 | |
| JPH07201990A (ja) | パターン形成方法 | |
| JPH07281445A (ja) | 半導体装置 | |
| EP0289174B1 (en) | Antireflection coatings for use in photolithography | |
| JPH05114558A (ja) | 半導体装置の製造方法 | |
| JP2569709B2 (ja) | 配線の形成方法 | |
| JPH06110198A (ja) | 基板表面の反射率低減方法 | |
| JPH0555130A (ja) | 半導体装置の製造方法 | |
| KR100688710B1 (ko) | 반사 방지막 식각 방법 | |
| WO1999050894A1 (en) | Thin oxide film for augmenting anti-reflectivity and eliminating resist footing | |
| US5897376A (en) | Method of manufacturing a semiconductor device having a reflection reducing film | |
| JPH0258212A (ja) | 半導体装置の製造方法 | |
| JPH10178018A (ja) | 半導体装置の製造方法 | |
| JPH05114559A (ja) | 半導体装置の製造方法 |