JPH05216561A - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JPH05216561A JPH05216561A JP4020836A JP2083692A JPH05216561A JP H05216561 A JPH05216561 A JP H05216561A JP 4020836 A JP4020836 A JP 4020836A JP 2083692 A JP2083692 A JP 2083692A JP H05216561 A JPH05216561 A JP H05216561A
- Authority
- JP
- Japan
- Prior art keywords
- board
- information processing
- processing system
- connection
- dual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】
【目的】二重化された高信頼性情報処理システムが動作
した状態のままで、ボードをシステム動作に影響無しに
付加接続できるようにする。 【構成】二重化された情報処理システムのバス０１，１
１間を、システムから指示があるまで、分離状態にして
おくよう、接続制御回路１がバッファ１３，１４を閉じ
る。 【効果】二重化情報処理システムで、連続動作中のシス
テムにボードを付加接続する場合に、連続動作を止める
こと無しにボード接続できる。
した状態のままで、ボードをシステム動作に影響無しに
付加接続できるようにする。 【構成】二重化された情報処理システムのバス０１，１
１間を、システムから指示があるまで、分離状態にして
おくよう、接続制御回路１がバッファ１３，１４を閉じ
る。 【効果】二重化情報処理システムで、連続動作中のシス
テムにボードを付加接続する場合に、連続動作を止める
こと無しにボード接続できる。
Description
【０００１】
【産業上の利用分野】本発明は、二重化して高信頼性を
もたせた情報処理システムにおけるシステム動作中のボ
ード接続に関するものである。
もたせた情報処理システムにおけるシステム動作中のボ
ード接続に関するものである。
【０００２】
【従来の技術】従来の二重化された高信頼性の情報処理
システムでは、システム動作中にボードを付加接続する
場合、システムの動作を一旦止めてからボードを接続す
る必要がある。これは、動作停止せずボード接続する
と、接続時にそのボードが二重化系のどちらかの系に接
続され、システム動作に悪影響を及ぼすことが多いから
である。
システムでは、システム動作中にボードを付加接続する
場合、システムの動作を一旦止めてからボードを接続す
る必要がある。これは、動作停止せずボード接続する
と、接続時にそのボードが二重化系のどちらかの系に接
続され、システム動作に悪影響を及ぼすことが多いから
である。
【０００３】
【発明が解決しようとする課題】従来二重化された高信
頼性情報処理システムでは、上述のごとくボードを接続
する場合、システムの電源を落とすか又は動作を止めて
から行わないと、本来のシステムの動作に影響を及ぼし
てしまうので、ボード接続時にシステム稼動時間のロス
を生じるという欠点がある。
頼性情報処理システムでは、上述のごとくボードを接続
する場合、システムの電源を落とすか又は動作を止めて
から行わないと、本来のシステムの動作に影響を及ぼし
てしまうので、ボード接続時にシステム稼動時間のロス
を生じるという欠点がある。
【０００４】本発明の目的は、システムが動作した状態
のまま、ボードをシステム動作に影響を与えること無く
接続できるようにすることである。
のまま、ボードをシステム動作に影響を与えること無く
接続できるようにすることである。
【０００５】
【課題を解決するための手段】本発明のシステムは、二
重化された情報処理システムであり、電源投入後すでに
システムが動作した状態である二重化バスにボードを付
加接続するとき、システムからの接続指示の有無に応じ
てオンオフ制御用の信号を発する接続制御回路と、その
接続指示が無いときにはそのオンオフ制御信号に応じて
該ボードと前記二重化バスとを電気的に分離するバッフ
ァとを前記ボードに設けてある。
重化された情報処理システムであり、電源投入後すでに
システムが動作した状態である二重化バスにボードを付
加接続するとき、システムからの接続指示の有無に応じ
てオンオフ制御用の信号を発する接続制御回路と、その
接続指示が無いときにはそのオンオフ制御信号に応じて
該ボードと前記二重化バスとを電気的に分離するバッフ
ァとを前記ボードに設けてある。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明の一実施例のブロック図であ
る。ボード２内の接続制御回路１は、システムからの接
続信号をバス０２または１２から受信するまでバッファ
１３，１４を閉じ、バス０１および１１間を分離状態に
しておく。バス０２または１２に接続信号が与えられる
と、接続制御回路１はバッファ１３，１４を開いて、バ
ス０１および１１間を接続状態にする。
る。ボード２内の接続制御回路１は、システムからの接
続信号をバス０２または１２から受信するまでバッファ
１３，１４を閉じ、バス０１および１１間を分離状態に
しておく。バス０２または１２に接続信号が与えられる
と、接続制御回路１はバッファ１３，１４を開いて、バ
ス０１および１１間を接続状態にする。
【０００８】図２は本実施例を二重化システムに適用し
た例を示すブロック図である。０系および１系制御装置
３および４と、それぞれに接続した０系および１系制御
バスＢ０およびＢ１とから成る二重化システム間に、バ
ス０１，１１ならびにバス０２，１２を介してボード２
を接続してある。バス０２，１２に対し接続信号の指示
を与えるまで、バス０１および１１間は分離状態であ
り、その間にボード２の付加接続を行えば、システム動
作に何ら影響を与えずに済む。ボード２の付加接続後、
バス０２，１２の少くとも一方に接続信号の指示を与え
れば、ボード２のバス０１，１１間はバッファ接続さ
れ、ボード２が動作状態に移行できる。
た例を示すブロック図である。０系および１系制御装置
３および４と、それぞれに接続した０系および１系制御
バスＢ０およびＢ１とから成る二重化システム間に、バ
ス０１，１１ならびにバス０２，１２を介してボード２
を接続してある。バス０２，１２に対し接続信号の指示
を与えるまで、バス０１および１１間は分離状態であ
り、その間にボード２の付加接続を行えば、システム動
作に何ら影響を与えずに済む。ボード２の付加接続後、
バス０２，１２の少くとも一方に接続信号の指示を与え
れば、ボード２のバス０１，１１間はバッファ接続さ
れ、ボード２が動作状態に移行できる。
【０００９】
【発明の効果】以上説明したように本発明によれば、連
続動作中のシステムにボードを付加接続する場合に、連
続動作を止めること無く、システム動作に影響を与えず
にボードを付加接続できる。
続動作中のシステムにボードを付加接続する場合に、連
続動作を止めること無く、システム動作に影響を与えず
にボードを付加接続できる。
【図１】本発明の実施例のブロック図。
【図２】本発明の適用例のブロック図。
１ 接続制御回路 ２ ボード ３ ０系制御装置 ４ １系制御装置 ０１，０２，１１，１２，Ｂ０，Ｂ１ バス １３，１４ バッファ
Claims (1)
- 【請求項１】 二重化された情報処理システムであり、
電源投入後すでにシステムが動作した状態である二重化
バスにボードを付加接続するとき、システムからの接続
指示の有無に応じてオンオフ制御用の信号を発する接続
制御回路と、その接続指示が無いときにはそのオンオフ
制御信号に応じて該ボードと前記二重化バスとを電気的
に分離するバッファとを前記ボードに設けてあることを
特徴とする情報処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4020836A JPH05216561A (ja) | 1992-02-06 | 1992-02-06 | 情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4020836A JPH05216561A (ja) | 1992-02-06 | 1992-02-06 | 情報処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05216561A true JPH05216561A (ja) | 1993-08-27 |
Family
ID=12038156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4020836A Withdrawn JPH05216561A (ja) | 1992-02-06 | 1992-02-06 | 情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05216561A (ja) |
-
1992
- 1992-02-06 JP JP4020836A patent/JPH05216561A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05216561A (ja) | 情報処理システム | |
| JP2861595B2 (ja) | 冗長化ｃｐｕユニットの切り替え制御装置 | |
| JP2664777B2 (ja) | 機能拡張方式 | |
| JPS6229822B2 (ja) | ||
| JPS6113627B2 (ja) | ||
| JPH0675653A (ja) | 計算機冗長制御方式 | |
| JPH09261858A (ja) | コンピュータの電源オン／オフ制御方式 | |
| JPH05298136A (ja) | 冗長化情報システムの立上げ方法 | |
| JPH02170633A (ja) | 信号系のバイパス方式 | |
| JPH07104795B2 (ja) | エラ−検出方式 | |
| JPH07152705A (ja) | フェール・セーフプロセッサを用いたデータ転送システム | |
| JP3107182B2 (ja) | 二重化記憶装置 | |
| JPS62252244A (ja) | 回線切替え装置の回路分割方式 | |
| JPS6359181B2 (ja) | ||
| JPS6055420A (ja) | 電源制御方式 | |
| JPH06133008A (ja) | 二重化装置における障害収集方式 | |
| JPS61239334A (ja) | 情報処理装置 | |
| JPS6149260A (ja) | チヤネル処理装置 | |
| JPS59139423A (ja) | 汎用インタフエ−ス装置 | |
| JPH0380303A (ja) | 二重化装置 | |
| JPH02196316A (ja) | 共通バス接続装置 | |
| JPH04134552A (ja) | システムバス制御方式 | |
| JPS62259156A (ja) | 入出力装置 | |
| JPS58112159A (ja) | 冗長システムの制御切換方法 | |
| JPS6074062A (ja) | 入出力装置診断方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |