JPH0521464A - 薄膜トランジスタおよびその形成方法 - Google Patents
薄膜トランジスタおよびその形成方法Info
- Publication number
- JPH0521464A JPH0521464A JP16807291A JP16807291A JPH0521464A JP H0521464 A JPH0521464 A JP H0521464A JP 16807291 A JP16807291 A JP 16807291A JP 16807291 A JP16807291 A JP 16807291A JP H0521464 A JPH0521464 A JP H0521464A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- insulating film
- region
- ohmic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
［目的］ 薄いポリＳｉ膜でチャネル領域およびオーミ
ック領域を形成したＴＦＴを提供する。このＴＦＴは、
両領域でのポリＳｉの結晶粒径が大きいため、キャリア
の移動度が高く、かつ、絶縁膜および電極層の段切れが
起こらない構造を持っている。 ［構成］ ガラス基板５０上第１ポリＳｉ膜５２を設け
る。この第１ポリＳｉ膜５２上に、チャネルおよびオー
ミックの両領域６４および６２の形成予定区域には、直
接、また、それ以外の区域には、薄い中間絶縁膜５６を
介在させて第２ポリＳｉ膜５８を成膜する。
ック領域を形成したＴＦＴを提供する。このＴＦＴは、
両領域でのポリＳｉの結晶粒径が大きいため、キャリア
の移動度が高く、かつ、絶縁膜および電極層の段切れが
起こらない構造を持っている。 ［構成］ ガラス基板５０上第１ポリＳｉ膜５２を設け
る。この第１ポリＳｉ膜５２上に、チャネルおよびオー
ミックの両領域６４および６２の形成予定区域には、直
接、また、それ以外の区域には、薄い中間絶縁膜５６を
介在させて第２ポリＳｉ膜５８を成膜する。
Description
【０００１】
【産業上の利用分野】この発明は、液晶ディスプレイ、
イメージセンサ等の駆動回路に用いる薄膜トランジスタ
の構造およびその形成方法に関する。
イメージセンサ等の駆動回路に用いる薄膜トランジスタ
の構造およびその形成方法に関する。
【０００２】
【従来の技術】多結晶シリコン（以下、単にポリＳｉ
（ｐｏｌｙ−Ｓｉ）と称する場合がある。）を用いた従
来提案されている薄膜トランジスタ（以下、単にＴＦＴ
と称する場合がある。）の構造を図２を参照して簡単に
説明する。
（ｐｏｌｙ−Ｓｉ）と称する場合がある。）を用いた従
来提案されている薄膜トランジスタ（以下、単にＴＦＴ
と称する場合がある。）の構造を図２を参照して簡単に
説明する。
【０００３】図５は、従来の典型的なＴＦＴの要部の概
略的な断面図である。絶縁性基板１２上にアモルファス
シリコン（以下、単にａ−Ｓｉと称する場合がある。）
を堆積し、続いて、レーザアニール法、または、固相成
長法によりａ−Ｓｉ膜を多結晶シリコン膜へと再結晶化
する。基板１２上に突出した多結晶シリコンの島状領域
１４に、イオンを打ち込んでｎ+ 型領域（オーミック
層）１６およびイオン打込が行なわれなかった残存領域
からなるチャネル領域１８をそれぞれ形成する。その
後、ＳｉＯ2 （二酸化シリコン）またはＳｉ−Ｎ（窒化
シリコン）よりなる絶縁膜を、多結晶シリコンの島領域
１４を含む絶縁性基板１２の全面上に、形成する。次
に、通常の如く、この絶縁膜にコンタクトホールを形成
し、その後にゲート絶縁膜２０と、オーミック層１６上
および絶縁性基板１２上を被覆する絶縁層２２を形成す
る。そして、最後にゲート電極２４、ソース電極２６お
よびドレイン電極２８のそれぞれをを形成する。
略的な断面図である。絶縁性基板１２上にアモルファス
シリコン（以下、単にａ−Ｓｉと称する場合がある。）
を堆積し、続いて、レーザアニール法、または、固相成
長法によりａ−Ｓｉ膜を多結晶シリコン膜へと再結晶化
する。基板１２上に突出した多結晶シリコンの島状領域
１４に、イオンを打ち込んでｎ+ 型領域（オーミック
層）１６およびイオン打込が行なわれなかった残存領域
からなるチャネル領域１８をそれぞれ形成する。その
後、ＳｉＯ2 （二酸化シリコン）またはＳｉ−Ｎ（窒化
シリコン）よりなる絶縁膜を、多結晶シリコンの島領域
１４を含む絶縁性基板１２の全面上に、形成する。次
に、通常の如く、この絶縁膜にコンタクトホールを形成
し、その後にゲート絶縁膜２０と、オーミック層１６上
および絶縁性基板１２上を被覆する絶縁層２２を形成す
る。そして、最後にゲート電極２４、ソース電極２６お
よびドレイン電極２８のそれぞれをを形成する。
【０００４】ａ−Ｓｉ膜を多結晶シリコン膜に再結晶化
するための固相成長法では、６００℃以上の高温アニー
ル行なうため、基板に高価な石英基板を用いる必要があ
った。
するための固相成長法では、６００℃以上の高温アニー
ル行なうため、基板に高価な石英基板を用いる必要があ
った。
【０００５】安価なガラス基板をもちいて多結晶シリコ
ン膜を６００℃以下の低温で形成する方法は、例えば、
本出願人に係る特願平２−１６０５７２号において提案
している。これに開示したプラズマＣＶＤ法では、Ｓｉ
Ｆ4 （四フッ化シラン）／ＳｉＨ4 （シラン）／Ｈ
2 （水素）の混合ガスの流量比を一定とし、成長温度を
２５０℃〜３００℃という低温として、下地上に直接多
結晶シリコンを成長させる。この方法は、下地の種類を
問わないので、安価なガラス基板も使用出来るという長
所がある。
ン膜を６００℃以下の低温で形成する方法は、例えば、
本出願人に係る特願平２−１６０５７２号において提案
している。これに開示したプラズマＣＶＤ法では、Ｓｉ
Ｆ4 （四フッ化シラン）／ＳｉＨ4 （シラン）／Ｈ
2 （水素）の混合ガスの流量比を一定とし、成長温度を
２５０℃〜３００℃という低温として、下地上に直接多
結晶シリコンを成長させる。この方法は、下地の種類を
問わないので、安価なガラス基板も使用出来るという長
所がある。
【０００６】
【発明が解決しようとする課題】しかしながら、この方
法では、多結晶シリコン膜の成長初期において、結晶粒
径が非常に小さい。そのため、成膜初期の、膜厚が薄い
多結晶シリコン膜であると、結晶粒径が小さいため、チ
ャネル領域内の移動度が小さくなってしまう。そこで、
膜厚を２００ｎｍ以上、好ましくは、３００ｎｍ以上と
なるように多結晶シリコン膜を堆積させるようにして、
結晶粒径を大きくしてチャネル領域内の移動度を大きく
する必要があった。しかし、膜厚を厚くすると、多結晶
シリコンの島状領域の表面と絶縁性基板の表面との段差
が大きくなり、従って、段差部で、絶縁層、ソース電
極、ドレイン電極の段切れや断線が生じ易くなる。
法では、多結晶シリコン膜の成長初期において、結晶粒
径が非常に小さい。そのため、成膜初期の、膜厚が薄い
多結晶シリコン膜であると、結晶粒径が小さいため、チ
ャネル領域内の移動度が小さくなってしまう。そこで、
膜厚を２００ｎｍ以上、好ましくは、３００ｎｍ以上と
なるように多結晶シリコン膜を堆積させるようにして、
結晶粒径を大きくしてチャネル領域内の移動度を大きく
する必要があった。しかし、膜厚を厚くすると、多結晶
シリコンの島状領域の表面と絶縁性基板の表面との段差
が大きくなり、従って、段差部で、絶縁層、ソース電
極、ドレイン電極の段切れや断線が生じ易くなる。
【０００７】
【課題を解決するための手段】この発明の目的は、この
ような絶縁層や電極層が段切れや断線を生じない構造の
薄膜トランジスタおよびその形成方法を提供することに
ある。
ような絶縁層や電極層が段切れや断線を生じない構造の
薄膜トランジスタおよびその形成方法を提供することに
ある。
【０００８】この目的の達成を図るため、この発明によ
れば、絶縁基板上に設けた多結晶シリコン膜にチャネル
領域とオーミック領域とを具えてなる薄膜トランジスタ
において、多結晶シリコン膜を第１および第２多結晶シ
リコン膜で形成し、この第１多結晶シリコン膜は前述の
絶縁基板の上側全面に設けてあり、この第２多結晶シリ
コン膜の、前述のチャネルおよびオーミックの両領域の
形成区域は、前述の第１多結晶シリコン膜上に、この第
１多結晶シリコン膜よりも粒径が大きい状態で設けてあ
り、前述のチャネルおよびオーミックの両領域の形成区
域外の前述の第１多結晶シリコン膜上に中間絶縁膜を設
けてあることを特徴とする。
れば、絶縁基板上に設けた多結晶シリコン膜にチャネル
領域とオーミック領域とを具えてなる薄膜トランジスタ
において、多結晶シリコン膜を第１および第２多結晶シ
リコン膜で形成し、この第１多結晶シリコン膜は前述の
絶縁基板の上側全面に設けてあり、この第２多結晶シリ
コン膜の、前述のチャネルおよびオーミックの両領域の
形成区域は、前述の第１多結晶シリコン膜上に、この第
１多結晶シリコン膜よりも粒径が大きい状態で設けてあ
り、前述のチャネルおよびオーミックの両領域の形成区
域外の前述の第１多結晶シリコン膜上に中間絶縁膜を設
けてあることを特徴とする。
【０００９】この発明の実施に当たり、好ましくは、中
間絶縁膜上に第２多結晶シリコン膜が延在しているのが
良い。
間絶縁膜上に第２多結晶シリコン膜が延在しているのが
良い。
【００１０】また、この発明の形成方法によれば、
（ａ）絶縁膜上に第１多結晶シリコン膜を堆積する工程
と、（ｂ）該第１多結晶シリコン膜上に中間絶縁膜を堆
積する工程と、（ｃ）チャネル領域およびオーミック領
域の両領域の形成予定区域に対応する中間絶縁膜部分を
除去する工程と、（ｄ）この（ｃ）工程で得られた構造
体の上側に第２多結晶シリコン膜を堆積する工程と、
（ｅ）前記第２多結晶シリコン領域に前記チャネル領域
とオーミック領域とをそれぞれ形成する工程と、（ｆ）
前記チャネル領域の上側にゲート電極を設けおよびオー
ミック領域上にソース・ドレイン電極を設ける工程とを
含むことを特徴とする。
（ａ）絶縁膜上に第１多結晶シリコン膜を堆積する工程
と、（ｂ）該第１多結晶シリコン膜上に中間絶縁膜を堆
積する工程と、（ｃ）チャネル領域およびオーミック領
域の両領域の形成予定区域に対応する中間絶縁膜部分を
除去する工程と、（ｄ）この（ｃ）工程で得られた構造
体の上側に第２多結晶シリコン膜を堆積する工程と、
（ｅ）前記第２多結晶シリコン領域に前記チャネル領域
とオーミック領域とをそれぞれ形成する工程と、（ｆ）
前記チャネル領域の上側にゲート電極を設けおよびオー
ミック領域上にソース・ドレイン電極を設ける工程とを
含むことを特徴とする。
【００１１】この形成方法の実施に当たり、好ましく
は、（ｇ） 前記（ｅ）工程後であって、前記（ｆ）工
程前に前記オーミック領域にコンタクトホールを有する
絶縁膜を形成する工程を具えるのが良い。
は、（ｇ） 前記（ｅ）工程後であって、前記（ｆ）工
程前に前記オーミック領域にコンタクトホールを有する
絶縁膜を形成する工程を具えるのが良い。
【００１２】また、この形成方法の実施に当たり、好ま
しくは、前述の（ｇ）工程後であって、前述の（ｆ）工
程前に、前述の絶縁膜の一部分をゲート絶縁膜として残
存形成する工程とを含ませるのが良い。
しくは、前述の（ｇ）工程後であって、前述の（ｆ）工
程前に、前述の絶縁膜の一部分をゲート絶縁膜として残
存形成する工程とを含ませるのが良い。
【００１３】
【作用】上述した薄膜トランジスタの構成であると、第
１多結晶シリコン膜上の、チャネルおよびオーミックの
両領域の形成区域には、第２多結晶シリコン膜を第１多
結晶シリコン膜よりも粒径が大きい状態で設けてある。
そして、チャネルおよびオーミックの両領域の形成区域
外の第１多結晶シリコン膜上に中間絶縁膜を設けてあ
る。この粒径の大きい第２多結晶シリコン膜は、キャリ
アの移動度が大きいので、低抵抗となる。一方、チャネ
ルおよびオーミックの両領域の形成区域外では、粒径の
小さな第２多結晶シリコン膜部分とするか、絶縁層とす
ることが出来るので、その区域は高抵抗となる。従っ
て、実質的に素子分離が出来る。
１多結晶シリコン膜上の、チャネルおよびオーミックの
両領域の形成区域には、第２多結晶シリコン膜を第１多
結晶シリコン膜よりも粒径が大きい状態で設けてある。
そして、チャネルおよびオーミックの両領域の形成区域
外の第１多結晶シリコン膜上に中間絶縁膜を設けてあ
る。この粒径の大きい第２多結晶シリコン膜は、キャリ
アの移動度が大きいので、低抵抗となる。一方、チャネ
ルおよびオーミックの両領域の形成区域外では、粒径の
小さな第２多結晶シリコン膜部分とするか、絶縁層とす
ることが出来るので、その区域は高抵抗となる。従っ
て、実質的に素子分離が出来る。
【００１４】また、中間絶縁膜上に、第２多結晶シリコ
ン膜を設けるか、あるいは、他の絶縁層を設けることに
よって、チャネルおよびオーミックの両領域の形成区域
と、それ以外の区域との間の高低差を小さくするか、両
者を実質的に同程度の高さとすることが出来るので、従
来のような、電極あるいは絶縁層の段切れの問題は生じ
ない。
ン膜を設けるか、あるいは、他の絶縁層を設けることに
よって、チャネルおよびオーミックの両領域の形成区域
と、それ以外の区域との間の高低差を小さくするか、両
者を実質的に同程度の高さとすることが出来るので、従
来のような、電極あるいは絶縁層の段切れの問題は生じ
ない。
【００１５】この発明の薄膜トランジスタの形成方法に
よれば、第１多結晶シリコン膜を少し堆積した後、その
上に薄い中間絶縁膜を堆積する。次に、チャネルおよび
オーミックの両領域の形成予定区域の中間絶縁膜を除去
した後、再び、第２多結晶シリコン膜を堆積させる。そ
の結果、チャネルおよびオーミックの両領域の形成区域
の第２多結晶シリコン膜の部分は粒径が大きくなるが、
中間絶縁膜上に堆積した第２多結晶シリコン膜の部分の
粒径は小さい。この粒径の小さい第２多結晶シリコン膜
の部分上に、または、この部分を除去して、そこに別の
絶縁膜を設けても良い。このような工程を経ることによ
り、チャネルおよびオーミックの両領域の形成区域に
は、低抵抗の領域が形成され、それ以外の区域には高抵
抗の領域が形成されることとなる。また、粒径の小さい
第１多結晶シリコン膜の部分と、中間絶縁膜またはその
上に形成した第２多結晶シリコン膜の部分との工程差、
従って、段差を小さくすることが出来るので、その上側
に設けた絶縁層あるいは電極のに段切れが生じる恐れが
ない。
よれば、第１多結晶シリコン膜を少し堆積した後、その
上に薄い中間絶縁膜を堆積する。次に、チャネルおよび
オーミックの両領域の形成予定区域の中間絶縁膜を除去
した後、再び、第２多結晶シリコン膜を堆積させる。そ
の結果、チャネルおよびオーミックの両領域の形成区域
の第２多結晶シリコン膜の部分は粒径が大きくなるが、
中間絶縁膜上に堆積した第２多結晶シリコン膜の部分の
粒径は小さい。この粒径の小さい第２多結晶シリコン膜
の部分上に、または、この部分を除去して、そこに別の
絶縁膜を設けても良い。このような工程を経ることによ
り、チャネルおよびオーミックの両領域の形成区域に
は、低抵抗の領域が形成され、それ以外の区域には高抵
抗の領域が形成されることとなる。また、粒径の小さい
第１多結晶シリコン膜の部分と、中間絶縁膜またはその
上に形成した第２多結晶シリコン膜の部分との工程差、
従って、段差を小さくすることが出来るので、その上側
に設けた絶縁層あるいは電極のに段切れが生じる恐れが
ない。
【００１６】
【実施例】以下、図面を参照して、この発明の実施例に
つき説明する。なお、図は、この発明が理解出来る程度
に各構成成分の寸法、形状及び配置関係を概略的に示し
てあるにすぎない。また、以下の実施例では、薄膜トラ
ンジスタの形成方法を説明することによって、併せて薄
膜トランジスタの構造についても説明する。
つき説明する。なお、図は、この発明が理解出来る程度
に各構成成分の寸法、形状及び配置関係を概略的に示し
てあるにすぎない。また、以下の実施例では、薄膜トラ
ンジスタの形成方法を説明することによって、併せて薄
膜トランジスタの構造についても説明する。
【００１７】図１および図４は、この発明の薄膜トラン
ジスタの構造の実施例をそれぞれ示す要部断面図であ
る。また、図２の（Ａ）〜（Ｃ）および図３の（Ａ）〜
（Ｃ）はぞれぞれこの発明の薄膜トランジスタの形成方
法の工程図であり、前者は工程の前半を説明するための
図で、後者は工程の後半を説明するための図である。ま
た、工程の各段階での図は、その段階で得られた構造体
の要部断面図で示してある。
ジスタの構造の実施例をそれぞれ示す要部断面図であ
る。また、図２の（Ａ）〜（Ｃ）および図３の（Ａ）〜
（Ｃ）はぞれぞれこの発明の薄膜トランジスタの形成方
法の工程図であり、前者は工程の前半を説明するための
図で、後者は工程の後半を説明するための図である。ま
た、工程の各段階での図は、その段階で得られた構造体
の要部断面図で示してある。
【００１８】まず、図２の（Ａ）に示すように、絶縁基
板５０例えばガラス基板上に第１多結晶シリコン膜５２
を堆積し、図２の（Ａ）に示すような構造体を得る。こ
の成膜を、通常のプラズマＣＶＤ装置を用いて行なう。
この成膜に用いる原料ガスを、この実施例では、四フッ
化フラン（ＳｉＦ4 ）、シラン（ＳｉＨ4 ）、および水
素（Ｈ2 ）の混合ガスとする。第１多結晶シリコン膜
（以下、単に、第１ポリＳｉ膜と称する場合がる。）５
２の膜厚を薄く、２００ｎｍ〜３００ｎｍ程度とするの
が好ましく、この実施例では、Ｘ線回折で（２００）面
の反射が生ずる結晶が成長し始める膜厚に相当する２０
０ｎｍの膜厚とする。このときの成膜条件を一例として
次の通りに設定する。ＳｉＦ4 を３００〜５００ＳＣＣ
Ｍ、ＳｉＨ4 を１０ＳＣＣＭ、Ｈ2 を５００ＳＣＣＭの
各流量とする。また、基板温度を３００℃、反応気圧を
２トリチェリー（Ｔｏｒｒ）とする。この第１ポリＳｉ
膜５２は、膜厚が薄く、絶縁基板５０上ヘの成膜により
形成したので、周知の通り、この膜のポリＳｉの粒径は
小さい。
板５０例えばガラス基板上に第１多結晶シリコン膜５２
を堆積し、図２の（Ａ）に示すような構造体を得る。こ
の成膜を、通常のプラズマＣＶＤ装置を用いて行なう。
この成膜に用いる原料ガスを、この実施例では、四フッ
化フラン（ＳｉＦ4 ）、シラン（ＳｉＨ4 ）、および水
素（Ｈ2 ）の混合ガスとする。第１多結晶シリコン膜
（以下、単に、第１ポリＳｉ膜と称する場合がる。）５
２の膜厚を薄く、２００ｎｍ〜３００ｎｍ程度とするの
が好ましく、この実施例では、Ｘ線回折で（２００）面
の反射が生ずる結晶が成長し始める膜厚に相当する２０
０ｎｍの膜厚とする。このときの成膜条件を一例として
次の通りに設定する。ＳｉＦ4 を３００〜５００ＳＣＣ
Ｍ、ＳｉＨ4 を１０ＳＣＣＭ、Ｈ2 を５００ＳＣＣＭの
各流量とする。また、基板温度を３００℃、反応気圧を
２トリチェリー（Ｔｏｒｒ）とする。この第１ポリＳｉ
膜５２は、膜厚が薄く、絶縁基板５０上ヘの成膜により
形成したので、周知の通り、この膜のポリＳｉの粒径は
小さい。
【００１９】次に、この第１ポリＳｉ膜５２の全面上
に、薄い中間絶縁膜を一旦成膜する。この中間絶縁膜
を、例えば、二酸化珪素（ＳｉＯ2 ）とし、これをプラ
ズマＣＶＤとか或はスパッタリング等といった通常の技
術を用いて成膜する。この中間絶縁膜の膜厚を、好まし
くは、数ｎｍ〜数１０ｎｍの範囲内の適当な値とする。
この実施例では、１０ｎｍとする。その後、この中間絶
縁膜を、通常のホトリソグラフィー技術を用いて、パタ
ーニングして図２の（Ｂ）に示すような構造体を得る。
この場合、薄膜トランジスタ（以下、ＴＦＴと称する場
合がある。）のチャネルおよびオーミックの両領域の形
成予定区域の部分に対応する中間絶縁膜部分を、例えば
希フッ酸によるエッチングによって、除去して開口５４
を形成する。この開口５４には、下地の第１ポリＳｉ膜
５２の一部分が露出する。そして、残存する絶縁膜部分
が、実質的にＴＦＴの中間絶縁膜５６となる。
に、薄い中間絶縁膜を一旦成膜する。この中間絶縁膜
を、例えば、二酸化珪素（ＳｉＯ2 ）とし、これをプラ
ズマＣＶＤとか或はスパッタリング等といった通常の技
術を用いて成膜する。この中間絶縁膜の膜厚を、好まし
くは、数ｎｍ〜数１０ｎｍの範囲内の適当な値とする。
この実施例では、１０ｎｍとする。その後、この中間絶
縁膜を、通常のホトリソグラフィー技術を用いて、パタ
ーニングして図２の（Ｂ）に示すような構造体を得る。
この場合、薄膜トランジスタ（以下、ＴＦＴと称する場
合がある。）のチャネルおよびオーミックの両領域の形
成予定区域の部分に対応する中間絶縁膜部分を、例えば
希フッ酸によるエッチングによって、除去して開口５４
を形成する。この開口５４には、下地の第１ポリＳｉ膜
５２の一部分が露出する。そして、残存する絶縁膜部分
が、実質的にＴＦＴの中間絶縁膜５６となる。
【００２０】次に、第１ポリＳｉ膜の露出面および中間
絶縁膜５６の全面上に、再度、多結晶シリコンを堆積さ
せる。この場合、第２ポリＳｉを、第１ポリＳｉ膜５２
の成膜の場合と同様に、プラズマＣＶＤ装置を用い、同
様な原料ガス、流量条件およびその他の成膜条件で、成
膜する。この成膜の結果、図２の（Ｃ）に示すように、
第２ポリＳｉ膜５８が例えば膜厚１００ｎｍ〜３００ｎ
ｍの範囲内の適当な値で形成された構造体を得る。この
第２ポリＳｉ膜５８は、第２ポリＳｉ膜５２上に直接成
長した部分５８ａと、中間絶縁膜５６上に成長した部分
５８ｂとから成る。この第２ポリＳｉ膜部分５８ａは、
ＴＦＴのチャネルおよびオーミックの両領域が形成され
るべき領域である。そして、この部分５８ａは、第１ポ
リＳｉ膜５２上に直接成長しているので、このポリＳｉ
の下地を反映して、ポリＳｉは、粒径を引き継いで成長
する。従って、第２ポリＳｉ膜部分５８ａのポリＳｉの
粒径は、第１ポリＳｉ膜５２の粒径よりも大きくなる。
一方、中間絶縁膜５６上に成長したポリＳｉ膜部分５８
ｂは、絶縁膜上への成長であるので、ポリＳｉは最初の
結晶粒径の小さい状態から成長を始める。従って、この
第２ポリＳｉの成長によって形成されたポリＳｉ部分５
８ｂはポリＳｉ部分５８ａよりも粒径は小さい。粒径の
大きいポリＳｉ部分５８ａは低抵抗となっており、ま
た、粒径の小さいポリＳｉ部分５８ｂは高抵抗となって
いる。そして、このポリＳｉ膜５８の成膜の結果、両ポ
リＳｉ膜部分５８ａおよび５８ｂの表面の高低差は、実
質的には中間絶縁膜５２の膜厚分だけとなるため、著し
く小さくなっている。
絶縁膜５６の全面上に、再度、多結晶シリコンを堆積さ
せる。この場合、第２ポリＳｉを、第１ポリＳｉ膜５２
の成膜の場合と同様に、プラズマＣＶＤ装置を用い、同
様な原料ガス、流量条件およびその他の成膜条件で、成
膜する。この成膜の結果、図２の（Ｃ）に示すように、
第２ポリＳｉ膜５８が例えば膜厚１００ｎｍ〜３００ｎ
ｍの範囲内の適当な値で形成された構造体を得る。この
第２ポリＳｉ膜５８は、第２ポリＳｉ膜５２上に直接成
長した部分５８ａと、中間絶縁膜５６上に成長した部分
５８ｂとから成る。この第２ポリＳｉ膜部分５８ａは、
ＴＦＴのチャネルおよびオーミックの両領域が形成され
るべき領域である。そして、この部分５８ａは、第１ポ
リＳｉ膜５２上に直接成長しているので、このポリＳｉ
の下地を反映して、ポリＳｉは、粒径を引き継いで成長
する。従って、第２ポリＳｉ膜部分５８ａのポリＳｉの
粒径は、第１ポリＳｉ膜５２の粒径よりも大きくなる。
一方、中間絶縁膜５６上に成長したポリＳｉ膜部分５８
ｂは、絶縁膜上への成長であるので、ポリＳｉは最初の
結晶粒径の小さい状態から成長を始める。従って、この
第２ポリＳｉの成長によって形成されたポリＳｉ部分５
８ｂはポリＳｉ部分５８ａよりも粒径は小さい。粒径の
大きいポリＳｉ部分５８ａは低抵抗となっており、ま
た、粒径の小さいポリＳｉ部分５８ｂは高抵抗となって
いる。そして、このポリＳｉ膜５８の成膜の結果、両ポ
リＳｉ膜部分５８ａおよび５８ｂの表面の高低差は、実
質的には中間絶縁膜５２の膜厚分だけとなるため、著し
く小さくなっている。
【００２１】その後の工程は、従来のＴＦＴの場合と同
様であるが簡単に説明する。まず、ポリＳｉ膜部分５８
ａのオーミック領域の形成予定区域に開口を有するマス
ク６０を、第２ポリＳｉ膜５８の表面に適当材料のレジ
ストで形成する。そして、第２ポリＳｉ膜５８にリン
（Ｐ）等の適当なイオンを打ち込んで、ｎ+ 型領域（オ
ーミック領域）６２を形成し、図３の（Ａ）に示すよう
な構造体を得る。このオーミック領域６２の形成により
残存しているポリＳｉ膜部分がチャネル領域６４とな
る。
様であるが簡単に説明する。まず、ポリＳｉ膜部分５８
ａのオーミック領域の形成予定区域に開口を有するマス
ク６０を、第２ポリＳｉ膜５８の表面に適当材料のレジ
ストで形成する。そして、第２ポリＳｉ膜５８にリン
（Ｐ）等の適当なイオンを打ち込んで、ｎ+ 型領域（オ
ーミック領域）６２を形成し、図３の（Ａ）に示すよう
な構造体を得る。このオーミック領域６２の形成により
残存しているポリＳｉ膜部分がチャネル領域６４とな
る。
【００２２】次に、レジストのマスク６０を除去した
後、イオン打ち込み後の第２ポリＳｉ膜５８上に、プラ
ズマＣＶＤ或はスパッタリングによって、別の絶縁膜を
適当な膜厚で形成する。この絶縁膜を、例えば、二酸化
珪素（ＳｉＯ2）膜、或いは、Ｓｉ−Ｎ膜とするのが好
適である。この絶縁膜を、ホトリソ・エッチング技術を
用いて、パターニングして、ゲート絶縁膜６６およびそ
の他の絶縁膜６８を形成する。このとき形成されるコン
タクトホールを７０で示す。このようにして得られた構
造体を図３の（Ｂ）に示す。
後、イオン打ち込み後の第２ポリＳｉ膜５８上に、プラ
ズマＣＶＤ或はスパッタリングによって、別の絶縁膜を
適当な膜厚で形成する。この絶縁膜を、例えば、二酸化
珪素（ＳｉＯ2）膜、或いは、Ｓｉ−Ｎ膜とするのが好
適である。この絶縁膜を、ホトリソ・エッチング技術を
用いて、パターニングして、ゲート絶縁膜６６およびそ
の他の絶縁膜６８を形成する。このとき形成されるコン
タクトホールを７０で示す。このようにして得られた構
造体を図３の（Ｂ）に示す。
【００２３】次に、通常の蒸着技術を用いて、アルミニ
ウム（Ａｌ）、クロム（Ｃｒ）またはその他の適当な導
電性の金属を蒸着して電極配線を形成し、ＴＦＴ構造を
完成する。このようにして得られた構造体を図３の
（Ｃ）および図１にそれぞれ示す。図中、ゲート電極を
７２、ソース電極を７４およびドレイン電極を７６でそ
れぞれ示してある。
ウム（Ａｌ）、クロム（Ｃｒ）またはその他の適当な導
電性の金属を蒸着して電極配線を形成し、ＴＦＴ構造を
完成する。このようにして得られた構造体を図３の
（Ｃ）および図１にそれぞれ示す。図中、ゲート電極を
７２、ソース電極を７４およびドレイン電極を７６でそ
れぞれ示してある。
【００２４】このようにして形成されたＴＦＴは、図１
に示すように、第１および第２多結晶シリコン膜５２お
よび５８で多結晶シリコン（ポリＳｉ）膜８０形成して
いる。ポリＳｉ膜８０の膜厚は従来と同程度の薄い膜厚
とすることが出来る。そして、この第１多結晶シリコン
膜５２はガラス基板５０の上側全面に設けてある。ま
た、この第２多結晶シリコン膜５８の、チャネル領域６
４およびオーミック領域６２の両領域の形成区域５８ａ
は、第１多結晶シリコン膜５２よりもポリＳｉの粒径が
大きくなっている。この区域５８ａでのキャリアの移動
度は、例えば、粒径が１００ｎｍ程度であるとすると、
２０ｃｍ／Ｖ・ｓｅｃ程度と、相当高い値となる。そし
て、チャネルおよびオーミックの両領域６４および６２
の形成区域５８ａ外の第１多結晶シリコン膜５２上に中
間絶縁膜５６を設けてある。
に示すように、第１および第２多結晶シリコン膜５２お
よび５８で多結晶シリコン（ポリＳｉ）膜８０形成して
いる。ポリＳｉ膜８０の膜厚は従来と同程度の薄い膜厚
とすることが出来る。そして、この第１多結晶シリコン
膜５２はガラス基板５０の上側全面に設けてある。ま
た、この第２多結晶シリコン膜５８の、チャネル領域６
４およびオーミック領域６２の両領域の形成区域５８ａ
は、第１多結晶シリコン膜５２よりもポリＳｉの粒径が
大きくなっている。この区域５８ａでのキャリアの移動
度は、例えば、粒径が１００ｎｍ程度であるとすると、
２０ｃｍ／Ｖ・ｓｅｃ程度と、相当高い値となる。そし
て、チャネルおよびオーミックの両領域６４および６２
の形成区域５８ａ外の第１多結晶シリコン膜５２上に中
間絶縁膜５６を設けてある。
【００２５】この図１に示すような構造であると、第１
ポリＳｉ膜５２上に直接設けられている第２ポリＳｉ膜
部分５８ａと、中間絶縁膜５６上に設けた第２ポリＳｉ
膜部分５８ｂとの高低差は小さいので、これらの上側に
絶縁膜や電極配線を形成しても、これらの段切れの生ず
る恐れがない。
ポリＳｉ膜５２上に直接設けられている第２ポリＳｉ膜
部分５８ａと、中間絶縁膜５６上に設けた第２ポリＳｉ
膜部分５８ｂとの高低差は小さいので、これらの上側に
絶縁膜や電極配線を形成しても、これらの段切れの生ず
る恐れがない。
【００２６】次に、この発明の他の実施例につき説明す
る。上述した図２の（Ｃ）に示す構造体が得られた後、
イオン打ち込み工程の後であって絶縁膜の形成工程前の
段階で、中間絶縁膜５６の上側の、第２ポリＳｉ膜部分
５８ｂを、適当な従来技術を用いて、除去する。この場
合、例えば、中間絶縁膜５２をＳｉＯ2 で形成し、ポリ
ＳｉをＣＦ4 ／Ｏ2 でエッチング除去すれば、中間絶縁
膜のＳｉＯ2 がエッチングストッパとして働くので、再
現性良く高低差の小さい段差構造を形成することが出来
る。その後、上述したゲート絶縁膜６６およびその他の
絶縁膜６８を形成し、その後、上述した実施例の場合と
同様に、ゲート電極７２、ソース電極７４およびドレイ
ン電極７６を形成する。このようにして形成されたＴＦ
Ｔトランジスタの構造を図４に示す。
る。上述した図２の（Ｃ）に示す構造体が得られた後、
イオン打ち込み工程の後であって絶縁膜の形成工程前の
段階で、中間絶縁膜５６の上側の、第２ポリＳｉ膜部分
５８ｂを、適当な従来技術を用いて、除去する。この場
合、例えば、中間絶縁膜５２をＳｉＯ2 で形成し、ポリ
ＳｉをＣＦ4 ／Ｏ2 でエッチング除去すれば、中間絶縁
膜のＳｉＯ2 がエッチングストッパとして働くので、再
現性良く高低差の小さい段差構造を形成することが出来
る。その後、上述したゲート絶縁膜６６およびその他の
絶縁膜６８を形成し、その後、上述した実施例の場合と
同様に、ゲート電極７２、ソース電極７４およびドレイ
ン電極７６を形成する。このようにして形成されたＴＦ
Ｔトランジスタの構造を図４に示す。
【００２７】図４は、この発明の他の実施例を示すＴＦ
Ｔの要部断面図である。この構造において、図１の構造
との相違点は、中間絶縁膜５６上の第２ポリＳｉ膜部分
（図１に５８ｂで示してある。）を除去し、この中間絶
縁膜５６上に他の絶縁膜６８を設けた点である。この構
造の場合であっても、第２ポリＳｉ膜部分５８ａと中間
絶縁膜５６との高低差は小さいので、これらの上側に絶
縁膜や電極配線を形成しても、これらの段切れの生ずる
恐れがない。
Ｔの要部断面図である。この構造において、図１の構造
との相違点は、中間絶縁膜５６上の第２ポリＳｉ膜部分
（図１に５８ｂで示してある。）を除去し、この中間絶
縁膜５６上に他の絶縁膜６８を設けた点である。この構
造の場合であっても、第２ポリＳｉ膜部分５８ａと中間
絶縁膜５６との高低差は小さいので、これらの上側に絶
縁膜や電極配線を形成しても、これらの段切れの生ずる
恐れがない。
【００２８】
【発明の効果】上述したこの発明の薄膜トランジスタお
よびその形成方法によれば、多結晶シリコン膜の膜厚を
従来と同程度とした場合であっても次のような効果を奏
し得る。
よびその形成方法によれば、多結晶シリコン膜の膜厚を
従来と同程度とした場合であっても次のような効果を奏
し得る。
【００２９】（ｉ）チャネルおよびオーミックの両領域
の多結晶シリコンの粒径を大きくして、これら領域の電
気抵抗を低くすることが出来る。そして、これら領域外
の多結晶シリコン領域部分の粒径は小さいか、または、
粒径の大きい多結晶シリコン領域の周囲を絶縁膜で囲ん
でいるので、この粒径の小さい領域および絶縁膜は電気
抵抗が高い。従って、この発明の構造および方法によれ
ば、薄膜トランジスタのリーク電流は少なくなり、この
ため、リーク電流を防止するための素子構造を作るため
の特別な薄膜トランジスタの各素子分離工程を必要とし
ない。
の多結晶シリコンの粒径を大きくして、これら領域の電
気抵抗を低くすることが出来る。そして、これら領域外
の多結晶シリコン領域部分の粒径は小さいか、または、
粒径の大きい多結晶シリコン領域の周囲を絶縁膜で囲ん
でいるので、この粒径の小さい領域および絶縁膜は電気
抵抗が高い。従って、この発明の構造および方法によれ
ば、薄膜トランジスタのリーク電流は少なくなり、この
ため、リーク電流を防止するための素子構造を作るため
の特別な薄膜トランジスタの各素子分離工程を必要とし
ない。
【００３０】（ｉｉ）また、チャネルおよびオーミック
の両領域の多結晶シリコン膜部分と中間絶縁膜との高低
差、または、チャネルおよびオーミックの両領域の多結
晶シリコン膜部分とその周辺の多結晶シリコン膜部分と
の高低差は小さいので、その上側に設けた絶縁膜や電極
層の段切れの起こる恐れがない。
の両領域の多結晶シリコン膜部分と中間絶縁膜との高低
差、または、チャネルおよびオーミックの両領域の多結
晶シリコン膜部分とその周辺の多結晶シリコン膜部分と
の高低差は小さいので、その上側に設けた絶縁膜や電極
層の段切れの起こる恐れがない。
【図１】この発明のＴＦＴの構造の一実施例を示す要部
断面図である。
断面図である。
【図２】（Ａ）〜（Ｃ）は、この発明のＴＦＴの形成方
法を説明するための、前半の工程図である。
法を説明するための、前半の工程図である。
【図３】（Ａ）〜（Ｃ）は、この発明のＴＦＴの形成方
法を説明するための後半の工程図である。
法を説明するための後半の工程図である。
【図４】この発明のＴＦＴの構造の他の実施例を示すよ
う部断面図である。
う部断面図である。
【図５】従来のＴＦＴの構造の要部断面図である。
５０：絶縁基板（例えば、ガラス基板）、５２：第１多
結晶シリコン膜 ５４：開口、 ５６：中間絶
縁膜 ５８：第２多結晶シリコン膜 ５８ａ：（チャネルおよびオーミックの両領域の形成区
域の）第２多結晶シリコン膜部分 ５８ｂ：（中間絶縁膜上の）多結晶シリコン膜部分 ６０：マスク、 ６２：オーミ
ック領域 ６４：チャネル領域、 ６６：ゲート
絶縁膜 ６８：絶縁膜、 ７０：コンタ
クトホール ７２：ゲート電極、 ７４：ソース
電極 ７６：ドレイン電極、 ８０：多結晶
シリコン膜
結晶シリコン膜 ５４：開口、 ５６：中間絶
縁膜 ５８：第２多結晶シリコン膜 ５８ａ：（チャネルおよびオーミックの両領域の形成区
域の）第２多結晶シリコン膜部分 ５８ｂ：（中間絶縁膜上の）多結晶シリコン膜部分 ６０：マスク、 ６２：オーミ
ック領域 ６４：チャネル領域、 ６６：ゲート
絶縁膜 ６８：絶縁膜、 ７０：コンタ
クトホール ７２：ゲート電極、 ７４：ソース
電極 ７６：ドレイン電極、 ８０：多結晶
シリコン膜
Claims (5)
- 【請求項１】 絶縁基板上に設けた多結晶シリコン膜に
チャネル領域とオーミック領域とを具えてなる薄膜トラ
ンジスタにおいて、 多結晶シリコン膜を第１および第２多結晶シリコン膜で
形成し、 前記第１多結晶シリコン膜は前記絶縁基板の上側全面に
設けてあり、 前記第２多結晶シリコン膜の、前記チャネルおよびオー
ミックの両領域の形成区域は、前記第１多結晶シリコン
膜上に、該第１多結晶シリコン膜よりも粒径が大きい状
態で設けてあり、 前記チャネルおよびオーミックの両領域の形成区域外の
前記第１多結晶シリコン膜上に中間絶縁膜を設けてある
ことを特徴とする薄膜トランジスタ。 - 【請求項２】 請求項１に記載の中間絶縁膜上に前記第
２多結晶シリコン膜が延在していることを特徴とする薄
膜トランジスタ。 - 【請求項３】 （ａ）絶縁膜上に第１多結晶シリコン膜
を堆積する工程と、 （ｂ）該第１多結晶シリコン膜上に中間絶縁膜を堆積す
る工程と、 （ｃ）チャネル領域およびオーミック領域の両領域の形
成予定区域に対応する中間絶縁膜部分を除去する工程
と、 （ｄ）この（ｃ）工程で得られた構造体の上側に第２多
結晶シリコン膜を堆積する工程と、 （ｅ）前記第２多結晶シリコン領域に前記チャネル領域
とオーミック領域とをそれぞれ形成する工程と、 （ｆ）前記チャネル領域の上側にゲート電極を設けおよ
びオーミック領域上にソース・ドレイン電極を設ける工
程とを含むことを特徴とする薄膜トランジスタの形成方
法。 - 【請求項４】 請求項３の薄膜トランジスタの形成方法
において、 （ｇ）前記（ｅ）工程後であって、前記（ｆ）工程前に
前記オーミック領域にコンタクトホールを有する絶縁膜
を形成する工程を具えることを特徴とする薄膜トランジ
スタの形成方法。 - 【請求項５】 請求項４の（ｇ）工程後であって、前記
（ｆ）工程前に、前記絶縁膜の一部分をゲート絶縁膜と
して残存形成する工程とを含むことを特徴とする薄膜ト
ランジスタの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3168072A JP3025342B2 (ja) | 1991-07-09 | 1991-07-09 | 薄膜トランジスタおよびその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3168072A JP3025342B2 (ja) | 1991-07-09 | 1991-07-09 | 薄膜トランジスタおよびその形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0521464A true JPH0521464A (ja) | 1993-01-29 |
| JP3025342B2 JP3025342B2 (ja) | 2000-03-27 |
Family
ID=15861324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3168072A Expired - Fee Related JP3025342B2 (ja) | 1991-07-09 | 1991-07-09 | 薄膜トランジスタおよびその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3025342B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8158976B2 (en) | 2009-07-24 | 2012-04-17 | Samsung Electronics Co., Ltd. | Thin-film transistor and method of manufacturing the same |
-
1991
- 1991-07-09 JP JP3168072A patent/JP3025342B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8158976B2 (en) | 2009-07-24 | 2012-04-17 | Samsung Electronics Co., Ltd. | Thin-film transistor and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3025342B2 (ja) | 2000-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5371025A (en) | Method of making thin film transistors | |
| US6492213B1 (en) | Semiconductor device, thin film transistor and method for producing the same, and liquid crystal display apparatus and method for producing the same | |
| US4958205A (en) | Thin film transistor array and method of manufacturing the same | |
| KR20020021546A (ko) | 백 바이어스 효과를 갖는 다결정 실리콘 박막 트랜지스터및 그 제조 방법 | |
| JPH1093102A (ja) | 薄膜トランジスタの製造方法 | |
| KR940008221B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH05304171A (ja) | 薄膜トランジスタ | |
| JPH07162003A (ja) | 薄膜トランジスタの製造方法 | |
| JPH1065174A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3565993B2 (ja) | 半導体装置の製造方法 | |
| JPS6113670A (ja) | 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ | |
| US4722912A (en) | Method of forming a semiconductor structure | |
| JPS6086863A (ja) | 絶縁ゲ−ト型薄膜トランジスタ | |
| JP3025342B2 (ja) | 薄膜トランジスタおよびその形成方法 | |
| JPS58112365A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07131018A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3170764B2 (ja) | シリコン系薄膜の選択成長方法、トップゲート型及びボトムゲート型薄膜トランジスタの製造方法 | |
| JPH06260644A (ja) | 半導体装置の製造方法 | |
| JP3358284B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS63169767A (ja) | 薄膜トランジスタの製造方法 | |
| JP3216173B2 (ja) | 薄膜トランジスタ回路の製造方法 | |
| JPH0323429A (ja) | 薄膜トランジスタ | |
| JPH05206166A (ja) | 薄膜トランジスタ | |
| JPH04336468A (ja) | 薄膜トランジスタの製造方法 | |
| KR0161892B1 (ko) | 박막트랜지스터 구조 및 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000111 |
|
| LAPS | Cancellation because of no payment of annual fees |