JPH0521399A - ドライエツチング方法 - Google Patents

ドライエツチング方法

Info

Publication number
JPH0521399A
JPH0521399A JP3176460A JP17646091A JPH0521399A JP H0521399 A JPH0521399 A JP H0521399A JP 3176460 A JP3176460 A JP 3176460A JP 17646091 A JP17646091 A JP 17646091A JP H0521399 A JPH0521399 A JP H0521399A
Authority
JP
Japan
Prior art keywords
gas
film
substrate
pattern
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3176460A
Other languages
English (en)
Inventor
Yasuo Tanaka
靖夫 田中
Riyuuzou Houchin
隆三 宝珍
Hiroshi Tsutsu
博司 筒
Yutaka Miyata
豊 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3176460A priority Critical patent/JPH0521399A/ja
Priority to KR1019920012502A priority patent/KR930003277A/ko
Publication of JPH0521399A publication Critical patent/JPH0521399A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 処理工程を大幅に簡略化するとともに、高精
度のパターンを形成し得るドライエッチング方法を提供
する。 【構成】 基板7上にTaOx膜8を形成し、次いで、
所定のレジスト9によりパターニングを行い、この後、
CF4 ガスとO2 ガスの混合ガスを用いてプラズマ放電
させることによりドライエッチングを行って、前記基板
7上にTaOx膜8のパターン10を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、薄膜半導体の製造方法
に係り、特に、液晶用薄膜トランジスタ等の製作に好適
なドライエッチング方法に関するものである。
【0002】
【従来の技術】薄膜半導体、例えば、液晶用薄膜トラン
ジスタ等の製作には、従来よりウエットエッチング方法
が採用されている。このウエットエッチングには、酸、
アルカリ、溶剤等の溶液を用いるのが一般であるが、高
誘電率の絶縁膜であるTaOx膜についてはエッチング
を行うことができないことから、図3に示す方法が採用
されていた。
【0003】このウエットエッチング方法について説明
すると、図3(a)に示すように、まずガラス基板7上
にTa膜11を形成する。次いで、このTa膜11上に
所定のマスク12でパターニングを行う。続いて、図3
(b)に示す如くパターニングしたTa膜11を、HF
−HNO3 溶液を用いてウェットエッチングする。この
後、図3(c)に示すように、レジストを除去したTa
膜13を陽極酸化する。すると、図3(d)に示す如く
基板7上にTaOx膜のパターン14が形成されるもの
である。
【0004】
【発明が解決しようとする課題】しかしながら、上記従
来のウエットエッチング方法は、基板7上のTa膜11
をパターニングしてからウェットエッチングし、レジス
トの除去後さらに、陽極酸化する必要があるので、Ta
Ox膜のパターン14を形成するための処理工程が多く
なり、パターン形成が複雑になるうえ処理時間も長くな
るという欠点があった。また、ウエットエッチング方法
を用いるため、図3(c)、(d)のようにTaOx膜
のパターン14のエッジがシャープに形成されず、パタ
ーン寸法精度が悪くなるという難点もあった。
【0005】本発明は、上記課題を解決することを目的
としている。
【0006】
【課題を解決するための手段】本発明においては、上記
目的を達成するため、基板上にTaOx膜(タンタル酸
化膜)を形成し、次いで、所定のレジストによりパター
ニングを行い、この後、CF4 ガスとO2 ガスの混合ガ
スを用いてプラズマ放電させることによりドライエッチ
ングを行って、前記基板上にTaOx膜のパターンを形
成することを特徴とする。
【0007】
【作用】本発明は、基板上のTaOx膜に所定のレジス
トによってパターニングを行い、これを直接ドライエッ
チングしてパターンを形成するので、従来のようにエッ
チングをしてからレジストを除去し、この後で陽極酸化
するといった工程が省略され、工程が大幅に簡略化され
る。また、CF4 ガスとO2 ガスの混合ガスを用いてプ
ラズマ放電させることによりドライエッチングするの
で、TaOx膜のパターンのエッジがシャープとなり、
高精度のパターンを形成することができる。
【0008】
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。
【0009】図1は本発明の実施例に係るドライエッチ
ング装置の概略構成図である。
【0010】このドライエッチング装置は、反応性イオ
ンエッチング方式(RIE)であって、チャンバ1の上
部1aにガス導入口2が、一側部にガス排出口3がそれ
ぞれ連結されている。そして、ガス導入口2には、図示
しないバルブを介してCF4 ガスボンベおよびO2 ガス
ボンベが接続されており、バルブの調整によりCF4
スとO2 ガスとの混合ガスがチャンバ1の反応室1c内
に導入されるようになっている。また、ガス排出口3に
は、使用済ガスを排出する真空ポンプが接続されてい
る。
【0011】前記ガス導入口2の下方には、上部電極4
がチャンバ1の上面との間に小間隙をあけて取り付けら
れている。また、チャンバ1の底部1bには、下部電極
5が固設されている。そして、この下部電極5には、1
3.56 MHzの高周波を出力する高周波電源6が接続され
ている。なお、下部電極5の上面に被エッチング物であ
る基板7が配置されるようになっている。
【0012】次に、ドライエッチング方法によるパター
ン形成工程について説明する。
【0013】まず下部電極5上に基板7を載置し、図2
(a)に示すように、この基板7上にTaOx膜8を形
成する。この基板7は、直径が4インチのガラス板(コ
ーニング社製)であって、この上面にTaOxを3000Å
でスパッタリングすることにより、TaOxを成膜させ
る。
【0014】次に、図2(b)に示す如くこのTaOx
膜8上に約1.5 μm のポジレジスト(OFPR−80
0)を塗布することにより、パターニングを行ってレジ
スト層9を形成する。
【0015】この後、図2(c)に示すように、パター
ニングしたレジスト層9をドライエッチングする。この
場合は、RFパワー(電力)を1w/cm2 、真空圧を40
mTorrとしておいて、CF4 ガスに添加するO2
スの率を10%ないし60%の範囲とし、下部電極5に
13.56 MHzの高周波を印加してプラズマを発生させる。
これにより、上記TaOx膜8がドライエッチングされ
て、表面部分にアンダーカットが発生しないパターン1
0が基板7上に形成される。
【0016】ところで、上記ドライエッチング方法によ
ると、表1(O2 ガスが0%の比較例を含む)に示すよ
うな結果が得られた。
【0017】この表1で明らかなように、CF4 ガスに
おけるO2 ガスの含有率を0から漸増させるに伴って、
TaOx膜8のエッチング速度は増すが、O2 ガスの含
有率が40%を超えると、逆に、エッチング速度が低下
するとともに対レジスト選択比の著しい低下が見られ
る。これは、TaOx膜8をドライエッチングする際
に、CF4 ガス成分の低下によるFラジカルの低下が生
じるうえ、O2 ガスの増大により有機物であるレジスト
が選択的にエッチングされることによる。従って、O2
ガスの含有率を10%ないし40%の範囲としたときに
高精度のパターン10を形成することができる。
【0018】
【表1】
【0019】
【発明の効果】以上説明したように本発明は、基板上に
形成されたTaOx膜を直接エッチングしてパターンを
形成するので、従来のウエットエッチング方法のように
基板のTa膜上に所定のマスクでパターニングしてか
ら、エッチングによりパターンを形成するといった複雑
な工程が省略される。よって、処理工程が簡略化される
ので高速処理が可能となり、液晶用薄膜トランジスタ等
の製造効率が大幅に向上する。
【0020】また、CF4 ガスとO2 ガスの混合ガスを
用いてプラズマ放電させることによりドライエッチング
するので、高精度のパターンを形成することができ、薄
膜半導体の微細化、高密度化に対応し得るといった効果
がある。
【図面の簡単な説明】
【図1】本発明の実施例に係るドライエッチング装置の
概略構成図である。
【図2】本発明のドライエッチング方法によるパターン
形成の工程図である。
【図3】従来のウエットエッチング方法によるパターン
形成の工程図である。
【符号の説明】
1 チャンバ 7 基板 8 TaOx膜 9 レジスト 10 パターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮田 豊 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 基板上にTaOx膜を形成し、次いで、
    所定のレジストによりパターニングを行い、この後、C
    4 ガスとO2 ガスの混合ガスを用いてプラズマ放電さ
    せることによりドライエッチングを行って、前記基板上
    にTaOx膜のパターンを形成するドライエッチング方
    法。
  2. 【請求項2】 CF4 ガスとO2 ガスの混合比は、O2
    ガスの含有率を10%ないし40%の範囲とする請求項
    1記載のドライエッチング方法。
JP3176460A 1991-07-17 1991-07-17 ドライエツチング方法 Pending JPH0521399A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3176460A JPH0521399A (ja) 1991-07-17 1991-07-17 ドライエツチング方法
KR1019920012502A KR930003277A (ko) 1991-07-17 1992-07-14 드라이에칭 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3176460A JPH0521399A (ja) 1991-07-17 1991-07-17 ドライエツチング方法

Publications (1)

Publication Number Publication Date
JPH0521399A true JPH0521399A (ja) 1993-01-29

Family

ID=16014087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3176460A Pending JPH0521399A (ja) 1991-07-17 1991-07-17 ドライエツチング方法

Country Status (2)

Country Link
JP (1) JPH0521399A (ja)
KR (1) KR930003277A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6567136B1 (en) 1998-12-14 2003-05-20 Nec Corporation Liquid crystal display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6567136B1 (en) 1998-12-14 2003-05-20 Nec Corporation Liquid crystal display device

Also Published As

Publication number Publication date
KR930003277A (ko) 1993-02-24

Similar Documents

Publication Publication Date Title
US4529860A (en) Plasma etching of organic materials
KR100748477B1 (ko) 반도체장치의 제조방법
US20060172540A1 (en) Reduction of feature critical dimensions using multiple masks
WO2003007357A1 (fr) Procede de gravure a sec
JPH03114226A (ja) 微細構造デバイスにおけるSiエッチング残留物除去方法
JP2000133638A (ja) プラズマエッチング方法およびプラズマエッチング装置
KR100764248B1 (ko) 드라이 에칭 방법
KR20080006457A (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
KR20040021613A (ko) 드라이 에칭 방법
US4403241A (en) Method for etching III-V semiconductors and devices made by this method
US5763327A (en) Integrated arc and polysilicon etching process
JP4387801B2 (ja) 半導体ウェーハの乾式蝕刻方法
US20030068898A1 (en) Dry etching method for manufacturing processes of semiconductor devices
JPH0521399A (ja) ドライエツチング方法
KR102254447B1 (ko) 플라스마 에칭 방법
TWI534888B (zh) High aspect ratio microstructure etching method using switchable power generator
US4569718A (en) Method for plasma etching III-V semiconductors with a BCl3 -Cl2 gas
JP5171091B2 (ja) プラズマ処理方法
EP1396017A2 (en) An isotropic etch to form mim capacitor top plates
JPH05251399A (ja) 枚葉式エッチャーによるシリコン窒化膜のエッチング方法
JP2003068709A (ja) ドライエッチング方法
JP2005026348A (ja) プラズマ処理方法
JP2685196B2 (ja) ドライエッチング方法
KR100790241B1 (ko) 비이오엘 공정용 웨이퍼 에지의 베벨식각방법
JP2639402B2 (ja) 酸化物層のテーパーエッチング方法