JPH0521337A - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法

Info

Publication number
JPH0521337A
JPH0521337A JP16979091A JP16979091A JPH0521337A JP H0521337 A JPH0521337 A JP H0521337A JP 16979091 A JP16979091 A JP 16979091A JP 16979091 A JP16979091 A JP 16979091A JP H0521337 A JPH0521337 A JP H0521337A
Authority
JP
Japan
Prior art keywords
layer
single crystal
crystal silicon
insulating layer
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16979091A
Other languages
English (en)
Inventor
Mitsuhiro Kikuta
光洋 菊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP16979091A priority Critical patent/JPH0521337A/ja
Publication of JPH0521337A publication Critical patent/JPH0521337A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】大面積で且つ膜厚が薄いと共に表面段差の殆ど
無い単結晶シリコン層を有するSOI構造の半導体基板
を簡単なプロセスで製造する方法を提供する。 【構成】単結晶シリコン基板上に、第1の絶縁層と中間
層との2層膜を形成し、この2層膜を単結晶シリコン基
板が露出するまでエッチングして開口部を形成する。こ
の開口部内に第1の単結晶シリコン層を2層膜と略等し
い厚みに形成し、このシリコン層および中間層の各上に
第2の絶縁層を形成し、この絶縁膜の一部を開口した後
にエッチングすることにより中間層を除去して空洞部を
形成する。空洞部内にだい2の単結晶シリコン層を形成
した後に第2の絶縁層を除去し、表面を平坦化する。従
って、空洞部内の第1の単結晶シリコン層と第2のシリ
コン層との一体化により表面段差が生じず、2回のフォ
トリソグラフィ工程でよく、中間層により第2の単結晶
シリコン層の厚みを決定できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、高品質で膜厚の薄い単
結晶シリコン層を絶縁層上に形成できるSOI構造の半
導体基板の製造方法に関するものである。
【0002】
【従来の技術】斯かるSOI(Silicon−On−
Insulatar)構造の半導体基板(以下、SOI
基板と称す)上に形成されたデバイスは、バルク半導体
基板上に形成されたデバイスに比べ、接合容量の減少、
素子分離耐圧の向上、ラッチアップの防止、ソフトエラ
ー耐圧等の点で優れた特性を有し、高速・高性能のデバ
イスを実現できるものとして活発に研究開発が進められ
ている。SOI基板を形成する方法としては、(1)単
結晶シリコン基板上に、開口部を有する絶縁層を形成し
た後に、CVD法等によって該絶縁層上に非結晶のシリ
コン層を堆積し、該非結晶のシリコン層にレーザービー
ムまたは電子ビームを照射して単結晶化する熔融再結晶
化法、(2)単結晶シリコン基板に高エネルギーで酸素
を注入し、熱処理を行うことによって半導体基板表面か
ら或る深さに絶縁層を形成するSIMOX法、(3)単
結晶シリコン基板上に、開口部を有する絶縁層を形成し
た後に、該開口部にCVD法によって単結晶シリコンを
選択的に形成し、更に該単結晶シリコンを種結晶として
該絶縁層上に単結晶シリコン層を形成するELO法等が
提案されている。
【0003】「図2」(a)〜(e)は、上述のELO
法によるSOI基板の製造工程を順に示し、先ず、同図
(a)に示すように、単結晶シリコン基板1上に絶縁層
2を形成し、次に、同図(b)に示すように、エッチン
グにより開口部4を形成した後に、同図(c)に示すよ
うに、CVD法により開口部4に単結晶シリコン層5を
選択的に堆積する。この時、絶縁層2上には単結晶シリ
コン層5が直接には堆積されない。即ち、単結晶シリコ
ン層5が絶縁層2より高くなると、この単結晶シリコン
層5が除々に絶縁層2上を横方向に成長していき、同図
(d)に示すように、やがて単結晶シリコン層5か絶縁
層2を完全に覆い尽くす。その後に、単結晶シリコン層
5をエッチングすることにより同図(e)に示すような
SOI基板が得られる。
【0004】然し乍ら、上述の製造方法では、単結晶シ
リコン層5が絶縁層2上を横方向に成長する速度と縦方
向に成長する速度とが殆ど同じであるため、大面積のS
OI領域を形成しようとすると、相当に厚い単結晶シリ
コン層5を形成しなければならない。しかも、薄膜の単
結晶シリコン層5を得るには、相当に厚い単結晶シリコ
ン層5のエッチングを精度良く行う必要があり、その制
御は非常に難しいものとなる。
【0005】そこで、このような問題を解消するため
に、「図3」に示すような製造方法が提案されている。
同図において「図2」と同一若しくは同等のものには同
一の符号を付してある。先ず、同図(a)に示すよう
に、「図2」の場合と同様に単結晶シリコン基板1上に
絶縁層2を形成した後に、同図(b)に示すようにエッ
チングにより開口部4を形成する。次に、同図(c)に
示すように、CVD法によって全面に非結晶シリコン層
或いは絶縁層からなる中間層3を堆積する。続いて、同
図(d)に示すように、中間層3の一部を絶縁層2が露
出するまで開口した後に、その全面に絶縁層6を形成す
る。更に、同図(e)に示すように、絶縁層6の一部を
中間層3が露出するまで開口し、同図(f)に示すよう
に、エッチングにより中間層3を完全に除去して空洞部
7を形成し、この空洞部7内に、同図(g)に示すよう
にCVD法によって単結晶シリコン層8を選択的に成長
させ、最後に、同図(h)に示すように、絶縁層6を除
去すれば、SOI基板が得られる。
【0006】このSOI基板は、単結晶シリコン層8の
厚さが中間層3の厚さで決定され、また、単結晶シリコ
ン層8は、縦方向への成長が絶縁層6によって抑制され
ているために横方向にしか成長しない。従って、薄膜で
且つ大面積の単結晶シリコン層8を容易に得られるもの
である。
【0007】
【発明が解決しようとする課題】然し乍ら、「図3」の
製造方法においても次のような問題が残存している。即
ち、空洞部7を形設するために絶縁層6を絶縁層2に対
しこれの上方位置に間隙を存して支持する必要があり、
そのため、絶縁層6に、絶縁層2上に接触する支持部分
を形成している。従って、この絶縁層6の支持部分には
単結晶シリコン層8が形成されないので、絶縁層6を除
去した後の単結晶シリコン層8には、これの厚みに相当
する段差が生じ、平坦な表面を得ることができない。
【0008】また、空洞部7を形成するまでに少なくと
も、薄膜成形工程を3回、フォトリソグラフィ・エッチ
ング工程を3回それぞれ経る必要があるので、製造プロ
セスが非常に複雑なものとなる問題がある。そこで本発
明は、表面段差の無い大面積の薄膜単結晶シリコン層を
有するSOI構造の半導体基板を簡単なプロセスで製造
できる半導体基板の製造方法を提供することを技術的課
題とするものである。
【0009】
【課題を解決するための手段】本発明は、上記した課題
を達成するための技術的手段として、半導体基板を次の
ような工程を経て製造するようにした。即ち、絶縁層上
に単結晶シリコン層を有する半導体基板の製造方法にお
いて、第1の前記絶縁層上に中間層を形成し、該第1の
絶縁層と該中間層の一部を開口して前記単結晶シリコン
基板を露出させ、この開口部内に選択的に第1の単結晶
シリコン層を形成し、該第1の単結晶シリコン層上と前
記中間層上とに第2の絶縁層を形成し、この第2の絶縁
層の一部を開口して前記中間層を露出させた後に、エッ
チングにより該中間層を除去して前記第1の絶縁層と前
記第2の絶縁層との間に空洞部を形成し、この空洞部内
に第2の単結晶シリコンを選択的に形成し、その後に、
エッチングにより前記第2の絶縁層を除去して表面を平
坦にする各工程を経ることを特徴としている。
【0010】
【作用】単結晶シリコン基板上に、第1の絶縁層および
中間層を順次形成して該第1の絶縁層と該中間層との2
層膜を設ける。次に、この2層膜の一部をエッチングし
て単結晶シリコン基板が露出するまで開口した後に、こ
の開口部内にCVD法等によって選択的に第1の単結晶
シリコン層を前記2層膜の厚さとほぼ同じ厚さに形成す
る。このとき、第1の単結晶シリコン層の原子配列は単
結晶シリコン基板の原子配列に整合する。続いて、第1
の単結晶シリコン層と中間層上に第2の絶縁層を形成
し、その後に、第2の絶縁層の一部を開口して2層膜を
露出させる。この開口部は2層膜の開口部に形成した第
1の単結晶シリコン層と重ならないようにする。次に、
2層膜の上部の中間層をエッチングにより除去して第1
の絶縁層と第2の絶縁層との間に空洞部を形成した後
に、この空洞部内に第2の単結晶シリコン層を第2の絶
縁層に設けられた開口部を埋めるまで形成する。この
後、エッチングにより第2の絶縁層を除去し、且つ表面
を平坦にする。
【0011】この製造方法によると、、2回のフォトリ
ソグラフィ・エッチング工程でよいので工程が簡略化さ
れ、また、第1および第2の単結晶シリコン層の一体化
により第2の絶縁層を除去した後の単結晶シリコン層に
表面段差が発生せず、しかも、第2の単結晶シリコン層
の厚さは、第1および第2の両絶縁層間の中間層の厚さ
で決定されるので、薄膜で且つ大面積の単結晶シリコン
層を容易に形成できる利点がある。
【0012】
【実施例】以下、本発明の好ましい一実施例について
「図1」を参照しながら詳述する。同図において「図
2」および「図3」と同一若しくは同等のものには同一
の符号を付してある。先ず、同図(a)に示すように、
面方位(100)の単結晶シリコン基板1上に第1の絶
縁層2として膜厚1.0μmの酸化膜層を形成した後
に、さらに、中間層3として5000Å程度の膜厚の窒
化膜を形成する。続いて、同図(b)に示すように、こ
の絶縁膜2と中間層3の2層膜の所定領域の2箇所にフ
ォトリソグラフィとエッチングによって開口部4を形成
し、単結晶シリコン基板1を露出させる。
【0013】次に、同図(c)に示すように、CVD法
等の手段により各開口部4内に単結晶シリコン層5を選
択的に形成する。この実施例では、減圧エピタキシャル
成長装置を使用し、単結晶シリコン層5の厚さは絶縁層
2と中間層3の2層膜の厚さと略同じになるように制御
している。即ち、単結晶シリコン層5を開口部4内のみ
に形成するよう制御している。その後に、同図(d)に
示すように、単結晶シリコン層5上および中間層3上に
それぞれ第2の絶縁層6として5000Å程度の膜厚の
酸化膜をCVD法等の手段により形成し、更に、同図
(e)に示すように、絶縁層6における二つの単結晶シ
リコン層5の中間位置である所定領域をフォトリソグラ
フィ・エッチングにより開口して中間層3を露出させた
後に、エッチングによって中間層3を選択的に除去し、
第1の絶縁層2と第2の絶縁層6との間に空洞部7を形
成する。
【0014】そして、同図(f)に示すように、空洞部
7の領域内にCVD法等の手段により前もって形成した
単結晶シリコン層5を種(seed)としてシリコンを
選択的にエピタキシャン成長させることにより単結晶シ
リコン層8を形成する。この実施例では、減圧エピタキ
シャル成長装置を使用して空洞部7を完全に埋め尽くし
た後に絶縁層6の開口部を埋める程度まで単結晶シリコ
ン層8を形成している。最後に、同図(g)に示すよう
に、絶縁層6全体とこの絶縁層6の開口部内の単結晶シ
リコン層8をエッチングにより除去して表面を平坦にす
る。この実施例では、エッチバック技術によって表面を
平坦化した。このような工程を経ることにより5000
Å程度の厚さの単結晶シリコン層のSOI構造を有する
半導体基板を作成できた。
【0015】
【発明の効果】以上のように本発明の半導体基板の製造
方法によると、第1の単結晶シリコン層により第2の絶
縁層を支持して空洞部を形成でき、また、第1の単結晶
シリコン層の厚さを第1の絶縁層と中間層の2層膜の厚
さと略同じに容易に制御できるため、第1および第2の
単結晶シリコン層の一体化により第2の絶縁層を除去し
た後の単結晶シリコン層に表面段差が発生せず、平坦な
単結晶シリコン層を有するSOI構造の半導体基板を作
成できる。しかも、2回のフォトリソグラフィで第1の
絶縁層と第2の絶縁層との間に空洞部を形成できるの
で、比較的簡単なプロセスでSOI構造の半導体基板を
作成できる。また、第2の単結晶シリコン層の厚さは、
第1および第2の両絶縁層間の中間層の厚さで決定され
るので、薄膜で且つ大面積の単結晶シリコン層を容易に
形成できる
【図面の簡単な説明】
【図1】本発明の一実施例に係わる製造工程を順に示し
た断面図である。
【図2】従来方法の製造工程を順に示した断面図であ
る。
【図3】他の従来方法の製造工程を順に示した断面図で
ある。
【符号の説明】
1 単結晶シリコン基板 2 第1の絶縁層 3 中間部 4 開口部 5 第1の単結晶シリコン層 6 第2の絶縁層 7 空洞部 8 第2の単結晶シリコン層

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 絶縁層上に単結晶シリコン層を有する半
    導体基板の製造方法において、第1の前記絶縁層上に中
    間層を形成し、該第1の絶縁層と該中間層の一部を開口
    して前記単結晶シリコン基板を露出させ、この開口部内
    に選択的に第1の単結晶シリコン層を形成し、該第1の
    単結晶シリコン層上と前記中間層上とに第2の絶縁層を
    形成し、この第2の絶縁層の一部を開口して前記中間層
    を露出させた後に、エッチングにより該中間層を除去し
    て前記第1の絶縁層と前記第2の絶縁層との間に空洞部
    を形成し、この空洞部内に第2の単結晶シリコンを選択
    的に形成し、その後に、エッチングにより前記第2の絶
    縁層を除去して表面を平坦にする各工程を経ることを特
    徴とする半導体基板の製造方法。
JP16979091A 1991-07-10 1991-07-10 半導体基板の製造方法 Pending JPH0521337A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16979091A JPH0521337A (ja) 1991-07-10 1991-07-10 半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16979091A JPH0521337A (ja) 1991-07-10 1991-07-10 半導体基板の製造方法

Publications (1)

Publication Number Publication Date
JPH0521337A true JPH0521337A (ja) 1993-01-29

Family

ID=15892934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16979091A Pending JPH0521337A (ja) 1991-07-10 1991-07-10 半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0521337A (ja)

Similar Documents

Publication Publication Date Title
US5321298A (en) Soi wafer fabrication by selective epitaxial growth
JPH04137723A (ja) 半導体積層基板の製造方法
US5686343A (en) Process for isolating a semiconductor layer on an insulator
EP0488344A2 (en) SOI wafer fabrication by selective epitaxial growth
JP3153632B2 (ja) Soi構造の製造方法
KR20000028680A (ko) 절연체 상 실리콘 기판 제조 방법
GB2296374A (en) Fabricating semiconductor devices
JPH0521337A (ja) 半導体基板の製造方法
JPH0666257B2 (ja) 半導体膜の製造方法
JPS6047239B2 (ja) 単結晶シリコン薄膜の製造方法
JPH0529214A (ja) 半導体基板の製造方法
JPH043455A (ja) Soiトランジスタ積層半導体装置とその製造方法
JPH0669430A (ja) 半導体装置の製造方法
JPH07183372A (ja) 半導体基板の作成方法
JPH05114563A (ja) Soi構造の製造方法
KR100379685B1 (ko) 실리콘층의평탄화방법
JP2981777B2 (ja) 半導体基板の製造方法
JP3053678B2 (ja) 半導体装置の製造方法
JPH04373121A (ja) 結晶基材の製造方法
JPH04307735A (ja) 半導体装置の製造方法
JPS6189669A (ja) 半導体装置の製造方法
JPH04234144A (ja) 半導体積層基板の製造方法
JPS63300510A (ja) 積層型半導体装置
JPS6319808A (ja) 半導体単結晶層の製造方法
JPH05114562A (ja) Soi構造の製造方法