JPH0521303B2 - - Google Patents

Info

Publication number
JPH0521303B2
JPH0521303B2 JP60164471A JP16447185A JPH0521303B2 JP H0521303 B2 JPH0521303 B2 JP H0521303B2 JP 60164471 A JP60164471 A JP 60164471A JP 16447185 A JP16447185 A JP 16447185A JP H0521303 B2 JPH0521303 B2 JP H0521303B2
Authority
JP
Japan
Prior art keywords
electronic component
conductor
terminal
vacuum chamber
vacuum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60164471A
Other languages
English (en)
Other versions
JPS6225439A (ja
Inventor
Akio Ito
Yoshiaki Goto
Toshihiro Ishizuka
Kazuyuki Ozaki
Kazuo Ookubo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60164471A priority Critical patent/JPS6225439A/ja
Publication of JPS6225439A publication Critical patent/JPS6225439A/ja
Publication of JPH0521303B2 publication Critical patent/JPH0521303B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

【発明の詳細な説明】 〔概要〕 真空室内に位置する上面に電子部品を搭載し、
該電子部品を真空室外の測定器と接続する真空試
料台において、 搭載した該電子部品と接続し気密に導出した導
電体が、可撓性のある導線を介し接触端子に接続
し、該端子を保持する端子板が緩衝手段を介し支
持するように構成し、該端子が電子部品の計測用
端子と対向するように配設したことにより、 該電子部品と該計測ヘツドとを接続する配線が
短くて済み、高速度で駆動する電子部品の計測を
可能にしたものである。
〔産業上の利用分野〕
本発明は電子ビーム装置等に装着する真空試料
台、特に被検電子部品の高速駆動に対応する改良
に関する。
非接触で行う集積回路の診断には、レーザビー
ムや超音波を利用する方法もあるが、電子ビーム
を動作中の集積回路に当てると照射部分の電位に
よつて出る2次電子の量が異なることを利用した
電子ビーム装置は、微細パターンの表面電位とそ
の経時変化に関する情報が短時間で得られるた
め、近来ますます高密度化と大容量化および高速
化する集積回路の診断法として注目されるように
なつた。
〔従来の技術〕
第6図は前記電子ビーム装置の概略を示す正面
図である。
第6図において、加速電源1により電圧が印加
された電子銃2から発射された電子ビーム3は、
レンズ電源4によつて駆動されるコンデンサレン
ズ5、走査電源6により制御される偏向装置7、
レンズ電源4により駆動される対物レンズ8によ
り、電子部品(LSI)9上で集束、偏向走査され
るようになる。
電子ビーム3で照射された電子部品9は2次電
子10を放出し、この2次電子10はシンチレー
タ等によつて構成される検出器11で検出され、
増幅器12で増幅されたのち、ブラウン管13に
放出2次電子10の大きさ、例えば電子部品9の
配線部の電圧値にほぼ反比例した値として表示さ
れる。
そして、電子部品9は試料台14の上面に装着
したソケツト15に挿着し、それらを収納した真
空試料室18は排気装置20に接続されている。
また、ソケツト15は真空試料室18を気密に貫
通するバスライン19を介し、真空試料室17の
外に設け電子部品9を駆動させるテスタ(LSIテ
スタ)18に接続されている。
〔発明が解決しようとする問題点〕
前記電子ビーム装置において、例えば電子部品
9がLSIであるとき、ソケツト15の端子数が
256ピンの多数に及ぶものもあり、256本の信号線
からなるバスライン19の長さが、LSIを真空試
料室18内で移動させることを考慮して数100mm
になると、LSIの駆動速度は2MHz程度が上限に
なる。
その結果、LSI自体は2MHz程度以上の速度で
駆動できてもその試験速度が制限され、真の動作
時のデータが得られない、および試験時間が長く
なるという問題点があつた。
〔問題点を解決するための手段〕
第1図は本発明の基本構成を模式的に示す断面
図である。
第1図において、21は真空試料室、22は絶
縁基板、23は端子板、24は緩衝手段(緩衝
体)、25は電子部品(LSI)、26は電子部品搭
載手段(ソケツト)、27,28は気密手段、2
9は導電体、30は接触端子、31は導線であ
る。
上記問題点は第1図に示すように、真空室内に
露呈する上面に電子部品25を搭載するソケツト
26、および搭載した電子部品25と電気的に接
続して真空室外の下面に一端が気密に導出された
導電体29を具え、気密手段28を介して真空室
21に取着した絶縁基板22と、 絶縁基板22の下面に対向し、導電体29の一
端と可撓性を有する導線31で接続した接触端子
30が計測用の端子と対向するように配設し保持
する端子板23と、 絶縁基板22と端子板23との対向間に挿着し
た緩衝手段24とを具備してなることを特徴とす
る真空試料台により解決される。
〔作用〕
上記手段によれば、真空試料台の下方に搭載電
子部品のテスタヘツドを配置可能となり、上記実
施例の導電体29、接触端子30、導線31を接
続した構成が、従来装置で必要としたバスライン
に相当し、該バスラインよりも格段に短くて済
む。そのため、真空試料台に搭載した電子部品の
高速駆動が可能となり、該電子部品の実動状態、
または実動状態に従来よりも近い状態での測定が
可能となる。
〔実施例〕
以下に、図面を用いて本発明の実施例になる真
空試料台を説明する。
第2図は本発明の一実施例になる真空試料台の
模式断面図、第3図は第2図に示す第1の配線板
の下面図、第4図は第2図に示す気密端子板の平
面図、第5図は第2図に示す第2の配線板の下面
図である。
第1図と共通部分に同一符号を使用した第2図
において、絶縁基板22は第1の配線板32と気
密端子板33と第2の配線板34とそれらを保持
する筐体35等からなる。
ソケツト26を搭載しそのリード端子36が貫
通する配線板32の下面には、第3図に示す如く
複数本のリード端子36が貫通する各貫通孔37
から放射状に延長する導体パターン38が形成さ
れている。
筐体35に嵌挿したOリング39と気密を確保
する圧力で側端面が接する気密端子板33は、第
2図および第4図に示す如く、複数本(図は8
本)の気密端子40が半田等を用いて気密に植設
してあり、第2の配線板34には第5図に示す如
く、各気密端子40の下端部が貫通する複数個の
貫通孔41からそれぞれの外側に延長する導体パ
ターン42が形成されている。
そして、各導体パターン38の外側方向の端部
と該端部に対向する気密端子板33の上端部とを
導線43で接続しており、導体パターン38と導
線43と気密端子板33と導体パターン42とを
接続した構成は、第1図の導電体29に相当し、
筐体35に嵌挿し真空室21の透孔壁と気密を確
保する圧力で接するOリング44が、第1図の気
密手段28に相当する。
端子板23はフランジ付きの複数本のピン45
にて筐体35に垂下し、配線板34と端子板23
との対向間には、ピン45に嵌合した圧縮コイル
バネ46が嵌挿してある。そのため、端子板23
はその下面がピン45のフランジと当接する方向
に常時押圧されている。
さらに、第2図の符号47は電子部品25に照
射する電子ビーム、48はICテスタの計測ヘツ
ドであつて、テスタヘツド48には複数本の押下
動可能な計測ピン49と、ピン45の下端部が嵌
挿可能な孔50を設けてあり、導体パターン42
の外側端部と可撓性のある導線31で対向するも
のが接続された接触端子30は、ピン49と対向
するように配設されている。
このように構成した真空試料台は、ソケツト2
6に電子部品25を嵌挿し、筐体35を真空室2
1に嵌挿したのち、テスタヘツド48の孔50が
ピン45の下端部に嵌挿するようにすると、電子
部品25の各リード端子36は、計測ピン49と
電気的に接続されるが、リード端子36と計測ピ
ン49との電気路長さは、100mm程度以下となる
ように構成することができる。
そこで、テスタヘツド48を介して電子部品2
5を駆動させ、電子部品25の所定部分に電子ビ
ーム47を照射すると、該照射部分の電位情報を
含む2次電子が検出されるが、前記電気路長さは
従来の真空試料台を用いたときの数分の1である
ため、電子部品25は40MHz程度の速度で駆動可
能であり、その電位情報を検出することができ
る。
なお、上記実施例において電子部品25のリー
ド端子36は8本になつているが、これは電子部
品25を模式的に現したためであり、電子部品2
5がLSIであるときのリード端子は、例えば256
本に及ぶものもある。そこで配線板32および3
4の導体パターン38,42は、例えば第5図の
配線板34の導体パターン42に示す如く、外側
端部を複数の同心円上に配置する等の規則的な配
置が望ましいものとなる。
また、上記実施例では真空試料台が試料室21
に固着する構成であり、電子部品25は移動しな
い構成になつてしいるが、電子部品25がLSIで
あるときは該LSIの移動が必要であり、かかる移
動は、例えば本出願人が昭和60年3月26日付けで
出願した特願昭60−061228に詳述したように、試
料室21の下面と該下面に接する絶縁基板22と
の間に気密手段を設け、絶縁基板22の移動を可
能に構成し達成される。
〔発明の効果〕
以上説明した如く本発明によれば、被計測電子
部品と計測器とを電気的に結合させる線長が短く
なることによつて、該電子部品の高速駆動が可能
となり、実際の駆動状態で、または実際の駆動状
態に従来よりも近付けた状態での計測が可能とな
り、計測時間が短縮できた効果を有する。
【図面の簡単な説明】
第1図は本発明の基本構成を模式的に示す断面
図、第2図は本発明の一実施例になる真空試料台
の模式断面図、第3図は第2図に示す第1の配線
板の下面図、第4図は第2図に示す気密端子板の
平面図、第5図は第2図に示す第2の配線板の下
面図、第6図は電子ビーム装置の概略を示す正面
図、である。 第1図〜第5図において、21は真空室内、2
2は絶縁基板、23は端子板、24は緩衝手段、
25は電子部品、26は搭載手段(ソケツト)、
28は気密手段、29は導電体、30は接触端
子、31は導線、を示す。

Claims (1)

  1. 【特許請求の範囲】 1 真空室内に露呈する上面に電子部品25を搭
    載する手段26、および搭載した該電子部品25
    と電気的に接続し真空室外の下面に一端が気密に
    導出された導電体29を具え、気密手段28を介
    して真空室21に取着した絶縁基板22と、 該絶縁基板22の下面に対向し、該導電体29
    の一端と可撓性を有する導線31で接続した接触
    端子30が計測用の端子と対向するように配設し
    保持する端子板23と、 該絶縁基板22と該端子板23との対向間に挿
    着した緩衝手段24とを具備してなることを特徴
    とする真空試料台。
JP60164471A 1985-07-25 1985-07-25 真空試料台 Granted JPS6225439A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60164471A JPS6225439A (ja) 1985-07-25 1985-07-25 真空試料台

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60164471A JPS6225439A (ja) 1985-07-25 1985-07-25 真空試料台

Publications (2)

Publication Number Publication Date
JPS6225439A JPS6225439A (ja) 1987-02-03
JPH0521303B2 true JPH0521303B2 (ja) 1993-03-24

Family

ID=15793806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60164471A Granted JPS6225439A (ja) 1985-07-25 1985-07-25 真空試料台

Country Status (1)

Country Link
JP (1) JPS6225439A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2680024B2 (ja) * 1988-03-23 1997-11-19 新日本製鐵株式会社 高純度酸化鉄を製造する方法

Also Published As

Publication number Publication date
JPS6225439A (ja) 1987-02-03

Similar Documents

Publication Publication Date Title
US4780670A (en) Active probe card for high resolution/low noise wafer level testing
US6201398B1 (en) Non-contact board inspection probe
US5017863A (en) Electro-emissive laser stimulated test
US5926028A (en) Probe card having separated upper and lower probe needle groups
JP3192270B2 (ja) 電極の接続装置
KR20200042414A (ko) 중간 접속 부재 및 검사 장치
US4884026A (en) Electrical characteristic measuring apparatus
JPH07191080A (ja) 電気接続の完全性を測定するための装置と方法
JPH0521303B2 (ja)
KR100272715B1 (ko) 프로브유닛 및 검사용 헤드
JP2681850B2 (ja) プローブボード
US6496013B1 (en) Device for testing circuit boards
US4733075A (en) Stroboscopic scanning electron microscope
JP2737774B2 (ja) ウェハテスタ
JPH0758168A (ja) プローブ装置
JP3249865B2 (ja) 半導体集積回路装置の製造方法
US5216360A (en) Vacuum-tight signal lines in a testing apparatus for components
JPH1144709A (ja) プローブカード
JPH0747790Y2 (ja) 電子ビームテスタ
JPH05312833A (ja) プローブカード
JP3047361B2 (ja) プローブニードルの位置検出方法
JP2878035B2 (ja) 集積回路素子の検査構造
JPS62115635A (ja) 真空試料台
JP2980952B2 (ja) プローブボード
JP2751866B2 (ja) 集積回路の故障解析装置