JPH05210535A - トレース処理方式 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、論理シミュレーションによるトレー
ス処理を１ユーザ時刻の最初に１ユーザ時刻内で少なく
とも１度イベントが発生したトレース指定値を値表メモ
リから取出し、無駄な指定値の取出をなくしたことを特
徴とする。 【構成】論理モデル上の全ての信号に対応する値デー
タ、トレース指定有無及びトレースイベント検出有無の
情報を保持する値表メモリ１と、イベント発生信号から
接続先信号の値を算出する演算処理部４と、この演算処
理結果と値表メモリ１中の同一信号値を比較し、トレー
ス指定信号にイベント発生有無を検出する比較器１１
と、トレース指定信号にイベントが発生した際にそのト
レース指定信号が格納される値表メモリアドレス値を保
持するトレースバッファメモリ２とを設けて、ユーザ時
刻の最後でイベントが発生したトレース指定信号をトレ
ース結果ファイル作成用の情報の１つにして転送するこ
とを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の目的】

【０００２】

【産業上の利用分野】この発明は、論理シミュレータに
おけるトレース処理方式に関する。

【０００３】

【従来の技術】論理シミュレータにおいて、シミュレー
ション結果を出力するには以下に示す方法が一般的であ
った。

【０００４】即ち、トレース指定した信号の値が変化す
る度にシミュレーション対象モデル全ての値データを保
持するメモリ（値表）からトレース指定信号値を取り出
し、シミュレーション結果ファイルを作成する処理へト
レース値を出力していた。

【０００５】シミュレーション結果ファイルを作成する
処理は、ソフトウェアによって行なわれ、１ユーザ時刻
内で値の変化（イベント）があったトレース指定信号か
ら最終的変化した値のみを用いトレース結果ファイルを
作成する。

【０００６】ここで、１ユーザ時刻内というのは、論理
モデルに１時刻分テストデータを与えてから、イベント
が無くなり信号が安定するまでの時間をいう。１ユーザ
時刻のシミュレーション処理は、図３に示すようにイベ
ント発生信号から１段分の接続先の値を算出する処理
（これを１レベル処理と呼ぶ）からなり、１ユーザ時刻
内に数十〜数百回のレベル処理が行われている。

【０００７】従って、従来のトレース処理では、１レベ
ル処理単位でトレース指定値をシミョレーション結果フ
ァイル作成のため値表より取り出すが、トレース結果フ
ァイル作成の際に殆どの値データが無駄な情報となって
いる。

【０００８】

【発明が解決しようとする課題】上述したように従来
は、トレース指定信号の値を１レベル処理単位で値表か
ら読み出すため、無駄なメモリアクセスが多く、また、
ソフトウェアで行われるシミュレーション結果ファイル
作成処理においても、本来不要なデータ（１ユーザ処理
内で最後に取り出した値データ以外）も処理しなければ
ならず、トレースが効率よく処理されていなかった。

【０００９】この発明は上記事情に鑑みてなされたもの
であり、論理シミュレーションによるトレース処理を１
ユーザ時刻の最初に１ユーザ時刻内で少なくとも１度イ
ベントが発生したトレース指定値を値表メモリから取り
出すことで、無駄なトレース指定値の取り出しを行わ
ず、高速にかつ効率的行うことのできるトレース処理方
式を提供することを目的とする。

【００１０】

【発明の構成】

【００１１】

【課題を解決するための手段】本発明は、論理モデルを
シミュレーションする論理シミュレータにおいて、論理
モデル上の全ての信号に対応する値データ、トレース指
定有無及びトレースイベント検出有無の情報を保持する
値表メモリと、イベント発生信号から接続先信号の値を
算出する演算処理部と、演算処理部での演算処理結果と
上記値表メモリ中の同一信号値を比較し、トレース指定
信号のイベント発生を検出する比較器と、比較器による
比較の結果、トレース指定信号にイベントが発生したこ
とが認められた場合、そのトレース指定信号が格納され
る値表メモリアドレス値を保持するトレースバッファメ
モリと、上記メモリ間のアドレス管理を行ない値表メモ
リからシミュレーション結果を得るためのアドレスを生
成するアドレス生成部とを具備し、１時刻においてイベ
ントがなくなり全ての信号が安定した後に、トレース指
定値をトレースバッファメモリから値表メモリを索引し
て取り出し、シミュレーション結果を得ることを特徴と
する。ここで値表メモリとトレースバッファメモリとを
同一メモリ上にマッピングしてもよい。

【００１２】

【作用】本発明は、論理モデル上の全ての信号に対応す
る値データ、トレース指定有無及びトレースイベント検
出有無の情報を保持する値表メモリと、イベント発生信
号から接続先信号の値を算出する演算処理部と、演算処
理結果と値表メモリ中の同一信号値を比較し、トレース
指定信号にイベント発生有無を検出する比較器と、トレ
ース指定信号にイベントが発生した場合そのトレース指
定信号が格納される値表メモリアドレス値を保持するト
レースバッファメモリと、このメモリのアドレス管理を
行うアドレス生成部を設けることにより、ユーザ時刻の
最後でイベントが発生したトレース指定信号をトレース
結果ファイル作成用の情報の１つにして、ワークステー
ション側に転送することで、トレース処理時のメモリア
クセス及び、ワークステーション側への転送データ量削
減し、トレース処理速度を向上させることを実現する。
ここで、値表メモリ内に保持されるトレースイベント検
出有無情報は、同一信号にイベントが１ユーザ時刻内に
複数回発生した場合も、トレースバッファに同一値表ア
ドレス登録されるのを防止するために用いる。このこと
により、トレース処理における無駄な値データを削減す
ることができ、トレース処理を高速に行なえる。

【００１３】

【実施例】以下、図面を使用して本発明実施例について
詳細に説明する。図１は本発明の実施例を示すブロック
図である。

【００１４】図において、符号１は値表メモリである。
値表メモリ１は、シミュレーションにおける論理モデル
の全ての信号に対応する値データを格納する。符号２は
トレースバッファメモリであり、トレース指定された信
号にイベントが発生した場合、その信号の値表アドレス
を格納する。

【００１５】符号３はアドレス生成部である。アドレス
生成部３は、値表メモリ１及びその他の論理モデル情報
を格納するメモリに対するアドレス生成を行う。符号４
は演算処理部である。演算処理部４は、値が変化した信
号値より接続先信号の値を演算する。

【００１６】符号５はトレース処理制御部であり、後述
する比較器（１）１１から出力されるイベント発生有無
により、トレースバッファメモリ２へのアクセスを制御
する。符号６はアダーであり、このアダー６によりトレ
ース（バッファメモリへのアドレス生成）を行う。

【００１７】符号７はリードアドレスレジスタである。
リードアドレスレジスタ７は、トレースバッファメモリ
２からリードする際にアドレス値を保持する。符号８は
ライトアドレスレジスタであり、トレースバッファメモ
リ２へデータをライトする際のアドレスを保持する。

【００１８】符号９は、セレクタ（１）であり、接続先
演算等のトレース処理以外のシミュレーション処理のた
めに値表をアクセスするアドレスと、トレースデータを
ホストに出力する際に値表をアクセスするアドレスを選
択する。

【００１９】符号１０は、セレクタ（２）であり、トレ
ースバッファアドレスを生成する際に用いられる。リー
ドアドレス、ライトアドレス、先頭アドレスのいずれを
生成するかを選択する。

【００２０】符号１１は比較器（１）である。比較器
（１）１１は、同一信号に対応する値表メモリ内の値と
演算処理部４より出力される演算値を比較し、イベント
の発生有無を判別する。

【００２１】符号１２は比較器（２）であり、１ユーザ
時刻処理の終りに、トレースバッファメモリ２から値表
メモリアドレス値をリードする際に、トレースバッファ
メモリ２に格納されたアドレスと比較し、トレース処理
の終了を検出する。図２は、図１に示す値表メモリ１の
データ構造を示す図である。

【００２２】図において、符号ａはトレース指定有無デ
ータであり、この信号はトレース指定されているか否か
を示す。符号ｂはトレース検出有無データであり、トレ
ースバッファメモリ２に１ユーザ時刻内に概に値表アド
レスが格納されているかを示す。符号ｃは信号値ワート
数データであり、この信号値は次アドレス以降何ワード
値表メモリ１に格納されているかを示す。符号ｄは信号
値であり、論理モデル中の信号に対応した値である。

【００２３】以下、本発明実施例の動作について詳細説
明を行うが、論理モデルをテーブル形式で表表現し、イ
ベントの発生した信号からテーブルをたどり、シミュレ
ーションを行なうイベントドリブン方式のハードウェア
論理シミュレータを例示して説明する。但し、トレース
結果ファイルの作成は、ハードウェアではなくハードウ
ェア論理シミュレータが接続されるワークステーション
等によりソフトウェア的に処理されるものとする。

【００２４】以下、ハードウェア論理シミュレータにお
ける本発明実施例の動作を説明する。本発明におけるト
レース処理は、トレース指定信号を検出する処理（トレ
ース前処理）と、トレース指定値を値表メモリ１から読
み出し、ホスト側へ転送する処理（トレース後処理）の
２つに大別することができる。

【００２５】まず、トレース前処理は、１レベルごとに
接続先を演算し、イベントを伝搬させる処理中、つま
り、各信号の値が確定していないときに行われる。この
とき接続先の値は、論理モデルを変換した値表を初めと
するテーブル形式のデータをアクセスし、演算処理部４
から出力される。

【００２６】演算処理部４による演算の結果、値表メモ
リ１内の演算処理以前の信号値の比較が比較器１１によ
り行なわれ、イベント発生有無の検出が行なわれる。イ
ベント発生時には、トレース処理制御部５により値表メ
モリ１内のトレース指定有無データが参照され、トレー
スバッファメモリ２への登録処理を行うかが決定され
る。

【００２７】上述した処理の結果、トレース指定されて
おり、既にトレースバッファ２に登録がない場合のみ、
アダー６、ライトアドレスレジスタ８、セレクタ１０に
よりトレースバッファメモリ２へのアドレスが生成さ
れ、値表アドレスがトレースバッファ２に格納される。
このとき、値表メモリ１中のトレース検出データを検出
済み状態に更新して、同一トレース信号に対するデータ
がトレースバッファメモリ２に登録されることを防止す
る。

【００２８】次に、トレース後処理は、１ユーザ時刻内
でイベントが無くなった後、つまり、各信号の値が安定
した後に行われる。イベントが無くなる（これは、イベ
ント情報を格納するメモリが空になったことにより検出
される）と、トレース処理制御部５により、符号アダー
６、リードアドレスレジスタ７、セレクタ１０を介して
トレースバッファリード用アドレスが生成され、イベン
トが発生したトレース信号に対応する値表メモリアドレ
スがリードされる。

【００２９】この値表メモリアドレスがセレクタ９によ
り選択され、ホストに転送するトレース値が出力され
る。この際に、値表メモリ１中のトレース検出有無デー
タを検出未状態に更新する。トレースバッファメモリ２
中の有効アドレスは、比較器１２により、最後にトレー
スバッファメモリ２にライトしたアドレスとリードアド
レスを比較することにより検出され、両アドレス値が一
致することでトレース後処理は終了する。

【００３０】

【発明の効果】以上説明のように本発明によれば、トレ
ース処理における無駄な値データを削減して、トレース
処理を高速に行なえる。特に、ハードウェア論理シミュ
レータの場合、ホストマシンとのデータ転送シミュレー
ション処理全体の高速化に影響するため、本発明はシミ
ュレーション処理全体としての高速化に大きく貢献す
る。

【図面の簡単な説明】

【図１】本発明の実施例を示すブロック図。

【図２】図１に示す値表メモリのデータ構造を示す図。

【図３】１ユーザ時刻のシミュレーション処理を模式的
に示す図。

【符号の説明】

１…値表メモリ、２…トレースアドレスバッファ、３…
アドレス生成部、４…演算処理部、５…トレース処理制
御部、６…アダー、７…リードアドレスレジスタ、８…
ライトアドレスレジスタ、９，１０…セレクタ、１１，
１２…比較器。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 論理モデルをシミュレーションする論理
   シミュレータにおいて、論理モデル上の全ての信号に対
   応する値データ、トレース指定有無及びトレースイベン
   ト検出有無の情報を保持する値表メモリと、イベント発
   生信号から接続先信号の値を算出する演算処理部と、こ
   の演算処理部での演算処理結果と上記値表メモリ中の同
   一信号値を比較し、トレース指定信号にイベントが発生
   したか否かを判定する比較器と、この比較器による比較
   の結果、トレース指定信号にイベントが発生したことが
   認められた場合、そのトレース指定信号が格納される値
   表メモリアドレス値を保持するトレースバッファメモリ
   と、上記各メモリ間のアドレス管理を行ない値表メモリ
   からシミュレーション結果を得るためのアドレスを生成
   するアドレス生成部とを具備し、１時刻においてイベン
   トがなくなり全ての信号が安定した後に、トレース指定
   値をトレースバッファメモリから値表メモリを索引して
   取り出し、シミュレーション結果を得ることを特徴とす
   るトレース処理方式。
2. 【請求項２】値表メモリとトレースバッファメモリとを
   同一メモリ上にマッピングすることを特徴とする請求項
   １記載のトレース処理方式。