JPH05210424A - 安定化電源回路 - Google Patents
安定化電源回路Info
- Publication number
- JPH05210424A JPH05210424A JP1492592A JP1492592A JPH05210424A JP H05210424 A JPH05210424 A JP H05210424A JP 1492592 A JP1492592 A JP 1492592A JP 1492592 A JP1492592 A JP 1492592A JP H05210424 A JPH05210424 A JP H05210424A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- transistor
- input
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【目的】外付抵抗値を変えることで、過電圧保護回路の
動作電圧を任意に設定する。 【構成】被安定化入力電圧Ｖ１を内部抵抗１１と外付抵
抗１２とで分割設定した入力電圧検知端子８の電圧Ｖ８
と安定化出力電圧Ｖ２を分割抵抗３で分割した出力分割
電圧Ｖ３とを比較器９で比較し、その出力電圧Ｖ９によ
り過電圧保護トランジスタ１０をオン，オフ制御させ、
直列制御出力トランジスタ４に入力するベース電流ＩＢ
を制御して出力電流ＩＯを制御する。
動作電圧を任意に設定する。 【構成】被安定化入力電圧Ｖ１を内部抵抗１１と外付抵
抗１２とで分割設定した入力電圧検知端子８の電圧Ｖ８
と安定化出力電圧Ｖ２を分割抵抗３で分割した出力分割
電圧Ｖ３とを比較器９で比較し、その出力電圧Ｖ９によ
り過電圧保護トランジスタ１０をオン，オフ制御させ、
直列制御出力トランジスタ４に入力するベース電流ＩＢ
を制御して出力電流ＩＯを制御する。
Description
【０００１】
【産業上の利用分野】本発明は安定化電源回路に関し、
特に直列制御出力トランジスタの過電圧保護回路に関す
る。
特に直列制御出力トランジスタの過電圧保護回路に関す
る。
【０００２】
【従来の技術】従来、この種の安定化電源回路は、図３
に示すように過電圧保護トランジスタ１０が、直列制御
出力トランジスタ４のベース，エミッタ間に接続されて
おり、また出力トランジスタ４のコレクタと過電圧保護
トランジスタ１０のベースの間には、電流制限抵抗Ｒ５
とツェナーダイオードＺＤの直列回路が接続されてい
る。
に示すように過電圧保護トランジスタ１０が、直列制御
出力トランジスタ４のベース，エミッタ間に接続されて
おり、また出力トランジスタ４のコレクタと過電圧保護
トランジスタ１０のベースの間には、電流制限抵抗Ｒ５
とツェナーダイオードＺＤの直列回路が接続されてい
る。
【０００３】従って、ツェナーダイオードＺＤのツェナ
ー電圧ＶＺと過電圧保護トランジスタ１０のベース・エ
ミッタ電圧ＶＢＥの和よりも、出力トランジスタ４のコ
レクタ・エミッタ間電圧ＤＩＦが、７〜８Ｖと高い過電
圧状態になったときに、過電圧保護回路としてトランジ
スタがオンし、出力トランジスタ４の出力電流ＩＯを低
減する機能を有している。
ー電圧ＶＺと過電圧保護トランジスタ１０のベース・エ
ミッタ電圧ＶＢＥの和よりも、出力トランジスタ４のコ
レクタ・エミッタ間電圧ＤＩＦが、７〜８Ｖと高い過電
圧状態になったときに、過電圧保護回路としてトランジ
スタがオンし、出力トランジスタ４の出力電流ＩＯを低
減する機能を有している。
【０００４】ここで電圧，電流および出力段トランジス
タ４の電力消費の例を述べる。ツェナー電圧ＶＺが７〜
８Ｖ，出力電圧Ｖ２が５Ｖ，出力電圧ＩＯが１Ａクラス
の安定化電源回路では、出力電流ＩＯとして０．５Ａを
流すとき、入力−出力端子間電圧差ＶＤＩＦが約２Ｖ，
つまり入力電圧Ｖ１を７Ｖ印加すれば正常動作する。こ
のときの出力トランジスタ４の損失はＩＯ×ＶＤＩＦ＝
０．５Ａ×２Ｖ＝１Ｗである。
タ４の電力消費の例を述べる。ツェナー電圧ＶＺが７〜
８Ｖ，出力電圧Ｖ２が５Ｖ，出力電圧ＩＯが１Ａクラス
の安定化電源回路では、出力電流ＩＯとして０．５Ａを
流すとき、入力−出力端子間電圧差ＶＤＩＦが約２Ｖ，
つまり入力電圧Ｖ１を７Ｖ印加すれば正常動作する。こ
のときの出力トランジスタ４の損失はＩＯ×ＶＤＩＦ＝
０．５Ａ×２Ｖ＝１Ｗである。
【０００５】
【発明が解決しようとする課題】この従来の安定化電源
回路では過電圧保護回路が動作する電圧は、ツェナー電
圧とベース・エミッタ電圧の和で固定されており、任意
に設定することができなかった。
回路では過電圧保護回路が動作する電圧は、ツェナー電
圧とベース・エミッタ電圧の和で固定されており、任意
に設定することができなかった。
【０００６】ここで、何らかの原因で入力電圧が大きく
なったり、出力電圧が下がった場合に出力トランジスタ
の電力損失は、入力−出力端子間電位差に比例して大き
くなり、それがツェナー電圧以上にならなければ、出力
電流を小さく抑えられずその電力損失が大きいという問
題があった。
なったり、出力電圧が下がった場合に出力トランジスタ
の電力損失は、入力−出力端子間電位差に比例して大き
くなり、それがツェナー電圧以上にならなければ、出力
電流を小さく抑えられずその電力損失が大きいという問
題があった。
【０００７】
【課題を解決するための手段】本発明の安定化電源回路
は、被安定化入力電圧をコレクタに入力してエミッタか
ら安定化出力電圧を出力する直列制御出力トランジスタ
と、前記安定化出力電圧の出力分電圧と基準電圧との誤
差電圧に対応するベース制御電流を前記直列制御出力ト
ランジスタのベースに帰還する負帰還回路と、コレクタ
が前記直列制御出力トランジスタのベースに接続しかつ
ベースが過電圧検出電流を入力して前記ベース制御電流
をエミッタ側に流す過圧保護トランジスタとを有する過
電圧保護回路とを含む安定化電源回路において、前記過
電圧保護回路は、前記被安定化入力電圧を分圧して入力
電圧検知電圧を出力するために内・外部抵抗を有する可
変分圧抵抗部と、正入力端に前記入力電圧検知電圧を入
力しまた、負入力端に出力分電圧を入力して前記過電圧
保護トランジスタのベースに比較出力電流を供給する比
較回路とを有して構成されている。
は、被安定化入力電圧をコレクタに入力してエミッタか
ら安定化出力電圧を出力する直列制御出力トランジスタ
と、前記安定化出力電圧の出力分電圧と基準電圧との誤
差電圧に対応するベース制御電流を前記直列制御出力ト
ランジスタのベースに帰還する負帰還回路と、コレクタ
が前記直列制御出力トランジスタのベースに接続しかつ
ベースが過電圧検出電流を入力して前記ベース制御電流
をエミッタ側に流す過圧保護トランジスタとを有する過
電圧保護回路とを含む安定化電源回路において、前記過
電圧保護回路は、前記被安定化入力電圧を分圧して入力
電圧検知電圧を出力するために内・外部抵抗を有する可
変分圧抵抗部と、正入力端に前記入力電圧検知電圧を入
力しまた、負入力端に出力分電圧を入力して前記過電圧
保護トランジスタのベースに比較出力電流を供給する比
較回路とを有して構成されている。
【０００８】
【実施例】次に本発明について図面を参照にして説明す
る。図１は本発明の第１の実施例の回路図である。
る。図１は本発明の第１の実施例の回路図である。
【０００９】本実施例の安定化電源回路は、被安定化入
力電圧Ｖ１をコレクタに入力してエミッタから安定化出
力電圧Ｖ２を出力する直列制御出力トランジスタ４と、
安定化出力電圧Ｖ２の出力分電圧Ｖ６と基準電圧ＶＥと
の誤差電圧（Ｖ６−ＶＥ）に対応するベース制御電流Ｉ
５を直列制御電圧トランジスタ４のベースに帰還する誤
差制御増幅器５と、コレクタ・エミッタが直列制御出力
トランジスタ４のベース・エミッタにそれぞれ接続し、
かつベースが出力トランジスタのコレクタ・エミッタ間
の過電圧に対応する過電圧検出電流ＩＢを入力してベー
ス制御電流Ｉ５をエミッタＥ側に流す過電圧保護トラン
ジスタ１０とを有する過電圧保護回路とを含む。
力電圧Ｖ１をコレクタに入力してエミッタから安定化出
力電圧Ｖ２を出力する直列制御出力トランジスタ４と、
安定化出力電圧Ｖ２の出力分電圧Ｖ６と基準電圧ＶＥと
の誤差電圧（Ｖ６−ＶＥ）に対応するベース制御電流Ｉ
５を直列制御電圧トランジスタ４のベースに帰還する誤
差制御増幅器５と、コレクタ・エミッタが直列制御出力
トランジスタ４のベース・エミッタにそれぞれ接続し、
かつベースが出力トランジスタのコレクタ・エミッタ間
の過電圧に対応する過電圧検出電流ＩＢを入力してベー
ス制御電流Ｉ５をエミッタＥ側に流す過電圧保護トラン
ジスタ１０とを有する過電圧保護回路とを含む。
【００１０】この過電圧保護回路は、被安定化入力電圧
Ｖ１を分圧して入力電圧検知電圧Ｖ８を出力するために
内・外部抵抗１１，１２を有する可変分圧抵抗部１３
と、＋入力端子に入力電圧検知電圧Ｖ８を入力しまた、
−入力端に分割抵抗３で分圧された出力電圧Ｖ３を入力
して過電圧保護トランジスタ１０のベースに比較出力電
流ＩＢを供給する比較器９とを有する。
Ｖ１を分圧して入力電圧検知電圧Ｖ８を出力するために
内・外部抵抗１１，１２を有する可変分圧抵抗部１３
と、＋入力端子に入力電圧検知電圧Ｖ８を入力しまた、
−入力端に分割抵抗３で分圧された出力電圧Ｖ３を入力
して過電圧保護トランジスタ１０のベースに比較出力電
流ＩＢを供給する比較器９とを有する。
【００１１】次に図１の回路の動作について説明する。
入力電圧検知端子８に接続する外部抵抗１２の値をＲ
２，非安定化入力電圧をＶ１，内部抵抗１１をＲ１とす
ると、入力電圧検知電圧Ｖ８はＶ１・Ｒ２／（Ｒ１＋Ｒ
２）である。また安定化出力電圧をＶ２は分割抵抗３の
Ｒ３，Ｒ４で分割され、分割電圧Ｖ３はＶ２・Ｒ３／
（Ｒ３＋Ｒ４）である。この二つの電圧Ｖ８とＶ３はそ
れぞれ比較器９の＋端子と−端子に入力して比較され、
比較出力の過電圧検出電流ＩＢが過電圧保護トランジス
タ１０のオン・オフを制御する。
入力電圧検知端子８に接続する外部抵抗１２の値をＲ
２，非安定化入力電圧をＶ１，内部抵抗１１をＲ１とす
ると、入力電圧検知電圧Ｖ８はＶ１・Ｒ２／（Ｒ１＋Ｒ
２）である。また安定化出力電圧をＶ２は分割抵抗３の
Ｒ３，Ｒ４で分割され、分割電圧Ｖ３はＶ２・Ｒ３／
（Ｒ３＋Ｒ４）である。この二つの電圧Ｖ８とＶ３はそ
れぞれ比較器９の＋端子と−端子に入力して比較され、
比較出力の過電圧検出電流ＩＢが過電圧保護トランジス
タ１０のオン・オフを制御する。
【００１２】ここで直列制御出力トランジスタ４のコレ
クタ・エミッタ間電圧が保護電圧ＶＡになった時、つま
り入力電圧ＶＩＮが（Ｖ２＋ＶＡ）となった時に丁度過
電圧保護回路が動作するには、（Ｖ２＋ＶＡ）・Ｒ２／
（Ｒ１＋Ｒ２）がＶ２・Ｒ３／（Ｒ３＋Ｒ４）となるよ
うにＲ２を設定する。ここで、Ｒ１＝Ｒ３＝Ｒ４とする
とＲ２はＶ２・Ｒ１／（Ｖ２＋２ＶＡ）となる。すなわ
ち、入力電圧Ｖ１が、出力電圧Ｖ２よりもＶＡだけ大き
くなると、比較器９の出力電流は“Ｈ”レベルとなり、
過電圧保護トランジスタ１０がオン状態となり出力トラ
ンジスタ４のベース電流が出力端２にバイパスされて小
さくなり、出力電流ＩＯを小さくする。この場合に保護
電圧ＶＡはＶ２（Ｒ１−Ｒ２）／（２・Ｒ２）で表わさ
れるように、外部抵抗１２の値Ｒ２を変えて所定の値に
設定できる。
クタ・エミッタ間電圧が保護電圧ＶＡになった時、つま
り入力電圧ＶＩＮが（Ｖ２＋ＶＡ）となった時に丁度過
電圧保護回路が動作するには、（Ｖ２＋ＶＡ）・Ｒ２／
（Ｒ１＋Ｒ２）がＶ２・Ｒ３／（Ｒ３＋Ｒ４）となるよ
うにＲ２を設定する。ここで、Ｒ１＝Ｒ３＝Ｒ４とする
とＲ２はＶ２・Ｒ１／（Ｖ２＋２ＶＡ）となる。すなわ
ち、入力電圧Ｖ１が、出力電圧Ｖ２よりもＶＡだけ大き
くなると、比較器９の出力電流は“Ｈ”レベルとなり、
過電圧保護トランジスタ１０がオン状態となり出力トラ
ンジスタ４のベース電流が出力端２にバイパスされて小
さくなり、出力電流ＩＯを小さくする。この場合に保護
電圧ＶＡはＶ２（Ｒ１−Ｒ２）／（２・Ｒ２）で表わさ
れるように、外部抵抗１２の値Ｒ２を変えて所定の値に
設定できる。
【００１３】例えば、保護電圧ＶＡを３Ｖに設定してお
けば、入力電圧Ｖ１が出力電圧Ｖ２よりも６Ｖ高い（Ｖ
２＋６）の値の場合のトランジスタ４の消費電力Ｐ４
は、従来の回路の半分に抑えることができ、発熱による
不安定や破壊が防げる。
けば、入力電圧Ｖ１が出力電圧Ｖ２よりも６Ｖ高い（Ｖ
２＋６）の値の場合のトランジスタ４の消費電力Ｐ４
は、従来の回路の半分に抑えることができ、発熱による
不安定や破壊が防げる。
【００１４】図２は本発明の第２の実施例の回路図であ
る。本実施例の過電圧保護回路は、コレクタが直列制御
出力トランジスタ４のベースに、またエミッタＥが接地
点にそれぞれ接続し、かつベースが過電圧検出電流ＩＢ
を入力してベース制御電流Ｉ５を接地点にバイパスする
過電圧保護トランジスタ１０と、コレクタとアイドリン
グを抵抗１５を含むエミッタを直列制御出力トランジス
タ４のコレクタ・エミッタにそれぞれ接続し、ベースを
過電圧保護トランジスタ１０のベースに接続するアイド
リング電流制御トランジスタ１４とを有する。
る。本実施例の過電圧保護回路は、コレクタが直列制御
出力トランジスタ４のベースに、またエミッタＥが接地
点にそれぞれ接続し、かつベースが過電圧検出電流ＩＢ
を入力してベース制御電流Ｉ５を接地点にバイパスする
過電圧保護トランジスタ１０と、コレクタとアイドリン
グを抵抗１５を含むエミッタを直列制御出力トランジス
タ４のコレクタ・エミッタにそれぞれ接続し、ベースを
過電圧保護トランジスタ１０のベースに接続するアイド
リング電流制御トランジスタ１４とを有する。
【００１５】本実施例の動作を説明すると、過電圧保護
回路が動作したときに保護トランジスタ１０がオン状態
となり、出力トランジスタ４のベースを零レベルまで下
げ、出力トランジスタ４はオフ状態となり、出力電流Ｉ
Ｏはカットされる。従って第１の実施例に比べるとさら
に出力トランジスタ４の発熱を低減する。
回路が動作したときに保護トランジスタ１０がオン状態
となり、出力トランジスタ４のベースを零レベルまで下
げ、出力トランジスタ４はオフ状態となり、出力電流Ｉ
Ｏはカットされる。従って第１の実施例に比べるとさら
に出力トランジスタ４の発熱を低減する。
【００１６】また本実施例では、アイドリング電流制御
トランジスタ１４、アイドリング電流設定抵抗１５が入
力端子１と出力端子２との間に接続されているので、ア
イドリング電流制御トランジスタ１４も比較器９の出力
信号によって制御される。非安定化入力電圧Ｖ１の投入
時、入力電圧検知電圧Ｖ８が出力分割電圧Ｖ３よりも大
きく、比較器９の出力電圧Ｖ９は“Ｈ”レベルとなり、
保護トランジスタ１０はオン状態となり、出力トランジ
スタ４はオフ状態となり、出力電流ＩＯはカットされる
が、このときアイドリング電流制御トランジスタ１４も
オン状態となり、アイドリング電流設定抵抗１５で設定
されるアイドリング電流Ｉｉが出力端子２に流れる。こ
のアイドリング電流Ｉｉを流すことにより出力電圧Ｖ２
を上昇させ、過電圧保護回路の動作を解除させて安定化
電源回路を通常動作させる。
トランジスタ１４、アイドリング電流設定抵抗１５が入
力端子１と出力端子２との間に接続されているので、ア
イドリング電流制御トランジスタ１４も比較器９の出力
信号によって制御される。非安定化入力電圧Ｖ１の投入
時、入力電圧検知電圧Ｖ８が出力分割電圧Ｖ３よりも大
きく、比較器９の出力電圧Ｖ９は“Ｈ”レベルとなり、
保護トランジスタ１０はオン状態となり、出力トランジ
スタ４はオフ状態となり、出力電流ＩＯはカットされる
が、このときアイドリング電流制御トランジスタ１４も
オン状態となり、アイドリング電流設定抵抗１５で設定
されるアイドリング電流Ｉｉが出力端子２に流れる。こ
のアイドリング電流Ｉｉを流すことにより出力電圧Ｖ２
を上昇させ、過電圧保護回路の動作を解除させて安定化
電源回路を通常動作させる。
【００１７】
【発明の効果】以上説明したように本発明は、入力電
圧，出力電圧を検出する比較器を備えたことにより、比
較器に入力する入力電圧の抵抗分割比を外部抵抗で変え
るだけで、過電圧保護回路の動作電圧を任意に設定でき
るという効果を有する。
圧，出力電圧を検出する比較器を備えたことにより、比
較器に入力する入力電圧の抵抗分割比を外部抵抗で変え
るだけで、過電圧保護回路の動作電圧を任意に設定でき
るという効果を有する。
【図１】本発明の第１の実施例の回路図である。
【図２】本発明の第２の実施例の回路図である。
【図３】従来の安定化電流回路の一例の回路図である。
１ 入力端子 ２ 出力端子 ３，６ 分割抵抗 ４ 直列制御出力トランジスタ ５ 誤差制御増幅器 ８ 入力電圧検知端子 ９ 比較器 １０ 過電圧保護トランジスタ １１ 内部抵抗 １２ 外付抵抗 １３ 可変分圧抵抗部 １４ アイドリング電流制御トランジスタ １５ アイドリング電流設定抵抗 ＩＢ 過電圧検出電流 ＩＯ 出力電流 Ｉ５ ベース制御電流 ＶＥ 基準電圧 Ｖ１ 被安定化入力電圧 Ｖ２ 安定化出力電圧 Ｖ３，Ｖ６ 出力分割電圧 Ｖ８ 入力電圧検知電圧
Claims (1)
- 【請求項１】 被安定化入力電圧をコレクタに入力して
エミッタから安定化出力電圧を出力する直列制御出力ト
ランジスタと、前記安定化出力電圧の出力分電圧と基準
電圧との誤差電圧に対応するベース制御電流を前記直列
制御出力トランジスタのベースに帰還する負帰還回路
と、コレクタが前記直列制御出力トランジスタのベース
に接続しかつベースが過電圧検出電流を入力して前記ベ
ース制御電流をエミッタ側に流す過圧保護トランジスタ
とを有する過電圧保護回路とを含む安定化電源回路にお
いて、前記過電圧保護回路は、前記被安定化入力電圧を
分圧して入力電圧検知電圧を出力するために内・外部抵
抗を有する可変分圧抵抗部と、正入力端に前記入力電圧
検知電圧を入力しまた、負入力端に出力分電圧を入力し
て前記過電圧保護トランジスタのベースに比較出力電流
を供給する比較回路とを有することを特徴とする安定化
電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1492592A JPH05210424A (ja) | 1992-01-30 | 1992-01-30 | 安定化電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1492592A JPH05210424A (ja) | 1992-01-30 | 1992-01-30 | 安定化電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05210424A true JPH05210424A (ja) | 1993-08-20 |
Family
ID=11874541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1492592A Withdrawn JPH05210424A (ja) | 1992-01-30 | 1992-01-30 | 安定化電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05210424A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011034411A (ja) * | 2009-08-03 | 2011-02-17 | Saxa Inc | Ａｃ／ｄｃ電源装置 |
-
1992
- 1992-01-30 JP JP1492592A patent/JPH05210424A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011034411A (ja) * | 2009-08-03 | 2011-02-17 | Saxa Inc | Ａｃ／ｄｃ電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6157176A (en) | Low power consumption linear voltage regulator having a fast response with respect to the load transients | |
| JP2925470B2 (ja) | 直列制御形レギュレータ | |
| JP4556795B2 (ja) | 電源回路 | |
| JPH02220114A (ja) | 電圧安定器 | |
| EP0084722B1 (en) | Differential circuit | |
| US4390829A (en) | Shunt voltage regulator circuit | |
| US5099381A (en) | Enable circuit with embedded thermal turn-off | |
| US6650524B2 (en) | Power supply circuit with adaptive error detection and an electronic control circuit including the same | |
| JP2003263232A (ja) | バンドギャップリファレンス回路 | |
| US4771228A (en) | Output stage current limit circuit | |
| JP4614750B2 (ja) | レギュレータ | |
| JP3342367B2 (ja) | 過電流保護回路 | |
| US6118263A (en) | Current generator circuitry with zero-current shutdown state | |
| JP3558938B2 (ja) | 直流安定化電源 | |
| JPH05210424A (ja) | 安定化電源回路 | |
| JPS6325710A (ja) | トランジスタ回路 | |
| US3986102A (en) | Low loss stabilized power supply circuit | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JPH0413692Y2 (ja) | ||
| JP2890545B2 (ja) | 直流定電圧回路 | |
| JPH0576044B2 (ja) | ||
| JPH02281309A (ja) | ドロッパ型定電圧回路 | |
| SU1718205A1 (ru) | Стабилизированный источник питани посто нного напр жени | |
| JPH04223508A (ja) | 定電圧回路 | |
| JP3531605B2 (ja) | 定電圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |