JPH05207646A - 過電圧保護回路 - Google Patents
過電圧保護回路Info
- Publication number
- JPH05207646A JPH05207646A JP1088192A JP1088192A JPH05207646A JP H05207646 A JPH05207646 A JP H05207646A JP 1088192 A JP1088192 A JP 1088192A JP 1088192 A JP1088192 A JP 1088192A JP H05207646 A JPH05207646 A JP H05207646A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- fuse
- overvoltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Emergency Protection Circuit Devices (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】過電圧検出についての検出電圧ＶDET の精度を
向上するとともに、ヒューズ溶断時であっても過電圧の
ときは入力側へのフィードバックを確実に行って電圧検
出回路の内部部品を保護する。 【構成】高電位側電源ラインＬ1 と低電位側電源ライン
Ｌ0 の間に、分圧抵抗器Ｒ1 ，Ｒ0 を接続し、フォトカ
プラ用発光ダイオードＬＥＤPCとスイッチングトランジ
スタＴｒ0 の直列回路を接続し、コンパレータＣｏｍｐ
の入力端子に分圧抵抗器Ｒ1 ，Ｒ0 の分割点を接続し、
出力端子にトランジスタＴｒ0 のベースを接続する。高
電位側電源ラインＬ1 には電流ヒューズＦ0 を介挿し、
ヒューズＦ0 の出力側後段のｂ1 点において分圧抵抗器
Ｒ1 ，Ｒ0 を高電位側電源ラインＬ1 に接続する。発光
ダイオードＬＥＤPCとトランジスタＴｒ0 との接続点と
低電位側電源ラインＬ0 との間にツェナーダイオードＺ
Ｄ1 を接続する。
向上するとともに、ヒューズ溶断時であっても過電圧の
ときは入力側へのフィードバックを確実に行って電圧検
出回路の内部部品を保護する。 【構成】高電位側電源ラインＬ1 と低電位側電源ライン
Ｌ0 の間に、分圧抵抗器Ｒ1 ，Ｒ0 を接続し、フォトカ
プラ用発光ダイオードＬＥＤPCとスイッチングトランジ
スタＴｒ0 の直列回路を接続し、コンパレータＣｏｍｐ
の入力端子に分圧抵抗器Ｒ1 ，Ｒ0 の分割点を接続し、
出力端子にトランジスタＴｒ0 のベースを接続する。高
電位側電源ラインＬ1 には電流ヒューズＦ0 を介挿し、
ヒューズＦ0 の出力側後段のｂ1 点において分圧抵抗器
Ｒ1 ，Ｒ0 を高電位側電源ラインＬ1 に接続する。発光
ダイオードＬＥＤPCとトランジスタＴｒ0 との接続点と
低電位側電源ラインＬ0 との間にツェナーダイオードＺ
Ｄ1 を接続する。
Description
【０００１】
【産業上の利用分野】本発明は、プログラマブル・コン
トローラなどに使用されるスイッチング・レギュレータ
電源において負荷側への出力が過電圧となったときに、
その過電圧を検出してスイッチング・レギュレータ電源
側にフィードバックし、スイッチング・レギュレータ電
源のオン・デューティを短くすることで過電圧を抑制
し、負荷側への出力電圧を安定させることにより負荷側
の各部品を過電圧から保護するようにした過電圧保護回
路に関する。
トローラなどに使用されるスイッチング・レギュレータ
電源において負荷側への出力が過電圧となったときに、
その過電圧を検出してスイッチング・レギュレータ電源
側にフィードバックし、スイッチング・レギュレータ電
源のオン・デューティを短くすることで過電圧を抑制
し、負荷側への出力電圧を安定させることにより負荷側
の各部品を過電圧から保護するようにした過電圧保護回
路に関する。
【０００２】
【従来の技術】図３は上記のような過電圧保護回路を備
えた電源回路の一例を示すブロック回路図である。
えた電源回路の一例を示すブロック回路図である。
【０００３】図において、２は入力端子部、４はヒュー
ズ、６はノイズフィルタ、８は整流平滑回路、１０はス
イッチング・レギュレータ電源である。スイッチング・
レギュレータ電源１０は、パワースイッチング回路部１
０ａと、制御回路部１０ｂと、電圧垂下回路部１０ｃと
からなる。１２は降圧トランス、１４は２４Ｖ整流平滑
回路、１６は６Ｖ整流平滑回路、１８は過電圧保護のた
めの電圧検出回路、２０は出力端子部である。
ズ、６はノイズフィルタ、８は整流平滑回路、１０はス
イッチング・レギュレータ電源である。スイッチング・
レギュレータ電源１０は、パワースイッチング回路部１
０ａと、制御回路部１０ｂと、電圧垂下回路部１０ｃと
からなる。１２は降圧トランス、１４は２４Ｖ整流平滑
回路、１６は６Ｖ整流平滑回路、１８は過電圧保護のた
めの電圧検出回路、２０は出力端子部である。
【０００４】降圧トランス１２の入力側であるスイッチ
ング・レギュレータ電源１０におけるパワースイッチン
グ回路部１０ａ内のメイン・パワートランジスタ（図示
せず）のオン期間において降圧トランス１２にエネルギ
ーが蓄えられ、オフ期間においてその調整されたエネル
ギーが２次側へ出力される。制御回路部１０ｂにおいて
は、オン期間を一定の割合で長くして出力電圧を徐々に
高くするようになっている。そのため、電圧検出回路１
８を設けて出力電圧を常時的に検出しておき、過電圧に
なったときにスイッチング・レギュレータ電源１０にお
ける電圧垂下回路部１０ｃにフィードバック制御をかけ
て、オン・デューティが短くなるようにパワースイッチ
ング回路部１０ａのスイッチング動作を制御し、２次側
の過電圧を抑制して出力電圧を一定レベルに安定化させ
るようにしている。
ング・レギュレータ電源１０におけるパワースイッチン
グ回路部１０ａ内のメイン・パワートランジスタ（図示
せず）のオン期間において降圧トランス１２にエネルギ
ーが蓄えられ、オフ期間においてその調整されたエネル
ギーが２次側へ出力される。制御回路部１０ｂにおいて
は、オン期間を一定の割合で長くして出力電圧を徐々に
高くするようになっている。そのため、電圧検出回路１
８を設けて出力電圧を常時的に検出しておき、過電圧に
なったときにスイッチング・レギュレータ電源１０にお
ける電圧垂下回路部１０ｃにフィードバック制御をかけ
て、オン・デューティが短くなるようにパワースイッチ
ング回路部１０ａのスイッチング動作を制御し、２次側
の過電圧を抑制して出力電圧を一定レベルに安定化させ
るようにしている。
【０００５】図２は上記の電圧検出回路１８について、
従来例の具体的構成を示す回路図である。
従来例の具体的構成を示す回路図である。
【０００６】降圧トランス１２において１次巻線１２ａ
に電磁結合した２次巻線１２ｂに、６Ｖ整流平滑回路１
６を構成する整流ダイオードＤ0 と電解コンデンサから
なる平滑コンデンサＣ0 が接続されている。平滑コンデ
ンサＣ0 の両端から高電位側電源ラインＬ1 と低電位側
電源ラインＬ0 とが導出され、それぞれの端部が出力端
子２０ａ，２０ｂとなっている。高電位側電源ラインＬ
1 と低電位側電源ラインＬ0 との間には、平滑コンデン
サＣ0 と並列な状態で、もう一つの平滑コンデンサＣ1
が接続され、この平滑コンデンサＣ1 より出力側後段に
おいて高電位側電源ラインＬ1 に電流ヒューズＦ0 が介
挿されている。
に電磁結合した２次巻線１２ｂに、６Ｖ整流平滑回路１
６を構成する整流ダイオードＤ0 と電解コンデンサから
なる平滑コンデンサＣ0 が接続されている。平滑コンデ
ンサＣ0 の両端から高電位側電源ラインＬ1 と低電位側
電源ラインＬ0 とが導出され、それぞれの端部が出力端
子２０ａ，２０ｂとなっている。高電位側電源ラインＬ
1 と低電位側電源ラインＬ0 との間には、平滑コンデン
サＣ0 と並列な状態で、もう一つの平滑コンデンサＣ1
が接続され、この平滑コンデンサＣ1 より出力側後段に
おいて高電位側電源ラインＬ1 に電流ヒューズＦ0 が介
挿されている。
【０００７】電圧検出回路１８は、両平滑コンデンサＣ
0 ，Ｃ1 の間で高電位側電源ラインＬ1 と低電位側電源
ラインＬ0 との間に構成されている。この電圧検出回路
１８は次のような要素から構成されている。Ｒ0 ，Ｒ1
は直列接続された分圧抵抗器、Ｃｏｍｐはオペアンプを
利用したコンパレータ、ＺＤ0 はコンパレータＣｏｍｐ
の基準電圧ＶREF を作るツェナーダイオードである。分
圧抵抗器Ｒ1 ，Ｒ0 の抵抗分割点はコンパレータＣｏｍ
ｐの非反転入力端子（＋）に接続され、ツェナーダイオ
ードＺＤ0 のカソードはコンパレータＣｏｍｐの反転入
力端子（−）に接続されている。
0 ，Ｃ1 の間で高電位側電源ラインＬ1 と低電位側電源
ラインＬ0 との間に構成されている。この電圧検出回路
１８は次のような要素から構成されている。Ｒ0 ，Ｒ1
は直列接続された分圧抵抗器、Ｃｏｍｐはオペアンプを
利用したコンパレータ、ＺＤ0 はコンパレータＣｏｍｐ
の基準電圧ＶREF を作るツェナーダイオードである。分
圧抵抗器Ｒ1 ，Ｒ0 の抵抗分割点はコンパレータＣｏｍ
ｐの非反転入力端子（＋）に接続され、ツェナーダイオ
ードＺＤ0 のカソードはコンパレータＣｏｍｐの反転入
力端子（−）に接続されている。
【０００８】コンパレータＣｏｍｐの出力端子はスイッ
チング素子の一例であるＮＰＮ型のスイッチングトラン
ジスタＴｒ0 のベースに接続されている。降圧トランス
１２の入力側であるスイッチング・レギュレータ電源１
０において図示しないフォトトランジスタとともにフォ
トカプラを構成する発光ダイオードＬＥＤPCのアノード
が電流制限抵抗器Ｒ2 を介して高電位側電源ラインＬ1
に接続され、カソードがスイッチングトランジスタＴｒ
0 のコレクタに接続されている。スイッチングトランジ
スタＴｒ0 のエミッタは低電位側電源ラインＬ0 に接続
されている。このフォトカプラ用発光ダイオードＬＥＤ
PCはフィードバック用素子の一例である。
チング素子の一例であるＮＰＮ型のスイッチングトラン
ジスタＴｒ0 のベースに接続されている。降圧トランス
１２の入力側であるスイッチング・レギュレータ電源１
０において図示しないフォトトランジスタとともにフォ
トカプラを構成する発光ダイオードＬＥＤPCのアノード
が電流制限抵抗器Ｒ2 を介して高電位側電源ラインＬ1
に接続され、カソードがスイッチングトランジスタＴｒ
0 のコレクタに接続されている。スイッチングトランジ
スタＴｒ0 のエミッタは低電位側電源ラインＬ0 に接続
されている。このフォトカプラ用発光ダイオードＬＥＤ
PCはフィードバック用素子の一例である。
【０００９】分圧抵抗器Ｒ1 ，Ｒ0 は、高電位側電源ラ
インＬ1 に対しては電流ヒューズＦ0 よりも入力側前段
において接続されている。
インＬ1 に対しては電流ヒューズＦ0 よりも入力側前段
において接続されている。
【００１０】次に、以上のように構成された従来の過電
圧保護回路の動作を説明する。
圧保護回路の動作を説明する。
【００１１】ａ0 −ａ1 間において分圧抵抗器Ｒ1 ，Ｒ
0 によって分圧された検出電圧ＶDE T が基準電圧ＶREF
以下のときは、コンパレータＣｏｍｐの出力は“Ｌ”レ
ベルであるため、スイッチングトランジスタＴｒ0 は非
導通状態を保ち、フィードバック用素子であるフォトカ
プラ用発光ダイオードＬＥＤPCは消灯状態にある。この
段階では、出力端子２０ａ，２０ｂに現れる負荷側への
出力電圧ＶOUT は規定レベルである。
0 によって分圧された検出電圧ＶDE T が基準電圧ＶREF
以下のときは、コンパレータＣｏｍｐの出力は“Ｌ”レ
ベルであるため、スイッチングトランジスタＴｒ0 は非
導通状態を保ち、フィードバック用素子であるフォトカ
プラ用発光ダイオードＬＥＤPCは消灯状態にある。この
段階では、出力端子２０ａ，２０ｂに現れる負荷側への
出力電圧ＶOUT は規定レベルである。
【００１２】スイッチング・レギュレータ電源１０から
の入力電圧が上昇すると、負荷側への出力電圧ＶOUT も
上昇する。その出力電圧ＶOUT が規定レベルを超えて過
電圧となったとき、分圧抵抗器Ｒ1 ，Ｒ0 による検出電
圧ＶDET が基準電圧ＶREF を超え、コンパレータＣｏｍ
ｐの出力が“Ｌ”レベルから“Ｈ”レベルへ反転する。
その結果、スイッチングトランジスタＴｒ0 のベース・
エミッタ間に電流が流れて、このスイッチングトランジ
スタＴｒ0 が導通状態となり、フォトカプラ用発光ダイ
オードＬＥＤPCに電流が流れて、この発光ダイオードＬ
ＥＤPCが点灯する。この過電圧検出光信号が入力側すな
わちスイッチング・レギュレータ電源１０にフィードバ
ックされ、図示しないメイン・パワートランジスタのオ
ン・デューティを短くするように制御が行われ、降圧ト
ランス１２に蓄積されるエネルギーを少なくして、出力
電圧ＶOUT を過電圧状態から規定レベルに自動的に戻す
のである。したがって、負荷側の各部品は過電圧から保
護されることとなる。
の入力電圧が上昇すると、負荷側への出力電圧ＶOUT も
上昇する。その出力電圧ＶOUT が規定レベルを超えて過
電圧となったとき、分圧抵抗器Ｒ1 ，Ｒ0 による検出電
圧ＶDET が基準電圧ＶREF を超え、コンパレータＣｏｍ
ｐの出力が“Ｌ”レベルから“Ｈ”レベルへ反転する。
その結果、スイッチングトランジスタＴｒ0 のベース・
エミッタ間に電流が流れて、このスイッチングトランジ
スタＴｒ0 が導通状態となり、フォトカプラ用発光ダイ
オードＬＥＤPCに電流が流れて、この発光ダイオードＬ
ＥＤPCが点灯する。この過電圧検出光信号が入力側すな
わちスイッチング・レギュレータ電源１０にフィードバ
ックされ、図示しないメイン・パワートランジスタのオ
ン・デューティを短くするように制御が行われ、降圧ト
ランス１２に蓄積されるエネルギーを少なくして、出力
電圧ＶOUT を過電圧状態から規定レベルに自動的に戻す
のである。したがって、負荷側の各部品は過電圧から保
護されることとなる。
【００１３】
【発明が解決しようとする課題】ところで、従来のこの
過電圧保護回路においては、電圧検出回路１８における
分圧抵抗器Ｒ1 ，Ｒ0 を電流ヒューズＦ0 よりも入力側
前段において高電位側電源ラインＬ1 に接続してあるた
めに、ａ1 点の電圧Ｖa1としては、電流ヒューズＦ0 に
よる電圧降下分だけ出力電圧ＶOUT よりも低いものが検
出されるようになっている。このａ1 点の電圧Ｖa1を分
圧抵抗器Ｒ1 ，Ｒ0 で分圧したものを検出電圧ＶDET と
してコンパレータＣｏｍｐに入力しているのである。そ
して、そのため、検出電圧ＶDET の精度が低いものにな
らざるを得ないという不都合があった。
過電圧保護回路においては、電圧検出回路１８における
分圧抵抗器Ｒ1 ，Ｒ0 を電流ヒューズＦ0 よりも入力側
前段において高電位側電源ラインＬ1 に接続してあるた
めに、ａ1 点の電圧Ｖa1としては、電流ヒューズＦ0 に
よる電圧降下分だけ出力電圧ＶOUT よりも低いものが検
出されるようになっている。このａ1 点の電圧Ｖa1を分
圧抵抗器Ｒ1 ，Ｒ0 で分圧したものを検出電圧ＶDET と
してコンパレータＣｏｍｐに入力しているのである。そ
して、そのため、検出電圧ＶDET の精度が低いものにな
らざるを得ないという不都合があった。
【００１４】この不都合を避けて検出電圧ＶDET の精度
を上げるには、図２において二点鎖線で示すように、高
電位側電源ラインＬ1 に対する分圧抵抗器Ｒ1 の接続点
をａ1 点ではなく、電流ヒューズＦ0 よりも出力側（負
荷側）後段のｂ1 点にすることが考えられる。こうすれ
ば、電流ヒューズＦ0 による電圧降下分の影響を回避で
きる。
を上げるには、図２において二点鎖線で示すように、高
電位側電源ラインＬ1 に対する分圧抵抗器Ｒ1 の接続点
をａ1 点ではなく、電流ヒューズＦ0 よりも出力側（負
荷側）後段のｂ1 点にすることが考えられる。こうすれ
ば、電流ヒューズＦ0 による電圧降下分の影響を回避で
きる。
【００１５】しかしながら、ただ単に接続点をａ1 点か
らｂ1 点に移すだけの改変では次のような問題点があ
る。
らｂ1 点に移すだけの改変では次のような問題点があ
る。
【００１６】すなわち、負荷側の何らかの異常によって
過電流が流れ、その結果として電流ヒューズＦ0 が溶断
したとする。この場合、ｂ1 点には電圧が現れなくなる
から、ａ0 −ｂ1 間において分圧抵抗器Ｒ1 ，Ｒ0 によ
り分圧された検出電圧ＶDET は、入力電圧の変動のいか
んにかかわらず固定的に０〔Ｖ〕となってしまう。
過電流が流れ、その結果として電流ヒューズＦ0 が溶断
したとする。この場合、ｂ1 点には電圧が現れなくなる
から、ａ0 −ｂ1 間において分圧抵抗器Ｒ1 ，Ｒ0 によ
り分圧された検出電圧ＶDET は、入力電圧の変動のいか
んにかかわらず固定的に０〔Ｖ〕となってしまう。
【００１７】このような電流ヒューズＦ0 の溶断状態に
おいて、高電位側電源ラインＬ1 が過電圧になってもコ
ンパレータＣｏｍｐの出力が反転せず、フィードバック
用素子としてのフォトカプラ用発光ダイオードＬＥＤPC
が点灯しないためにスイッチング・レギュレータ電源１
０へのフィードバックが働かなくなってしまう。そし
て、その結果、高電位側電源ラインＬ1 の過電圧状態が
さらに進み、ついには電圧検出回路１８の内部部品の耐
圧を超える過電圧となるため、その内部部品が破壊され
てしまうのである。
おいて、高電位側電源ラインＬ1 が過電圧になってもコ
ンパレータＣｏｍｐの出力が反転せず、フィードバック
用素子としてのフォトカプラ用発光ダイオードＬＥＤPC
が点灯しないためにスイッチング・レギュレータ電源１
０へのフィードバックが働かなくなってしまう。そし
て、その結果、高電位側電源ラインＬ1 の過電圧状態が
さらに進み、ついには電圧検出回路１８の内部部品の耐
圧を超える過電圧となるため、その内部部品が破壊され
てしまうのである。
【００１８】本発明は、このような事情に鑑みて創案さ
れたものであって、過電圧検出についての検出電圧の精
度を向上しながらも、ヒューズ溶断時であっても過電圧
となったときには入力側へのフィードバックを確実に行
って電圧検出回路の内部部品を過電圧から保護すること
ができるようにすることを目的とする。
れたものであって、過電圧検出についての検出電圧の精
度を向上しながらも、ヒューズ溶断時であっても過電圧
となったときには入力側へのフィードバックを確実に行
って電圧検出回路の内部部品を過電圧から保護すること
ができるようにすることを目的とする。
【００１９】
【課題を解決するための手段】本発明に係る過電圧保護
回路は、高電位側電源ラインと低電位側電源ラインとの
間を直列接続された分圧抵抗器を介して接続してあると
ともに入力側へのフィードバック用素子とスイッチング
素子との直列回路を介して接続してあり、かつ、前記高
電位側電源ラインにおいて前記フィードバック用素子と
の接続点よりも出力側後段にヒューズを介挿してあり、
前記分圧抵抗器の抵抗分割点での検出電圧が基準電圧を
超えたときに前記スイッチング素子を導通して前記フィ
ードバック用素子を駆動するように構成された過電圧保
護回路であって、前記高電位側電源ラインに対する前記
分圧抵抗器の接続点を前記ヒューズよりも出力側後段に
設けてあるとともに、前記フィードバック用素子と前記
スイッチング素子との接続点と前記低電位側電源ライン
との間にアノードを低電位側電源ライン側とする状態で
ツェナーダイオードを接続してあることを特徴とするも
のである。
回路は、高電位側電源ラインと低電位側電源ラインとの
間を直列接続された分圧抵抗器を介して接続してあると
ともに入力側へのフィードバック用素子とスイッチング
素子との直列回路を介して接続してあり、かつ、前記高
電位側電源ラインにおいて前記フィードバック用素子と
の接続点よりも出力側後段にヒューズを介挿してあり、
前記分圧抵抗器の抵抗分割点での検出電圧が基準電圧を
超えたときに前記スイッチング素子を導通して前記フィ
ードバック用素子を駆動するように構成された過電圧保
護回路であって、前記高電位側電源ラインに対する前記
分圧抵抗器の接続点を前記ヒューズよりも出力側後段に
設けてあるとともに、前記フィードバック用素子と前記
スイッチング素子との接続点と前記低電位側電源ライン
との間にアノードを低電位側電源ライン側とする状態で
ツェナーダイオードを接続してあることを特徴とするも
のである。
【００２０】
【作用】高電位側電源ラインに対する分圧抵抗器の接続
点をヒューズよりも出力側後段に設けてあるので、分圧
抵抗器の抵抗分割点での検出電圧にはヒューズによる電
圧降下分の影響が出ず、検出電圧の精度が高いものにな
る。
点をヒューズよりも出力側後段に設けてあるので、分圧
抵抗器の抵抗分割点での検出電圧にはヒューズによる電
圧降下分の影響が出ず、検出電圧の精度が高いものにな
る。
【００２１】また、ヒューズが溶断した場合であって
も、過電圧が印加されたときには、フィードバック用素
子の駆動は分圧抵抗器での検出電圧によるスイッチング
素子の導通に基づくのではなく、高電位側電源ラインと
低電位側電源ラインとの間でフィードバック用素子とと
もに直列回路を構成するように新たに設けたツェナーダ
イオードを過電圧によって導通させることを通じてフィ
ードバック用素子を駆動するように構成したので、入力
側へのフィードバックを働かせることが可能となり、そ
のフィードバックによって過電圧を抑制する。
も、過電圧が印加されたときには、フィードバック用素
子の駆動は分圧抵抗器での検出電圧によるスイッチング
素子の導通に基づくのではなく、高電位側電源ラインと
低電位側電源ラインとの間でフィードバック用素子とと
もに直列回路を構成するように新たに設けたツェナーダ
イオードを過電圧によって導通させることを通じてフィ
ードバック用素子を駆動するように構成したので、入力
側へのフィードバックを働かせることが可能となり、そ
のフィードバックによって過電圧を抑制する。
【００２２】
【実施例】以下、本発明に係る過電圧保護回路の一実施
例を図面に基づいて詳細に説明する。
例を図面に基づいて詳細に説明する。
【００２３】図１は実施例に係る過電圧保護回路の具体
的回路構成を示す回路図である。
的回路構成を示す回路図である。
【００２４】図において、降圧トランス１２の１次巻線
１２ａは、スイッチング・レギュレータ電源１０の出力
側に接続されている。降圧トランス１２の２次巻線１２
ｂの両端間には整流ダイオードＤ0 と平滑コンデンサＣ
0 が接続されている。平滑コンデンサＣ0 の両端から高
電位側電源ラインＬ1 と低電位側電源ラインＬ0 とが導
出され、それぞれの端部が出力端子２０ａ，２０ｂとな
っている。高電位側電源ラインＬ1 と低電位側電源ライ
ンＬ0 との間には、平滑コンデンサＣ0 と並列な状態
で、もう一つの平滑コンデンサＣ1 が接続され、この平
滑コンデンサＣ1 より出力側後段において高電位側電源
ラインＬ1 に電流ヒューズＦ0 が介挿されている。
１２ａは、スイッチング・レギュレータ電源１０の出力
側に接続されている。降圧トランス１２の２次巻線１２
ｂの両端間には整流ダイオードＤ0 と平滑コンデンサＣ
0 が接続されている。平滑コンデンサＣ0 の両端から高
電位側電源ラインＬ1 と低電位側電源ラインＬ0 とが導
出され、それぞれの端部が出力端子２０ａ，２０ｂとな
っている。高電位側電源ラインＬ1 と低電位側電源ライ
ンＬ0 との間には、平滑コンデンサＣ0 と並列な状態
で、もう一つの平滑コンデンサＣ1 が接続され、この平
滑コンデンサＣ1 より出力側後段において高電位側電源
ラインＬ1 に電流ヒューズＦ0 が介挿されている。
【００２５】スイッチング・レギュレータ電源１０にお
ける図示しない制御回路部や電圧垂下回路部などととも
に過電圧保護回路を構成する電圧検出回路１８は、両平
滑コンデンサＣ0 ，Ｃ1 の間で高電位側電源ラインＬ1
と低電位側電源ラインＬ0 との間に構成されている。こ
の電圧検出回路１８は次のように構成されている。
ける図示しない制御回路部や電圧垂下回路部などととも
に過電圧保護回路を構成する電圧検出回路１８は、両平
滑コンデンサＣ0 ，Ｃ1 の間で高電位側電源ラインＬ1
と低電位側電源ラインＬ0 との間に構成されている。こ
の電圧検出回路１８は次のように構成されている。
【００２６】高電位側電源ラインＬ1 と低電位側電源ラ
インＬ0 との間を直列接続された分圧抵抗器Ｒ1 ，Ｒ0
を介して接続してある。ただし、分圧抵抗器Ｒ1 は、高
電位側電源ラインＬ1 に対しては電流ヒューズＦ0 より
も出力側後段のｂ1 点において接続されている点が特徴
である。
インＬ0 との間を直列接続された分圧抵抗器Ｒ1 ，Ｒ0
を介して接続してある。ただし、分圧抵抗器Ｒ1 は、高
電位側電源ラインＬ1 に対しては電流ヒューズＦ0 より
も出力側後段のｂ1 点において接続されている点が特徴
である。
【００２７】高電位側電源ラインＬ1 と低電位側電源ラ
インＬ0 との間に、電流制限抵抗器Ｒ2 と、入力側への
フィードバック用素子としてのフォトカプラ用発光ダイ
オードＬＥＤPCと、スイッチング素子としてのＮＰＮ型
のスイッチングトランジスタＴｒ0 との直列回路が接続
されている。電流制限抵抗器Ｒ2 の一端は高電位側電源
ラインＬ1 に接続され、他端は発光ダイオードＬＥＤPC
のアノードに接続され、発光ダイオードＬＥＤPCのカソ
ードはスイッチングトランジスタＴｒ0 のコレクタに接
続され、スイッチングトランジスタＴｒ0 のエミッタは
低電位側電源ラインＬ0 に接続されている。分圧抵抗器
Ｒ1 ，Ｒ0 の抵抗分割点はオペアンプを利用したコンパ
レータＣｏｍｐの非反転入力端子（＋）に接続され、コ
ンパレータＣｏｍｐの反転入力端子（−）には、コンパ
レータＣｏｍｐの基準電圧ＶREF を作るための第１のツ
ェナーダイオードＺＤ0 のカソードが接続され、そのア
ノードは低電位側電源ラインＬ0 に接続されている。コ
ンパレータＣｏｍｐの出力端子はスイッチングトランジ
スタＴｒ0 のベースに接続されている。フォトカプラ用
発光ダイオードＬＥＤPCは、降圧トランス１２の入力側
であるスイッチング・レギュレータ電源１０における図
示しないフォトトランジスタとともにフォトカプラを構
成している。フォトカプラでフィードバックするのは、
２次側と１次側とを電気的に遮断し、２次側の電圧変化
の影響が１次側に及ぶのを避けるためである。
インＬ0 との間に、電流制限抵抗器Ｒ2 と、入力側への
フィードバック用素子としてのフォトカプラ用発光ダイ
オードＬＥＤPCと、スイッチング素子としてのＮＰＮ型
のスイッチングトランジスタＴｒ0 との直列回路が接続
されている。電流制限抵抗器Ｒ2 の一端は高電位側電源
ラインＬ1 に接続され、他端は発光ダイオードＬＥＤPC
のアノードに接続され、発光ダイオードＬＥＤPCのカソ
ードはスイッチングトランジスタＴｒ0 のコレクタに接
続され、スイッチングトランジスタＴｒ0 のエミッタは
低電位側電源ラインＬ0 に接続されている。分圧抵抗器
Ｒ1 ，Ｒ0 の抵抗分割点はオペアンプを利用したコンパ
レータＣｏｍｐの非反転入力端子（＋）に接続され、コ
ンパレータＣｏｍｐの反転入力端子（−）には、コンパ
レータＣｏｍｐの基準電圧ＶREF を作るための第１のツ
ェナーダイオードＺＤ0 のカソードが接続され、そのア
ノードは低電位側電源ラインＬ0 に接続されている。コ
ンパレータＣｏｍｐの出力端子はスイッチングトランジ
スタＴｒ0 のベースに接続されている。フォトカプラ用
発光ダイオードＬＥＤPCは、降圧トランス１２の入力側
であるスイッチング・レギュレータ電源１０における図
示しないフォトトランジスタとともにフォトカプラを構
成している。フォトカプラでフィードバックするのは、
２次側と１次側とを電気的に遮断し、２次側の電圧変化
の影響が１次側に及ぶのを避けるためである。
【００２８】そして、フィードバック用素子としてのフ
ォトカプラ用発光ダイオードＬＥＤPCとスイッチング素
子としてのスイッチングトランジスタＴｒ0 との接続点
が第２のツェナーダイオードＺＤ1 を介して低電位側電
源ラインＬ0 に接続されている。第２のツェナーダイオ
ードＺＤ1 のアノードは低電位側電源ラインＬ0 側であ
り、カソードは発光ダイオードＬＥＤPC側である。この
第２のツェナーダイオードＺＤ1 を設けたことも本発明
の特徴である。
ォトカプラ用発光ダイオードＬＥＤPCとスイッチング素
子としてのスイッチングトランジスタＴｒ0 との接続点
が第２のツェナーダイオードＺＤ1 を介して低電位側電
源ラインＬ0 に接続されている。第２のツェナーダイオ
ードＺＤ1 のアノードは低電位側電源ラインＬ0 側であ
り、カソードは発光ダイオードＬＥＤPC側である。この
第２のツェナーダイオードＺＤ1 を設けたことも本発明
の特徴である。
【００２９】次に、以上のように構成されたこの実施例
の過電圧保護回路の動作を説明する。
の過電圧保護回路の動作を説明する。
【００３０】ａ0 −ｂ1 間において分圧抵抗器Ｒ1 ，Ｒ
0 によって分圧された検出電圧ＶDE T が第１のツェナー
ダイオードＺＤ0 による基準電圧ＶREF 以下のときは、
コンパレータＣｏｍｐの出力が“Ｌ”レベルとなってス
イッチングトランジスタＴｒ0 が非導通状態であるた
め、フォトカプラ用発光ダイオードＬＥＤPCは消灯状態
である。この場合、出力端子２０ａ，２０ｂに現れる負
荷側への出力電圧ＶOUT は規定レベルとなっている。
0 によって分圧された検出電圧ＶDE T が第１のツェナー
ダイオードＺＤ0 による基準電圧ＶREF 以下のときは、
コンパレータＣｏｍｐの出力が“Ｌ”レベルとなってス
イッチングトランジスタＴｒ0 が非導通状態であるた
め、フォトカプラ用発光ダイオードＬＥＤPCは消灯状態
である。この場合、出力端子２０ａ，２０ｂに現れる負
荷側への出力電圧ＶOUT は規定レベルとなっている。
【００３１】スイッチング・レギュレータ電源１０から
の入力電圧が上昇すると、負荷側への出力電圧ＶOUT も
上昇し、その出力電圧ＶOUT が規定レベルを超えて過電
圧となったとき、分圧抵抗器Ｒ1 ，Ｒ0 による検出電圧
ＶDET が基準電圧ＶREF を超え、コンパレータＣｏｍｐ
の出力が“Ｌ”レベルから“Ｈ”レベルに反転する。
の入力電圧が上昇すると、負荷側への出力電圧ＶOUT も
上昇し、その出力電圧ＶOUT が規定レベルを超えて過電
圧となったとき、分圧抵抗器Ｒ1 ，Ｒ0 による検出電圧
ＶDET が基準電圧ＶREF を超え、コンパレータＣｏｍｐ
の出力が“Ｌ”レベルから“Ｈ”レベルに反転する。
【００３２】その結果、スイッチングトランジスタＴｒ
0 が導通状態となり、フォトカプラ用発光ダイオードＬ
ＥＤPCに電流が流れて点灯する。この過電圧検出光信号
が入力側であるスイッチング・レギュレータ電源１０に
フィードバックされ、スイッチング・レギュレータ電源
１０における図示しないメイン・パワートランジスタの
オン・デューティを短くするように制御が行われ、降圧
トランス１２に蓄積されるエネルギーを少なくし、出力
電圧ＶOUT を過電圧状態から規定レベルに自動的に戻
す。これで、負荷側の各部品を過電圧から保護するので
ある。
0 が導通状態となり、フォトカプラ用発光ダイオードＬ
ＥＤPCに電流が流れて点灯する。この過電圧検出光信号
が入力側であるスイッチング・レギュレータ電源１０に
フィードバックされ、スイッチング・レギュレータ電源
１０における図示しないメイン・パワートランジスタの
オン・デューティを短くするように制御が行われ、降圧
トランス１２に蓄積されるエネルギーを少なくし、出力
電圧ＶOUT を過電圧状態から規定レベルに自動的に戻
す。これで、負荷側の各部品を過電圧から保護するので
ある。
【００３３】上記の過電圧の検出において、高電位側電
源ラインＬ1 に対する分圧抵抗器Ｒ1 ，Ｒ0 の接続点を
ｂ1 点と電流ヒューズＦ0 よりも出力側後段に設けてあ
るので、分圧抵抗器Ｒ1 ，Ｒ0 の抵抗分割点での検出電
圧ＶDET には、電流ヒューズＦ0 による電圧降下分の影
響が出ないですみ、検出電圧ＶDET の精度が高いものと
なっている。
源ラインＬ1 に対する分圧抵抗器Ｒ1 ，Ｒ0 の接続点を
ｂ1 点と電流ヒューズＦ0 よりも出力側後段に設けてあ
るので、分圧抵抗器Ｒ1 ，Ｒ0 の抵抗分割点での検出電
圧ＶDET には、電流ヒューズＦ0 による電圧降下分の影
響が出ないですみ、検出電圧ＶDET の精度が高いものと
なっている。
【００３４】さて、次に、負荷側の何らかの異常によっ
て過電流が流れ電流ヒューズＦ0 が溶断した場合を考え
る。ｂ1 点には電圧が現れなくなり、ａ0 −ｂ1 間にお
いて分圧抵抗器Ｒ1 ，Ｒ0 の抵抗分割点における検出電
圧ＶDET は、入力電圧の変動のいかんにかかわらず固定
的に０〔Ｖ〕となってしまい、コンパレータＣｏｍｐの
出力は“Ｌ”レベルに固定化されてしまう。したがっ
て、過電圧状態となっても、スイッチングトランジスタ
Ｔｒ0 がコンパレータＣｏｍｐによって導通状態にされ
ることはない。
て過電流が流れ電流ヒューズＦ0 が溶断した場合を考え
る。ｂ1 点には電圧が現れなくなり、ａ0 −ｂ1 間にお
いて分圧抵抗器Ｒ1 ，Ｒ0 の抵抗分割点における検出電
圧ＶDET は、入力電圧の変動のいかんにかかわらず固定
的に０〔Ｖ〕となってしまい、コンパレータＣｏｍｐの
出力は“Ｌ”レベルに固定化されてしまう。したがっ
て、過電圧状態となっても、スイッチングトランジスタ
Ｔｒ0 がコンパレータＣｏｍｐによって導通状態にされ
ることはない。
【００３５】しかし、高電位側電源ラインＬ1 と低電位
側電源ラインＬ0 との間に挿入した電流制限抵抗器Ｒ2
とフォトカプラ用発光ダイオードＬＥＤPCと第２のツェ
ナーダイオードＺＤ1 とからなる直列回路において、第
２のツェナーダイオードＺＤ1 のカソードには常に入力
電圧が印加されている。したがって、入力電圧が過電圧
になると、第２のツェナーダイオードＺＤ1 が降伏して
導通し、フォトカプラ用発光ダイオードＬＥＤPCに電流
が流れ、この発光ダイオードＬＥＤPCからスイッチング
・レギュレータ電源１０側にフィードバックがかかるこ
とになる。このフィードバックにより、スイッチング・
レギュレータ電源１０における図示しないメイン・パワ
ートランジスタのオン・デューティを短くするように制
御が行われ、降圧トランス１２に蓄積されるエネルギー
を少なくし、入力電圧を過電圧状態から規定レベルに自
動的に戻す結果、電圧検出回路１８の内部部品を過電圧
から保護することができるのである。
側電源ラインＬ0 との間に挿入した電流制限抵抗器Ｒ2
とフォトカプラ用発光ダイオードＬＥＤPCと第２のツェ
ナーダイオードＺＤ1 とからなる直列回路において、第
２のツェナーダイオードＺＤ1 のカソードには常に入力
電圧が印加されている。したがって、入力電圧が過電圧
になると、第２のツェナーダイオードＺＤ1 が降伏して
導通し、フォトカプラ用発光ダイオードＬＥＤPCに電流
が流れ、この発光ダイオードＬＥＤPCからスイッチング
・レギュレータ電源１０側にフィードバックがかかるこ
とになる。このフィードバックにより、スイッチング・
レギュレータ電源１０における図示しないメイン・パワ
ートランジスタのオン・デューティを短くするように制
御が行われ、降圧トランス１２に蓄積されるエネルギー
を少なくし、入力電圧を過電圧状態から規定レベルに自
動的に戻す結果、電圧検出回路１８の内部部品を過電圧
から保護することができるのである。
【００３６】
【発明の効果】以上のように、本発明によれば、高電位
側電源ラインに対して分圧抵抗器をヒューズよりも出力
側後段に接続し、ヒューズによる電圧降下の影響を受け
ないようにしたので、分圧抵抗器の抵抗分割点での検出
電圧を高精度なものにすることができる。それでいて、
高電位側電源ラインと低電位側電源ラインとの間にフィ
ードバック用素子と直列にツェナーダイオードを接続し
たので、ヒューズ溶断時であっても過電圧となったとき
にはそのツェナーダイオードの導通を通じてフィードバ
ック用素子を駆動して入力側へフィードバックすること
ができるため、過電圧を抑制して電圧検出回路の内部部
品を保護することができる
側電源ラインに対して分圧抵抗器をヒューズよりも出力
側後段に接続し、ヒューズによる電圧降下の影響を受け
ないようにしたので、分圧抵抗器の抵抗分割点での検出
電圧を高精度なものにすることができる。それでいて、
高電位側電源ラインと低電位側電源ラインとの間にフィ
ードバック用素子と直列にツェナーダイオードを接続し
たので、ヒューズ溶断時であっても過電圧となったとき
にはそのツェナーダイオードの導通を通じてフィードバ
ック用素子を駆動して入力側へフィードバックすること
ができるため、過電圧を抑制して電圧検出回路の内部部
品を保護することができる
【図１】本発明の一実施例に係る過電圧保護回路の具体
的構成を示す回路図である。
的構成を示す回路図である。
【図２】従来の過電圧保護回路の具体的構成を示す回路
図である。
図である。
【図３】従来の過電圧保護回路を備えた電源回路を示す
ブロック回路図である。
ブロック回路図である。
１０ スイッチング・レギュレータ電源 １２ 降圧トランス １８ 電圧検出回路 Ｄ0 整流ダイオード Ｃ0 ，Ｃ1 平滑コンデンサ Ｌ0 低電位側電源ライン Ｌ1 高電位側電源ライン Ｒ0 ，Ｒ1 分圧抵抗器 Ｒ2 電流制限抵抗器 Ｃｏｍｐ コンパレータ ＶDET 検出電圧 ＶREF 基準電圧 ＺＤ0 基準電圧を作る第１のツェナーダイオード ＬＥＤPC フォトカプラ用発光ダイオード（フィード
バック用素子） Ｔｒ0 スイッチングトランジスタ（スイッチング素
子） Ｆ0 電流ヒューズ ｂ1 高電位側電源ラインに対する分圧抵抗器の接続
点 ＺＤ1 新たに設けた過電圧時、発光ダイオード駆動
用の第２のツェナーダイオード
バック用素子） Ｔｒ0 スイッチングトランジスタ（スイッチング素
子） Ｆ0 電流ヒューズ ｂ1 高電位側電源ラインに対する分圧抵抗器の接続
点 ＺＤ1 新たに設けた過電圧時、発光ダイオード駆動
用の第２のツェナーダイオード
Claims (1)
- 【請求項１】 高電位側電源ラインと低電位側電源ライ
ンとの間を直列接続された分圧抵抗器を介して接続して
あるとともに入力側へのフィードバック用素子とスイッ
チング素子との直列回路を介して接続してあり、かつ、
前記高電位側電源ラインにおいて前記フィードバック用
素子との接続点よりも出力側後段にヒューズを介挿して
あり、前記分圧抵抗器の抵抗分割点での検出電圧が基準
電圧を超えたときに前記スイッチング素子を導通して前
記フィードバック用素子を駆動するように構成された過
電圧保護回路であって、前記高電位側電源ラインに対す
る前記分圧抵抗器の接続点を前記ヒューズよりも出力側
後段に設けてあるとともに、前記フィードバック用素子
と前記スイッチング素子との接続点と前記低電位側電源
ラインとの間にアノードを低電位側電源ライン側とする
状態でツェナーダイオードを接続してあることを特徴と
する過電圧保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1088192A JP2767010B2 (ja) | 1992-01-24 | 1992-01-24 | 過電圧保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1088192A JP2767010B2 (ja) | 1992-01-24 | 1992-01-24 | 過電圧保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05207646A true JPH05207646A (ja) | 1993-08-13 |
| JP2767010B2 JP2767010B2 (ja) | 1998-06-18 |
Family
ID=11762667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1088192A Expired - Lifetime JP2767010B2 (ja) | 1992-01-24 | 1992-01-24 | 過電圧保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2767010B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000113974A (ja) * | 1998-10-06 | 2000-04-21 | Matsushita Electric Ind Co Ltd | 誘導加熱装置 |
| CN103346546A (zh) * | 2013-06-28 | 2013-10-09 | 成都汉康信息产业有限公司 | 用于遥测终端机的防雷击电路 |
| US9645188B2 (en) | 2011-04-21 | 2017-05-09 | Abb Oy | Arrangement to monitor DC circuit condition |
-
1992
- 1992-01-24 JP JP1088192A patent/JP2767010B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000113974A (ja) * | 1998-10-06 | 2000-04-21 | Matsushita Electric Ind Co Ltd | 誘導加熱装置 |
| US9645188B2 (en) | 2011-04-21 | 2017-05-09 | Abb Oy | Arrangement to monitor DC circuit condition |
| CN103346546A (zh) * | 2013-06-28 | 2013-10-09 | 成都汉康信息产业有限公司 | 用于遥测终端机的防雷击电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2767010B2 (ja) | 1998-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7528553B2 (en) | Lighting control apparatus for vehicle lighting device | |
| US7964988B2 (en) | Lighting controller of lighting device for vehicle | |
| US20040208024A1 (en) | Switching type AC adapter circuit with a latch protection circuit | |
| US20030122506A1 (en) | Discharge lamp lighting apparatus | |
| US20030048008A1 (en) | Current-limiting logic interface circuit | |
| JPH0279773A (ja) | 電源制御回路 | |
| JPH05207646A (ja) | 過電圧保護回路 | |
| JPH09149631A (ja) | 電源装置 | |
| JP2954809B2 (ja) | スイッチングレギュレータ | |
| US7064943B2 (en) | Boost-type switching power device | |
| EP1404014B1 (en) | Power circuit | |
| JP2000032747A (ja) | スイッチング電源装置 | |
| JPH041588B2 (ja) | ||
| JP3011984U (ja) | 電源保護回路 | |
| JP2617460B2 (ja) | 放電灯点灯装置 | |
| JP2546019B2 (ja) | 停電検出回路 | |
| JP3287039B2 (ja) | スイッチング電源装置 | |
| JP2967558B2 (ja) | スイッチング電源装置 | |
| JP2001145345A (ja) | 出力電圧監視回路付き電源回路 | |
| JP2637990B2 (ja) | テレビジョン受像機の保護回路 | |
| JP2572155Y2 (ja) | スイッチング電源の異常低電圧検出回路 | |
| JP2522588Y2 (ja) | 過電流及び過電圧保護回路 | |
| JPH05146148A (ja) | スイツチング電源装置 | |
| JP2022024631A (ja) | スイッチング電源装置および空気調和機 | |
| JP2005160241A (ja) | 電源装置 |