JPH05206436A - 固体撮像装置及びその製造方法 - Google Patents
固体撮像装置及びその製造方法Info
- Publication number
- JPH05206436A JPH05206436A JP4014513A JP1451392A JPH05206436A JP H05206436 A JPH05206436 A JP H05206436A JP 4014513 A JP4014513 A JP 4014513A JP 1451392 A JP1451392 A JP 1451392A JP H05206436 A JPH05206436 A JP H05206436A
- Authority
- JP
- Japan
- Prior art keywords
- region
- substrate
- oxide film
- type semiconductor
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 白キズ不良による歩留まり低下がなく、かつ
低い暗電流特性を実現する固定撮像装置を提供する。 【構成】 固体撮像装置のゲート絶縁膜をシリコン酸化
膜５−シリコン窒化膜１２−酸化膜１３の積層構造に変
更し、シリコン窒化膜１２の形成領域をポリシリコンゲ
ート電極６の長さより長く、またその幅より広くして、
後工程で形成されるゲートバーズビークが原因で発生す
るシリイコン基板１中の結晶歪をポリシリコンゲート電
極６から離して、その結晶歪をフォトダイオード表面の
ｐ++型領域９に位置させることにより、結晶歪が原因で
対生成により発生する電子をｐ++層で再結合させる。
低い暗電流特性を実現する固定撮像装置を提供する。 【構成】 固体撮像装置のゲート絶縁膜をシリコン酸化
膜５−シリコン窒化膜１２−酸化膜１３の積層構造に変
更し、シリコン窒化膜１２の形成領域をポリシリコンゲ
ート電極６の長さより長く、またその幅より広くして、
後工程で形成されるゲートバーズビークが原因で発生す
るシリイコン基板１中の結晶歪をポリシリコンゲート電
極６から離して、その結晶歪をフォトダイオード表面の
ｐ++型領域９に位置させることにより、結晶歪が原因で
対生成により発生する電子をｐ++層で再結合させる。
Description
【０００１】
【産業上の利用分野】本発明はビデオカメラ等に広く利
用されている固体撮像装置に関するものである。
用されている固体撮像装置に関するものである。
【０００２】
【従来の技術】近年、固体撮像装置はビデオカメラ等に
広く利用されている。その固体撮像装置は小型化、高感
度化が達成され、低照度における撮像動作が可能とな
り、低照度、特に暗時において、光電変換部付近で発生
する暗電流や白キズが問題となっている。
広く利用されている。その固体撮像装置は小型化、高感
度化が達成され、低照度における撮像動作が可能とな
り、低照度、特に暗時において、光電変換部付近で発生
する暗電流や白キズが問題となっている。
【０００３】図４は、従来の固体撮像装置の断面構造図
を示すものである。図４において、１はｎ型シリコン基
板、２はｐ型ウエル、３はｎ-型領域、４はｎ型領域、
５はゲート酸化膜、６はポリシリコンゲート電極、７は
ポリシリコン酸化膜、８は酸化膜、９はｐ++型領域、１
０は（ゲート）バーズビーク、１１はシリコン結晶の歪
である。
を示すものである。図４において、１はｎ型シリコン基
板、２はｐ型ウエル、３はｎ-型領域、４はｎ型領域、
５はゲート酸化膜、６はポリシリコンゲート電極、７は
ポリシリコン酸化膜、８は酸化膜、９はｐ++型領域、１
０は（ゲート）バーズビーク、１１はシリコン結晶の歪
である。
【０００４】以上のように構成された固体撮像装置につ
いて以下詳細に説明する。まず、ｐ型ウエル２中に作成
された光電変換部であるｎ-型領域３（以下フォトダイ
オードと記す）で、入射した光の強度に応じて対生成に
より信号電荷を発生する。そして、ポリシリコン電極６
にハイレベルのパルスを印加することにより、ゲート電
極直下のｐ型領域のポテンシャルを深くし、上記信号電
荷をすべて電荷転送を行うｎ型領域４（以下、垂直ＣＣ
Ｄと記す）に移動させる。そこで、１層目のポリシリコ
ン電極（図示せず）と２層目のポリシリコン電極６に各
々ミドルレベルとローレベルのパルスを交互に印加し
て、信号電荷を順次垂直ＣＣＤ内で転送を行う。また、
ｐ++型領域９は、完全空乏化しているフォトダイオード
領域３上に存在することにより、フォトダイオード表面
上の電位を例えばグランドレベルに固定した正孔蓄積層
を形成し、フォトダイオード上の界面順位で発生する雑
音電荷（暗電流）を再結合することにより低減してい
る。ポリシリコン電極はアルミ配線との層間絶縁耐圧を
得るために、その表面にはポリシリコン酸化膜７が形成
される。このポリシリコン酸化膜形成時、フォトダイオ
ードの表面には酸化膜８が同時に成長する。一方、ゲー
ト電極側ではポリシリコン膜６が耐酸化マスキング材と
なり、シリコン基板の酸化が進行しない。このためポリ
シリコンゲート電極端では（ゲート）バーズビーク１０
が成長し、その近辺では結晶の歪１１が発生しやすくな
っている。
いて以下詳細に説明する。まず、ｐ型ウエル２中に作成
された光電変換部であるｎ-型領域３（以下フォトダイ
オードと記す）で、入射した光の強度に応じて対生成に
より信号電荷を発生する。そして、ポリシリコン電極６
にハイレベルのパルスを印加することにより、ゲート電
極直下のｐ型領域のポテンシャルを深くし、上記信号電
荷をすべて電荷転送を行うｎ型領域４（以下、垂直ＣＣ
Ｄと記す）に移動させる。そこで、１層目のポリシリコ
ン電極（図示せず）と２層目のポリシリコン電極６に各
々ミドルレベルとローレベルのパルスを交互に印加し
て、信号電荷を順次垂直ＣＣＤ内で転送を行う。また、
ｐ++型領域９は、完全空乏化しているフォトダイオード
領域３上に存在することにより、フォトダイオード表面
上の電位を例えばグランドレベルに固定した正孔蓄積層
を形成し、フォトダイオード上の界面順位で発生する雑
音電荷（暗電流）を再結合することにより低減してい
る。ポリシリコン電極はアルミ配線との層間絶縁耐圧を
得るために、その表面にはポリシリコン酸化膜７が形成
される。このポリシリコン酸化膜形成時、フォトダイオ
ードの表面には酸化膜８が同時に成長する。一方、ゲー
ト電極側ではポリシリコン膜６が耐酸化マスキング材と
なり、シリコン基板の酸化が進行しない。このためポリ
シリコンゲート電極端では（ゲート）バーズビーク１０
が成長し、その近辺では結晶の歪１１が発生しやすくな
っている。
【０００５】上記、従来例では、フォトダイオード表面
上にｐ++型領域を形成し、その電位をグランドレベルに
固定しているが、それ以前の固体撮像装置では、フォト
ダイオード表面上にｐ++型領域はなかった。そのような
構造の固体撮像装置では、完全に空乏化したフォトダイ
オードの表面に酸化膜が存在することにより、酸化膜と
シリコン基板の結晶性の乱れに起因して発生する界面準
位がフォトダイオード表面にあった。この界面準位は禁
止帯中に分布し、例えば一つの電子を放出して正に帯電
するか中性になるドナー型の振舞いを示す。このフォト
ダイオード表面のドナーで発生した電子（雑音電荷）が
垂直ＣＣＤ部に読みだされ、暗電流として検出される。
フォトダイオード表面に界面準位が存在した場合、その
暗電流の程度は非常に悪く、最初に述べたｐ++型をフォ
トダイオード表面領域に形成した場合の約１０倍の値を
示した。また、そのｐ++型の効果は、暗電流の値がフォ
トダイオード表面上のｐ++型領域の面積に依存するとい
う結果より明確となった。従って、暗電流を低減するに
は、フォトダイオードの表面にｐ++型領域を形成するこ
とが有効な手段であると明確に理解される。
上にｐ++型領域を形成し、その電位をグランドレベルに
固定しているが、それ以前の固体撮像装置では、フォト
ダイオード表面上にｐ++型領域はなかった。そのような
構造の固体撮像装置では、完全に空乏化したフォトダイ
オードの表面に酸化膜が存在することにより、酸化膜と
シリコン基板の結晶性の乱れに起因して発生する界面準
位がフォトダイオード表面にあった。この界面準位は禁
止帯中に分布し、例えば一つの電子を放出して正に帯電
するか中性になるドナー型の振舞いを示す。このフォト
ダイオード表面のドナーで発生した電子（雑音電荷）が
垂直ＣＣＤ部に読みだされ、暗電流として検出される。
フォトダイオード表面に界面準位が存在した場合、その
暗電流の程度は非常に悪く、最初に述べたｐ++型をフォ
トダイオード表面領域に形成した場合の約１０倍の値を
示した。また、そのｐ++型の効果は、暗電流の値がフォ
トダイオード表面上のｐ++型領域の面積に依存するとい
う結果より明確となった。従って、暗電流を低減するに
は、フォトダイオードの表面にｐ++型領域を形成するこ
とが有効な手段であると明確に理解される。
【０００６】また、従来の製造方法では、ｎ形シリコン
基板中１に各拡散層２〜４をイオン注入と熱処理により
形成した後、ゲート絶縁膜である酸化膜５、シリコン窒
化膜１２、酸化膜１３の積層構造を形成し、ポリシリコ
ンゲート電極６の形成と同時に酸化膜１３、シリコン窒
化膜１２のエッチング除去を行なった。そして、ポリシ
リコンゲート電極上にポリシリコン酸化膜７を成長し、
このポリシリコン電極及び酸化膜をマスキング材とし
て、イオン注入によりｐ++型領域９を形成した後、配線
工程を行なうと固体撮像装置は完成する。
基板中１に各拡散層２〜４をイオン注入と熱処理により
形成した後、ゲート絶縁膜である酸化膜５、シリコン窒
化膜１２、酸化膜１３の積層構造を形成し、ポリシリコ
ンゲート電極６の形成と同時に酸化膜１３、シリコン窒
化膜１２のエッチング除去を行なった。そして、ポリシ
リコンゲート電極上にポリシリコン酸化膜７を成長し、
このポリシリコン電極及び酸化膜をマスキング材とし
て、イオン注入によりｐ++型領域９を形成した後、配線
工程を行なうと固体撮像装置は完成する。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来の固体撮像装置では、ポリシリコン膜からなるゲート
電極とアルミ配線間で所望の層間絶縁耐圧を得るため
や、ゲート電極の同層リークを防止するためポリシリコ
ン膜を酸化することが必要である。このポリシリコンの
下層にはゲート酸化膜が存在するために、ポリシリコン
の酸化の時にはポリシリコンの端部からも横方向に酸化
が進行し、ポリシリコン膜下に厚い酸化膜が入り込む。
いわゆる（ゲート）バーズビーク現象が起こる。このバ
ーズビーク発生箇所では局所的な熱酸化による体積膨張
が起こり、シリコン基板に歪を発生させ、結晶欠陥の発
生を誘起する。このシリコン基板中の歪は固体撮像装置
のフォトダイオード部表面に位置し、その位置では歪が
原因となり、例えば一つの電子を放出して正に帯電する
か、中性になるドナー型の振舞いが起こり易くなる。こ
のフォトダイオード表面で発生した電子（雑音電荷）が
垂直ＣＣＤ部に読み出され、暗電流もしくは白キズとし
て検出される。フォトダイオードの表面領域には正孔蓄
積層であるｐ++層があり、完全空乏化しているフォトダ
イオードの界面準位から発生する電子を再結合により抑
制しているが、このｐ++層の拡散長は上記の歪発生箇所
まで到達しておらず、（ゲート）バーズビークが原因で
発生する暗電流や白キズの低減には寄与していない。
来の固体撮像装置では、ポリシリコン膜からなるゲート
電極とアルミ配線間で所望の層間絶縁耐圧を得るため
や、ゲート電極の同層リークを防止するためポリシリコ
ン膜を酸化することが必要である。このポリシリコンの
下層にはゲート酸化膜が存在するために、ポリシリコン
の酸化の時にはポリシリコンの端部からも横方向に酸化
が進行し、ポリシリコン膜下に厚い酸化膜が入り込む。
いわゆる（ゲート）バーズビーク現象が起こる。このバ
ーズビーク発生箇所では局所的な熱酸化による体積膨張
が起こり、シリコン基板に歪を発生させ、結晶欠陥の発
生を誘起する。このシリコン基板中の歪は固体撮像装置
のフォトダイオード部表面に位置し、その位置では歪が
原因となり、例えば一つの電子を放出して正に帯電する
か、中性になるドナー型の振舞いが起こり易くなる。こ
のフォトダイオード表面で発生した電子（雑音電荷）が
垂直ＣＣＤ部に読み出され、暗電流もしくは白キズとし
て検出される。フォトダイオードの表面領域には正孔蓄
積層であるｐ++層があり、完全空乏化しているフォトダ
イオードの界面準位から発生する電子を再結合により抑
制しているが、このｐ++層の拡散長は上記の歪発生箇所
まで到達しておらず、（ゲート）バーズビークが原因で
発生する暗電流や白キズの低減には寄与していない。
【０００８】また、従来の製造方法では、フォトダイオ
ード上の酸化膜の膜厚は、ポリシリコンゲート電極形成
時にエッチングした酸化膜５の残膜と、ポリシリコン酸
化膜７の形成時に成長した酸化膜で構成される。しか
し、ポリシリコンゲート電極のエッチング時における酸
化膜の残膜のバラツキや、ポリシリコンゲート電極の酸
化膜の膜厚バラツキが原因となり、フォトダイオード上
の酸化膜の膜厚を再現性良く制御することは困難であっ
た。このフォトダイオード上の酸化膜の膜厚のバラツキ
が原因となり、正孔蓄積層であるｐ++型領域の拡散層の
濃度、深さを一定にすることが困難であった。これは、
実際の固体撮像装置の飽和特性や白キズ特性のバラツキ
の原因となっていた。
ード上の酸化膜の膜厚は、ポリシリコンゲート電極形成
時にエッチングした酸化膜５の残膜と、ポリシリコン酸
化膜７の形成時に成長した酸化膜で構成される。しか
し、ポリシリコンゲート電極のエッチング時における酸
化膜の残膜のバラツキや、ポリシリコンゲート電極の酸
化膜の膜厚バラツキが原因となり、フォトダイオード上
の酸化膜の膜厚を再現性良く制御することは困難であっ
た。このフォトダイオード上の酸化膜の膜厚のバラツキ
が原因となり、正孔蓄積層であるｐ++型領域の拡散層の
濃度、深さを一定にすることが困難であった。これは、
実際の固体撮像装置の飽和特性や白キズ特性のバラツキ
の原因となっていた。
【０００９】本発明及びその製造方法は上記課題を解決
するもので、低い暗電流で白キズがなく、かつ安定した
飽和特性や暗電流特性を示す固体撮像装置を提供するこ
とを目的とする。
するもので、低い暗電流で白キズがなく、かつ安定した
飽和特性や暗電流特性を示す固体撮像装置を提供するこ
とを目的とする。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に本発明の固体撮像装置は、ｎ型半導体基板上に形成さ
れたｐ型ウエル領域と、同ｐ型ウエル領域中の基板の主
面から拡散形成された第１のｎ型半導体領域からなる光
電変換部と、第１のｎ型半導体領域内の基板主面から拡
散形成されたｐ型半導体領域と、前記光電変換部から所
定寸法で離間した位置にｐ型ウエル領域中の基板の主面
から拡散形成され、信号電荷を受け取り順次転送を行う
第２のｎ型半導体領域とからなる光電変換要素の複数個
がマトリックス状に配された光電変換半導体装置におい
て、基板主面上に第１の酸化膜、耐酸化性の膜、第２の
酸化膜の順に堆積するか、もしくは第１の酸化膜、耐酸
化性の膜の順に堆積し、前記耐酸化性の膜の端部がｐ型
半導体領域上まで延在され、かつゲート電極領域より幅
広くなるように形成されたことを特徴とする。
に本発明の固体撮像装置は、ｎ型半導体基板上に形成さ
れたｐ型ウエル領域と、同ｐ型ウエル領域中の基板の主
面から拡散形成された第１のｎ型半導体領域からなる光
電変換部と、第１のｎ型半導体領域内の基板主面から拡
散形成されたｐ型半導体領域と、前記光電変換部から所
定寸法で離間した位置にｐ型ウエル領域中の基板の主面
から拡散形成され、信号電荷を受け取り順次転送を行う
第２のｎ型半導体領域とからなる光電変換要素の複数個
がマトリックス状に配された光電変換半導体装置におい
て、基板主面上に第１の酸化膜、耐酸化性の膜、第２の
酸化膜の順に堆積するか、もしくは第１の酸化膜、耐酸
化性の膜の順に堆積し、前記耐酸化性の膜の端部がｐ型
半導体領域上まで延在され、かつゲート電極領域より幅
広くなるように形成されたことを特徴とする。
【００１１】上記課題を解決するために本発明の固体撮
像装置の製造方法は、ｎ型半導体基板上に形成されたｐ
型ウエル領域と、同ｐ型ウエル領域中の基板の主面から
拡散形成された第１のｎ型半導体領域からなる光電変換
部と、第１のｎ型半導体領域内の基板主面から拡散形成
されたｐ型半導体領域と、前記光電変換部から所定寸法
で離間した位置にｐ型ウエル領域中の基板の主面から拡
散形成され、信号電荷を受け取り順次転送を行う第２の
ｎ型半導体領域とからなる光電変換要素の複数個がマト
リックス状に配置して形成した後、基板主面上にゲート
用絶縁膜を第１の酸化膜、耐酸化性の膜の順に堆積する
工程と、その後前記耐酸化性の膜がゲート電極領域より
幅広く残存するようにエッチング除去する工程と、積層
構造のゲート絶縁膜上にゲート電極領域を形成する工程
とからなる。
像装置の製造方法は、ｎ型半導体基板上に形成されたｐ
型ウエル領域と、同ｐ型ウエル領域中の基板の主面から
拡散形成された第１のｎ型半導体領域からなる光電変換
部と、第１のｎ型半導体領域内の基板主面から拡散形成
されたｐ型半導体領域と、前記光電変換部から所定寸法
で離間した位置にｐ型ウエル領域中の基板の主面から拡
散形成され、信号電荷を受け取り順次転送を行う第２の
ｎ型半導体領域とからなる光電変換要素の複数個がマト
リックス状に配置して形成した後、基板主面上にゲート
用絶縁膜を第１の酸化膜、耐酸化性の膜の順に堆積する
工程と、その後前記耐酸化性の膜がゲート電極領域より
幅広く残存するようにエッチング除去する工程と、積層
構造のゲート絶縁膜上にゲート電極領域を形成する工程
とからなる。
【００１２】
【作用】この構成により、ゲート電極であるポリシリコ
ン膜の下にはシリコン窒化膜もしくは、薄い酸化膜（シ
リコン窒化膜の酸化により成長した酸化膜）が存在する
ため、ゲート電極端部には酸化膜を介して成長するバー
ズビークが形成されない。また、シリコン窒化膜はポリ
シリコンゲート電極に比較して広い寸法で残してあるた
め、シリコン窒化膜の端部で成長するバーズビークはポ
リシリコン電極から離れた位置に形成される。すなわ
ち、ゲートバーズにより発生するシリコン基板中の結晶
の歪をゲート電極から離すことが可能となる。また、こ
の歪の箇所に正孔蓄積層を形成することで、歪で発生す
る電子を再結合することが可能となり、暗電流や白キズ
のない固体撮像装置を実現することが可能となる。
ン膜の下にはシリコン窒化膜もしくは、薄い酸化膜（シ
リコン窒化膜の酸化により成長した酸化膜）が存在する
ため、ゲート電極端部には酸化膜を介して成長するバー
ズビークが形成されない。また、シリコン窒化膜はポリ
シリコンゲート電極に比較して広い寸法で残してあるた
め、シリコン窒化膜の端部で成長するバーズビークはポ
リシリコン電極から離れた位置に形成される。すなわ
ち、ゲートバーズにより発生するシリコン基板中の結晶
の歪をゲート電極から離すことが可能となる。また、こ
の歪の箇所に正孔蓄積層を形成することで、歪で発生す
る電子を再結合することが可能となり、暗電流や白キズ
のない固体撮像装置を実現することが可能となる。
【００１３】また、正孔蓄積層をイオン注入により形成
する際、フォトダイオード上にはシリコン酸化膜とシリ
コン窒化膜が存在する。この絶縁膜はゲート絶縁膜を形
成する時に成長した膜で、その積層膜の膜厚は成長時の
膜厚とほぼ同一である。正孔蓄積層であるｐ++型領域の
イオン注入はフォトダイオード上の一定膜厚である積層
構造の絶縁膜上から行なうため、再現性の良い不純物プ
ロファイルが得られ、安定した飽和特性や暗電流値の固
体撮像装置を実現することが可能となる。
する際、フォトダイオード上にはシリコン酸化膜とシリ
コン窒化膜が存在する。この絶縁膜はゲート絶縁膜を形
成する時に成長した膜で、その積層膜の膜厚は成長時の
膜厚とほぼ同一である。正孔蓄積層であるｐ++型領域の
イオン注入はフォトダイオード上の一定膜厚である積層
構造の絶縁膜上から行なうため、再現性の良い不純物プ
ロファイルが得られ、安定した飽和特性や暗電流値の固
体撮像装置を実現することが可能となる。
【００１４】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。図１、図２は本発明を説明するた
めの断面構造図である。
照しながら説明する。図１、図２は本発明を説明するた
めの断面構造図である。
【００１５】図１において、１はｎ型シリコン基板、２
はｐ型ウエル、３はフォトダイオード部であるｎ-型領
域、４は垂直ＣＣＤ部であるｎ型領域、５はゲート酸化
膜、６はポリシリコンゲート電極、７はポリシリコン酸
化膜、８は酸化膜、９はｐ++型領域、１０はバーズビー
ク、１１はシリコン結晶の歪、１２シリコン窒化膜、１
３はシリコン窒化膜上に成長した酸化膜である。
はｐ型ウエル、３はフォトダイオード部であるｎ-型領
域、４は垂直ＣＣＤ部であるｎ型領域、５はゲート酸化
膜、６はポリシリコンゲート電極、７はポリシリコン酸
化膜、８は酸化膜、９はｐ++型領域、１０はバーズビー
ク、１１はシリコン結晶の歪、１２シリコン窒化膜、１
３はシリコン窒化膜上に成長した酸化膜である。
【００１６】本発明の固体撮像装置は、シリコン基板１
内にｐ型ウエル２、フォトダイオード部３及び垂直ＣＣ
Ｄ部４の各拡散層を形成する。そして、ゲート酸化膜５
を例えば５００Å成長した後、シリコン窒化膜１２を例
えば２００Å成長させる。シリコン窒化膜はゲート絶縁
膜として適用した場合、ピンホールやトラップ密度が高
いため、良好な絶縁特性を示さない。この特性はシリコ
ン窒化膜１２を酸化し、その表面に酸化膜１３を形成す
ることにより大幅に改善される。このシリコン窒化膜１
２及びその上層に成長した酸化膜１３を２層目のゲート
電極であるポリシリコン膜６を成長前に一部エッチング
除去する。そのシリコン窒化膜と酸化膜は１層目及び２
層目のポリシリコンゲート電極の仕上がり寸法より、例
えば０.７μｍ広く残す。２層目のポリシリコン膜を成
長し、所望のゲート長、ゲート幅にエッチング加工して
ゲート電極６を作製する。次に、ポリシリコンゲート電
極の表面を例えば２０００Å酸化７し、所望の絶縁耐圧
を確保する。この時、ポリシリコン酸化の処理温度を高
くすること（例えば９５０℃以上）により、酸化膜の粘
性流動を向上させ、ゲートバーズビーク１０が原因で発
生するシリコン基板中の歪１１を抑制することも可能で
ある。また、上記本発明では、シリコン窒化膜１２及び
酸化膜１３を所望の寸法に加工後、ポリシリコンゲート
電極６をエッチング加工したが、図２に示すようにポリ
シリコンゲート電極６の加工とポリシリコン酸化膜７の
形成後、このポリシリコン酸化膜をマスク材としてシリ
コン窒化膜１２、酸化膜１３をエッチング除去した場合
でも、ゲートバーズビークの影響を受けない構造を得る
ことができる。この構成により、ポリシリコン酸化膜７
の成長時に形成されるゲートバーズビーク１０の位置
は、ポリシリコンゲート電極６の短部からフォトダイオ
ード３側に約０.５μｍ離れた所となる。従って、シリ
コン基板中の結晶の歪１１をゲート電極から約０.５μ
ｍ離れた位置となる。この結晶歪１１はフォトダイオー
ド３上に形成された正孔蓄積層であるｐ++型領域中９に
位置し、結晶の歪の場所で対生成により発生した電子
（雑音電荷）を正孔蓄積層中で再結合することが可能と
なる。この構成により、結晶歪で発生した信号電荷はフ
ォトダイオード３中や垂直ＣＣＤ部であるｎ型領域４に
流れ込むことがないため、暗電流や白キズの発生を抑制
することができる。
内にｐ型ウエル２、フォトダイオード部３及び垂直ＣＣ
Ｄ部４の各拡散層を形成する。そして、ゲート酸化膜５
を例えば５００Å成長した後、シリコン窒化膜１２を例
えば２００Å成長させる。シリコン窒化膜はゲート絶縁
膜として適用した場合、ピンホールやトラップ密度が高
いため、良好な絶縁特性を示さない。この特性はシリコ
ン窒化膜１２を酸化し、その表面に酸化膜１３を形成す
ることにより大幅に改善される。このシリコン窒化膜１
２及びその上層に成長した酸化膜１３を２層目のゲート
電極であるポリシリコン膜６を成長前に一部エッチング
除去する。そのシリコン窒化膜と酸化膜は１層目及び２
層目のポリシリコンゲート電極の仕上がり寸法より、例
えば０.７μｍ広く残す。２層目のポリシリコン膜を成
長し、所望のゲート長、ゲート幅にエッチング加工して
ゲート電極６を作製する。次に、ポリシリコンゲート電
極の表面を例えば２０００Å酸化７し、所望の絶縁耐圧
を確保する。この時、ポリシリコン酸化の処理温度を高
くすること（例えば９５０℃以上）により、酸化膜の粘
性流動を向上させ、ゲートバーズビーク１０が原因で発
生するシリコン基板中の歪１１を抑制することも可能で
ある。また、上記本発明では、シリコン窒化膜１２及び
酸化膜１３を所望の寸法に加工後、ポリシリコンゲート
電極６をエッチング加工したが、図２に示すようにポリ
シリコンゲート電極６の加工とポリシリコン酸化膜７の
形成後、このポリシリコン酸化膜をマスク材としてシリ
コン窒化膜１２、酸化膜１３をエッチング除去した場合
でも、ゲートバーズビークの影響を受けない構造を得る
ことができる。この構成により、ポリシリコン酸化膜７
の成長時に形成されるゲートバーズビーク１０の位置
は、ポリシリコンゲート電極６の短部からフォトダイオ
ード３側に約０.５μｍ離れた所となる。従って、シリ
コン基板中の結晶の歪１１をゲート電極から約０.５μ
ｍ離れた位置となる。この結晶歪１１はフォトダイオー
ド３上に形成された正孔蓄積層であるｐ++型領域中９に
位置し、結晶の歪の場所で対生成により発生した電子
（雑音電荷）を正孔蓄積層中で再結合することが可能と
なる。この構成により、結晶歪で発生した信号電荷はフ
ォトダイオード３中や垂直ＣＣＤ部であるｎ型領域４に
流れ込むことがないため、暗電流や白キズの発生を抑制
することができる。
【００１７】次に、図３の本発明の工程順を示す工程順
断面図を用いて、本発明の製造方法について説明する。
図３に示すように、ｎ型シリコン基板１上にｐ型ウエル
２を形成し、そのｐ型ウエル２内に表面から拡散長の深
いフォトダイオード領域であるｎ-型領域３を形成し、
ｎ-型領域３から所定寸法で離間した位置のｐ型ウエル
２内に、ｐ型ウエル２内表面から拡散長の浅いｎ型領域
（垂直ＣＣＤ部）４を形成した後、シリコン基板の主面
上の全面にシリコン窒化膜１２を形成し、その表面上に
シリコン酸化膜１３を形成し、さらにポリシリコンゲー
ト電極６用のポリシリコン層を堆積した後、エッチング
処理によりポリシリコンゲート電極６をパターンニング
する（図３（ａ）を参照）。
断面図を用いて、本発明の製造方法について説明する。
図３に示すように、ｎ型シリコン基板１上にｐ型ウエル
２を形成し、そのｐ型ウエル２内に表面から拡散長の深
いフォトダイオード領域であるｎ-型領域３を形成し、
ｎ-型領域３から所定寸法で離間した位置のｐ型ウエル
２内に、ｐ型ウエル２内表面から拡散長の浅いｎ型領域
（垂直ＣＣＤ部）４を形成した後、シリコン基板の主面
上の全面にシリコン窒化膜１２を形成し、その表面上に
シリコン酸化膜１３を形成し、さらにポリシリコンゲー
ト電極６用のポリシリコン層を堆積した後、エッチング
処理によりポリシリコンゲート電極６をパターンニング
する（図３（ａ）を参照）。
【００１８】次に、ポリシリコンゲート電極６の表面に
酸化膜７を形成し、その酸化膜６及びポリシリコンゲー
ト電極７をマスキング材として、ｐ型不純物をイオン注
入し、正孔蓄積層であるｐ++型領域９を形成する（図３
（ｂ）を参照）。
酸化膜７を形成し、その酸化膜６及びポリシリコンゲー
ト電極７をマスキング材として、ｐ型不純物をイオン注
入し、正孔蓄積層であるｐ++型領域９を形成する（図３
（ｂ）を参照）。
【００１９】その後、シリコン基板全体の加熱処理、ま
たはシリコン基板主面からのレーザアニールや低温熱処
理等の加熱処理によりｐ++型領域は活性化される（図３
（ｃ）を参照）。
たはシリコン基板主面からのレーザアニールや低温熱処
理等の加熱処理によりｐ++型領域は活性化される（図３
（ｃ）を参照）。
【００２０】上述のように、シリコン基板の主面全域に
シリコン窒化膜１２と、その上層部に酸化膜１３が残存
した状態で、ポリシリコンゲート電極６表面上のポリシ
リコン酸化膜７を形成するから、ゲートバーズビークの
発生が無くなり、フォトダイオード上の絶縁膜の膜厚が
再現性良く一定に保たれ、わずかに発生する結晶の歪１
０も正孔蓄積層内にできる（図３（ｄ）を参照）。ま
た、ｐ++型領域の不純物プロファイルのバラツキを抑制
することもできる。
シリコン窒化膜１２と、その上層部に酸化膜１３が残存
した状態で、ポリシリコンゲート電極６表面上のポリシ
リコン酸化膜７を形成するから、ゲートバーズビークの
発生が無くなり、フォトダイオード上の絶縁膜の膜厚が
再現性良く一定に保たれ、わずかに発生する結晶の歪１
０も正孔蓄積層内にできる（図３（ｄ）を参照）。ま
た、ｐ++型領域の不純物プロファイルのバラツキを抑制
することもできる。
【００２１】尚、本発明に従い固体撮像装置を試作した
結果、暗電流値で約１／３、白キズで約１／２の低減効
果が確認された。暗電流値、飽和出力のバラツキも従来
の約１／２に低減することが同時に確認された。また、
先ほど述べたポリシリコン酸化膜の粘性の最適化等によ
り白キズのない固体撮像装置の実現が可能である。
結果、暗電流値で約１／３、白キズで約１／２の低減効
果が確認された。暗電流値、飽和出力のバラツキも従来
の約１／２に低減することが同時に確認された。また、
先ほど述べたポリシリコン酸化膜の粘性の最適化等によ
り白キズのない固体撮像装置の実現が可能である。
【００２２】
【発明の効果】本発明によれば、固体撮像装置のゲート
絶縁膜をシリコン酸化膜から酸化膜−シリコン窒化膜−
酸化膜もしくは酸化膜−シリコン窒化膜の積層構造に変
更し、シリコン窒化膜形成領域をポリシリコンゲート電
極長、電極幅より広くし、後工程で形成されるバーズビ
ークが原因で発生するシリコン基板中の結晶歪をポリシ
リコンゲート電極端から離して、その結晶歪をフォトダ
イオード表面のｐ++型領域に位置させることにより、結
晶歪が原因で対生成により発生する電子をｐ++層で再結
合することが可能となり、低い暗電流特性と白キズのな
い固体撮像装置を実現することが可能である。
絶縁膜をシリコン酸化膜から酸化膜−シリコン窒化膜−
酸化膜もしくは酸化膜−シリコン窒化膜の積層構造に変
更し、シリコン窒化膜形成領域をポリシリコンゲート電
極長、電極幅より広くし、後工程で形成されるバーズビ
ークが原因で発生するシリコン基板中の結晶歪をポリシ
リコンゲート電極端から離して、その結晶歪をフォトダ
イオード表面のｐ++型領域に位置させることにより、結
晶歪が原因で対生成により発生する電子をｐ++層で再結
合することが可能となり、低い暗電流特性と白キズのな
い固体撮像装置を実現することが可能である。
【００２３】また、本発明の製造方法によれば、、フォ
トダイオード上の絶縁膜（酸化膜−シリコン窒化膜−酸
化膜）の膜厚を再現性良く一定にすることで、その絶縁
膜上からイオン注入で形成する正孔蓄積層ｐ++型領域の
不純物プロファイルのバラツキを抑制することが可能と
なり、安定した飽和出力と暗電流特性を示す固体撮像装
置を実現することが可能である。
トダイオード上の絶縁膜（酸化膜−シリコン窒化膜−酸
化膜）の膜厚を再現性良く一定にすることで、その絶縁
膜上からイオン注入で形成する正孔蓄積層ｐ++型領域の
不純物プロファイルのバラツキを抑制することが可能と
なり、安定した飽和出力と暗電流特性を示す固体撮像装
置を実現することが可能である。
【図１】本発明の一実施例による固体撮像装置の断面構
造を示す図
造を示す図
【図２】本発明の一実施例による固体撮像装置の断面構
造を示す図
造を示す図
【図３】本発明による固体撮像装置の製造方法の断面構
造を示す図
造を示す図
【図４】従来の固体撮像装置の断面構造を示す図
１ ｎ型シリコン基板 ２ ｐ型ウエル ３ ｎ-型領域 ４ ｎ型領域 ５ ゲート酸化膜 ６ ポリシリコンゲート電極 ７ ポリシリコン酸化膜 ８ 酸化膜 ９ ｐ++型領域 １０ バーズビーク １１ シリコン基板中の結晶歪 １２ シリコン窒化膜 １３ 酸化膜
Claims (3)
- 【請求項１】ｎ型半導体基板上に形成されたｐ型ウエル
領域と、同ｐ型ウエル領域中の基板の主面から拡散形成
された第１のｎ型半導体領域からなる光電変換部と、第
１のｎ型半導体領域内の基板主面から拡散形成されたｐ
型半導体領域と、前記光電変換部から所定寸法で離間し
た位置にｐ型ウエル領域中の基板の主面から拡散形成さ
れ、信号電荷を受け取り順次転送を行う第２のｎ型半導
体領域とからなる光電変換要素の複数個がマトリックス
状に配された光電変換半導体装置において、基板主面上
に第１の酸化膜、耐酸化性の膜、第２の酸化膜の順に堆
積するか、もしくは第１の酸化膜、耐酸化性の膜の順に
堆積し、前記耐酸化性の膜の端部がｐ型半導体領域上ま
で延在され、かつゲート電極領域より幅広くなるように
形成されたことを特徴とする固体撮像装置。 - 【請求項２】基板主面上に第１の酸化膜と一体的に形成
されるフィールド酸化膜が耐酸化性の膜の除外された領
域に形成されたことを特徴とする特許請求の範囲請求項
１記載の固体撮像装置。 - 【請求項３】ｎ型半導体基板上に形成されたｐ型ウエル
領域と、同ｐ型ウエル領域中の基板の主面から拡散形成
された第１のｎ型半導体領域からなる光電変換部と、第
１のｎ型半導体領域内の基板主面から拡散形成されたｐ
型半導体領域と、前記光電変換部から所定寸法で離間し
た位置にｐ型ウエル領域中の基板の主面から拡散形成さ
れ、信号電荷を受け取り順次転送を行う第２のｎ型半導
体領域とからなる光電変換要素の複数個がマトリックス
状に配置して形成した後、基板主面上にゲート用絶縁膜
を第１の酸化膜、耐酸化性の膜の順に堆積する工程と、
その後前記耐酸化性の膜がゲート電極領域より幅広く残
存するようにエッチング除去する工程と、積層構造のゲ
ート絶縁膜上にゲート電極領域を形成する工程とからな
る固体撮像装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4014513A JPH05206436A (ja) | 1992-01-30 | 1992-01-30 | 固体撮像装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4014513A JPH05206436A (ja) | 1992-01-30 | 1992-01-30 | 固体撮像装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206436A true JPH05206436A (ja) | 1993-08-13 |
Family
ID=11863167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4014513A Pending JPH05206436A (ja) | 1992-01-30 | 1992-01-30 | 固体撮像装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05206436A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7061030B2 (en) | 2003-09-04 | 2006-06-13 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device, a manufacturing method thereof, and a camera |
-
1992
- 1992-01-30 JP JP4014513A patent/JPH05206436A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7061030B2 (en) | 2003-09-04 | 2006-06-13 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device, a manufacturing method thereof, and a camera |
| US7411229B2 (en) | 2003-09-04 | 2008-08-12 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device, a manufacturing method thereof, and a camera |
| CN100452413C (zh) * | 2003-09-04 | 2009-01-14 | 松下电器产业株式会社 | 半导体器件、其制造方法及摄影机 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5581099A (en) | CCD solid state image device which has a semiconductor substrate with a P-type region with an N-type region formed therein by injection of arsenic | |
| KR950009806B1 (ko) | Ccd 전하전송소자와 고체촬상장치 및 그 제조방법 | |
| US20050064620A1 (en) | CMOS image sensor and method for manufacturing the same | |
| JPH04355964A (ja) | 固体撮像装置及びその製造方法 | |
| JPH06216361A (ja) | Ｃｃｄ映像センサ及びその製造方法 | |
| EP0502521B1 (en) | Solid-state image pickup device and method of manufacturing the same | |
| US5288656A (en) | Method of manufacturing a CCD solid state image sensing device | |
| JPH07162024A (ja) | 半導体紫外線センサ | |
| KR100562668B1 (ko) | 암신호 감소를 위한 이미지센서 제조 방법 | |
| JP2000500296A (ja) | 電荷結合素子及びそのような素子を製造する方法 | |
| US5246875A (en) | Method of making charge coupled device image sensor | |
| JP2006186118A (ja) | 固体撮像素子、固体撮像素子の製造方法および撮像装置 | |
| JPH05206436A (ja) | 固体撮像装置及びその製造方法 | |
| KR0162691B1 (ko) | 고체 촬상소자의 수광부 구조 및 그 제조방법 | |
| US6140670A (en) | Photodiode structure having mask to reduce leakage current | |
| JP3162440B2 (ja) | 固体撮像装置の製造方法 | |
| JP3241084B2 (ja) | 固体撮像装置 | |
| JPH06140615A (ja) | 固体撮像装置の製造方法 | |
| JP3026834B2 (ja) | 固体撮像装置 | |
| JPH03190272A (ja) | 固体撮像装置 | |
| JP3772920B6 (ja) | 固体撮像素子の受光部製造方法 | |
| KR100272564B1 (ko) | 고체촬상소자의제조방법 | |
| JP2835754B2 (ja) | 半導体撮像装置及びその製造方法 | |
| JPH06224403A (ja) | 固体撮像装置およびその製造方法 | |
| JPH05183184A (ja) | 固体撮像装置の製造方法 |