JPH05206367A - 直接配分配線システム - Google Patents
直接配分配線システムInfo
- Publication number
- JPH05206367A JPH05206367A JP4189115A JP18911592A JPH05206367A JP H05206367 A JPH05206367 A JP H05206367A JP 4189115 A JP4189115 A JP 4189115A JP 18911592 A JP18911592 A JP 18911592A JP H05206367 A JPH05206367 A JP H05206367A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- direct distribution
- connection
- wiring system
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009826 distribution Methods 0.000 title claims abstract description 35
- 230000008439 repair process Effects 0.000 claims abstract description 27
- 239000004020 conductor Substances 0.000 claims abstract description 23
- 230000008859 change Effects 0.000 claims abstract description 12
- 238000005520 cutting process Methods 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 19
- 238000001465 metallisation Methods 0.000 claims description 6
- 230000007547 defect Effects 0.000 abstract description 17
- 230000002950 deficient Effects 0.000 abstract description 8
- 230000002441 reversible effect Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 17
- 230000003071 parasitic effect Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000010304 firing Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000009918 complex formation Effects 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001182 laser chemical vapour deposition Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5382—Adaptable interconnections, e.g. for engineering changes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 ＩＣ付着パッドと技術変更パッドの間の再配
分および／または埋め込まれた接続部への必要性を排除
し、このような機能に対応するパターン化された導体層
への必要性を排除することにより、マルチチップ・モジ
ュール（ＭＣＭ）における修復または技術変更を実施す
ることを容易にする直接配分配線システムを提供する。 【構成】 ＭＣＭの動作は、直接配分構造１２に切断可
能な導体２７を与えることによって達成される欠陥導体
の切断による集中容量の減少と、ＭＣＭ上の再配分配線
層および増大したＩＣ密度の減少とを、配線システムに
対して可能にすることにより改良される。完全な可能欠
陥範囲、および可逆的な技術変更における完全な自由裁
量が、デバイス１１の表面上の配線システムの全要素を
形成することにより与えられる。
分および／または埋め込まれた接続部への必要性を排除
し、このような機能に対応するパターン化された導体層
への必要性を排除することにより、マルチチップ・モジ
ュール（ＭＣＭ）における修復または技術変更を実施す
ることを容易にする直接配分配線システムを提供する。 【構成】 ＭＣＭの動作は、直接配分構造１２に切断可
能な導体２７を与えることによって達成される欠陥導体
の切断による集中容量の減少と、ＭＣＭ上の再配分配線
層および増大したＩＣ密度の減少とを、配線システムに
対して可能にすることにより改良される。完全な可能欠
陥範囲、および可逆的な技術変更における完全な自由裁
量が、デバイス１１の表面上の配線システムの全要素を
形成することにより与えられる。
Description
【０００１】
【産業上の利用分野】本発明は、一般的に、マルチチッ
プ・モジュール（ＭＣＭ）のための配線システムに関
し、特に、薄膜技術により形成された、多層セラミック
・モジュールおよびモジュール配線等の、複数の層から
構成されるマルチチップ・モジュールの、修復および技
術変更を容易にする配線システムに関する。
プ・モジュール（ＭＣＭ）のための配線システムに関
し、特に、薄膜技術により形成された、多層セラミック
・モジュールおよびモジュール配線等の、複数の層から
構成されるマルチチップ・モジュールの、修復および技
術変更を容易にする配線システムに関する。
【０００２】
【従来の技術】異なる技術による集積回路の形成は、か
なり以前から知られている。このような集積回路チップ
を含む電子システムの複雑さの増大に対する要求は、複
数の集積回路チップを含むマルチチップ・モジュールの
発展の原因となってきた。このようなモジュールが必要
となるのは、単一チップ上での構成が不可能または経済
的に不利であるような異なる技術によってチップ上に所
望の回路を集積せねばならないとき、あるいは、回路の
複雑さおよびデバイス総数が余りに大きくて、良好なチ
ップ生産歩留りと一致させて単一チップ上に集積させる
ことができない場合である。
なり以前から知られている。このような集積回路チップ
を含む電子システムの複雑さの増大に対する要求は、複
数の集積回路チップを含むマルチチップ・モジュールの
発展の原因となってきた。このようなモジュールが必要
となるのは、単一チップ上での構成が不可能または経済
的に不利であるような異なる技術によってチップ上に所
望の回路を集積せねばならないとき、あるいは、回路の
複雑さおよびデバイス総数が余りに大きくて、良好なチ
ップ生産歩留りと一致させて単一チップ上に集積させる
ことができない場合である。
【０００３】このようなマルチチップ・モジュール（Ｍ
ＣＭ）のとる形態は、通常、複数のチップを実装するこ
とのできる表面を有する比較的大きな多層構造である。
多層構造は多層回路基板と同様であり、任意の２層間の
インタフェースにおいて面と平行な方向に配線を施すこ
とができる。配線は面と垂直に、かつ、層の中に導電物
質で選択的に充填されたスルーホールまたは“バイア”
を持つ配線層の間に、設けることができる。マルチチッ
プ・モジュールは、種々の技術、例えば、多層焼成（ｃ
ｏ−ｆｉｒｅｄ）セラミックス，シリコンベース薄膜構
造，セラミックベース薄膜構造，およびそれらを組み合
わせた技術等で実施されてきた。
ＣＭ）のとる形態は、通常、複数のチップを実装するこ
とのできる表面を有する比較的大きな多層構造である。
多層構造は多層回路基板と同様であり、任意の２層間の
インタフェースにおいて面と平行な方向に配線を施すこ
とができる。配線は面と垂直に、かつ、層の中に導電物
質で選択的に充填されたスルーホールまたは“バイア”
を持つ配線層の間に、設けることができる。マルチチッ
プ・モジュールは、種々の技術、例えば、多層焼成（ｃ
ｏ−ｆｉｒｅｄ）セラミックス，シリコンベース薄膜構
造，セラミックベース薄膜構造，およびそれらを組み合
わせた技術等で実施されてきた。
【０００４】しかし、多層構造のために、多層構造の表
面と違う所の配線にアクセスすることができない。その
ため、技術変更を即座に行えない。おそらく、等しく重
要なのは、電子モジュールが、含んでいるチップに比べ
て大きいとき、しばしば非常に複雑であったり、全体の
寸法がかなり小さかったりするという事実である。その
ため、電子モジュールは実装するべきチップと同様に、
接続部欠陥を有し、多層構造の製造歩留りもまた考慮し
なければならない。導体の長さは全く重要である。なぜ
なら、複雑な配線メタライゼーションは、１チップの各
出力端子を、他のチップ上の他の複数の入力端子に接続
できるように施さねばならないからである。さらに、い
わゆるファンアウト配線は、チップの接続部間隔に特徴
を有する密な配線パターンと、ＭＣＭ上の比較的より粗
な配線パターンとの間をインタフェースするのに施され
ることが多い。回路欠陥の問題は、多層構造を形成する
のに用いる製造工程により悪化し、その製造工程は焼成
セラミック技術の代わりに、導体ペーストをノズルでフ
ァイン・ステンシルにより引き延ばすことを含み、どち
らの技術も摩耗と擦傷を受け、さらに、この製造工程は
導体が要求されない場所でのペーストのリフトオフを含
んでいる。導電性ペーストの不十分なまたは不均一な引
き延ばし、または、ステンシル・パターンの小部分のリ
フトオフは、多層構造内に不所望の導体欠陥を生じさせ
る可能性がある。
面と違う所の配線にアクセスすることができない。その
ため、技術変更を即座に行えない。おそらく、等しく重
要なのは、電子モジュールが、含んでいるチップに比べ
て大きいとき、しばしば非常に複雑であったり、全体の
寸法がかなり小さかったりするという事実である。その
ため、電子モジュールは実装するべきチップと同様に、
接続部欠陥を有し、多層構造の製造歩留りもまた考慮し
なければならない。導体の長さは全く重要である。なぜ
なら、複雑な配線メタライゼーションは、１チップの各
出力端子を、他のチップ上の他の複数の入力端子に接続
できるように施さねばならないからである。さらに、い
わゆるファンアウト配線は、チップの接続部間隔に特徴
を有する密な配線パターンと、ＭＣＭ上の比較的より粗
な配線パターンとの間をインタフェースするのに施され
ることが多い。回路欠陥の問題は、多層構造を形成する
のに用いる製造工程により悪化し、その製造工程は焼成
セラミック技術の代わりに、導体ペーストをノズルでフ
ァイン・ステンシルにより引き延ばすことを含み、どち
らの技術も摩耗と擦傷を受け、さらに、この製造工程は
導体が要求されない場所でのペーストのリフトオフを含
んでいる。導電性ペーストの不十分なまたは不均一な引
き延ばし、または、ステンシル・パターンの小部分のリ
フトオフは、多層構造内に不所望の導体欠陥を生じさせ
る可能性がある。
【０００５】このような構造は複雑で、層毎に多くの処
理工程を必要とするので、多層構造の製造にはかなりの
費用が含まれる。そのため、多層構造は修復可能である
ことが経済的に重要である。同様に、技術設計変更が可
能であることも重要である。以前はこれは“ＥＣｉｎ
ｇ”すなわち技術変更の実施として知られた方法によっ
て達成され、その方法は多層構造の上面でＩ／Ｏパッド
からＥＣパッドに、１以上の再配分配線層を与えること
を要求していた。信号接続はＥＣパッドからＥＣパッド
への配線によって、および、ＥＣパッドからチップＩ／
Ｏパッドへの多層構造内に形成された再配分配線によっ
て形成される。しかし、再配分配線のこれらの層も、他
の配線層と同じ可能な欠陥を有し、修復不可能である。
さらに、このような再配分配線パターンは、互いに近接
しており、高度なライン（例えば配線パターン）品質を
要求し、寄生容量が存在して、信号遅延，ノイズ限界引
き下げ，および他の効果を引き起こすことにより、配線
設計規則に厳しい制限を課する。また、ここでは集合的
に技術変更（ＥＣ）と呼ばれる多くの種類の修復および
設計変更を容易にする機能を持つために、製造物および
製造方法にかなりの複雑さが要求される。この機能も従
来から再配分配線およびＥＣパッドに対する追加のな領
域を要求し、ＭＣＭの最大可能密度を制限している。も
ちろん、これは、ＭＣＭの性能を、そこに含まれるＩＣ
の数からは実用面で、かつ、遅延，ノイズ，より長い配
線，および寄生容量等からは機能面で、制限している。
理工程を必要とするので、多層構造の製造にはかなりの
費用が含まれる。そのため、多層構造は修復可能である
ことが経済的に重要である。同様に、技術設計変更が可
能であることも重要である。以前はこれは“ＥＣｉｎ
ｇ”すなわち技術変更の実施として知られた方法によっ
て達成され、その方法は多層構造の上面でＩ／Ｏパッド
からＥＣパッドに、１以上の再配分配線層を与えること
を要求していた。信号接続はＥＣパッドからＥＣパッド
への配線によって、および、ＥＣパッドからチップＩ／
Ｏパッドへの多層構造内に形成された再配分配線によっ
て形成される。しかし、再配分配線のこれらの層も、他
の配線層と同じ可能な欠陥を有し、修復不可能である。
さらに、このような再配分配線パターンは、互いに近接
しており、高度なライン（例えば配線パターン）品質を
要求し、寄生容量が存在して、信号遅延，ノイズ限界引
き下げ，および他の効果を引き起こすことにより、配線
設計規則に厳しい制限を課する。また、ここでは集合的
に技術変更（ＥＣ）と呼ばれる多くの種類の修復および
設計変更を容易にする機能を持つために、製造物および
製造方法にかなりの複雑さが要求される。この機能も従
来から再配分配線およびＥＣパッドに対する追加のな領
域を要求し、ＭＣＭの最大可能密度を制限している。も
ちろん、これは、ＭＣＭの性能を、そこに含まれるＩＣ
の数からは実用面で、かつ、遅延，ノイズ，より長い配
線，および寄生容量等からは機能面で、制限している。
【０００６】前述の技術を用いると、図６に示したよう
に、修復または技術変更は、いわゆる“イエローワイ
ヤ”１１０を用いた点対点配線により行われる。付加的
された接続部を形成するために、イエローワイヤ１１０
の一端をＥＣパッド１０５に接続し（例えばボンディン
グし）、そのワイヤを他のＥＣパッド１１１′まで延ば
し、ＥＣパッド１１１′にワイヤの他端を接続してい
た。元から形成されている信号ネット１０７の一部は、
欠陥があるとき（例えば１０８において）、ＥＣパッド
１０５から信号パッド１１１への元からある接続部１０
６を除去することにより除去される。モジュールの小領
域においてこのような操作を実施するには、かなり複雑
な自動化が必要であり、特に、修復のために接続部を形
成し、モジュールからモジュールへと変更し、形成され
る極端に複雑な回路の自動化テストと組合せなければな
らないときは場合そうである。
に、修復または技術変更は、いわゆる“イエローワイ
ヤ”１１０を用いた点対点配線により行われる。付加的
された接続部を形成するために、イエローワイヤ１１０
の一端をＥＣパッド１０５に接続し（例えばボンディン
グし）、そのワイヤを他のＥＣパッド１１１′まで延ば
し、ＥＣパッド１１１′にワイヤの他端を接続してい
た。元から形成されている信号ネット１０７の一部は、
欠陥があるとき（例えば１０８において）、ＥＣパッド
１０５から信号パッド１１１への元からある接続部１０
６を除去することにより除去される。モジュールの小領
域においてこのような操作を実施するには、かなり複雑
な自動化が必要であり、特に、修復のために接続部を形
成し、モジュールからモジュールへと変更し、形成され
る極端に複雑な回路の自動化テストと組合せなければな
らないときは場合そうである。
【０００７】図６から留意すべきことは、チップ１０１
からＥＣパッド１０５への接続部は、しばしばＣ４パッ
ドと呼ばれるパッド１０２と、そのＥＣパッド１０２の
下のバイア接続部１０３と、再配分配線層１０４への他
のバイア接続部と、基板の表面へ接続を返す同様の接続
部とを含んでいることである。欠陥１０９は、この接続
部の任意の点で発生する可能性があり、このような欠陥
は修復不可能である。さらに図６から留意すべきは、欠
陥部１０８の修復は通常、デリート（ｄｅｌｅｔｅ）ラ
イン１０６および１０６′が除去されて、ＥＣパッド１
０５からＥＣパッド１０５′の間で行われることであ
る。しかし、信号ネット１０７の一部１１２がそのまま
残っているために、“イエローワイヤ”接続１１０をＥ
Ｃパッド１０５′または信号捕獲パッド１１１′のどち
らかに施すことができるが、デリートライン１０６′を
除去してはならない。このため、信号捕獲パッド１１１
と欠陥部１０８との間の欠陥配線の一部だけを、デリー
トライン１０６の削除により回路から除去し、寄生容量
を減少させることができる。欠陥部１０８のために機能
していない部分１０７′は、回路に接続されたままで、
寄生容量を増大させる。Ｃ４パッド１０２とＥＣパッド
１０５との間の任意の接続部を回路から除去する方法は
ないので、たとえ修復が行われなくても、同じことが再
配分配線１０４にも当てはまる。
からＥＣパッド１０５への接続部は、しばしばＣ４パッ
ドと呼ばれるパッド１０２と、そのＥＣパッド１０２の
下のバイア接続部１０３と、再配分配線層１０４への他
のバイア接続部と、基板の表面へ接続を返す同様の接続
部とを含んでいることである。欠陥１０９は、この接続
部の任意の点で発生する可能性があり、このような欠陥
は修復不可能である。さらに図６から留意すべきは、欠
陥部１０８の修復は通常、デリート（ｄｅｌｅｔｅ）ラ
イン１０６および１０６′が除去されて、ＥＣパッド１
０５からＥＣパッド１０５′の間で行われることであ
る。しかし、信号ネット１０７の一部１１２がそのまま
残っているために、“イエローワイヤ”接続１１０をＥ
Ｃパッド１０５′または信号捕獲パッド１１１′のどち
らかに施すことができるが、デリートライン１０６′を
除去してはならない。このため、信号捕獲パッド１１１
と欠陥部１０８との間の欠陥配線の一部だけを、デリー
トライン１０６の削除により回路から除去し、寄生容量
を減少させることができる。欠陥部１０８のために機能
していない部分１０７′は、回路に接続されたままで、
寄生容量を増大させる。Ｃ４パッド１０２とＥＣパッド
１０５との間の任意の接続部を回路から除去する方法は
ないので、たとえ修復が行われなくても、同じことが再
配分配線１０４にも当てはまる。
【０００８】ある程度の修復および技術変更が行われる
ことを可能にする他の従来技術の配線方法の例として、
米国特許第４，４８９，３６４号明細書が示す電子回路
モジュールは、チップが接続されるパッドへの接続部
が、多層構造の本体内に埋め込まれているのに周期的に
モジュールの表面に出され、いわゆる“ドッグボーン
（犬骨）”形状のＥＣパッドによってリンクされてい
る。ドッグボーンの狭小部分を切断することにより、こ
れらの接続部の連続性は破壊され、元の接続が切断され
た所かされなかった所にＥＣ接続部を形成する。しか
し、もし欠陥がＣ４パッドおよび第１のＥＣパッドの中
または間に発生するならば、修復は不可能で、モジュー
ルは廃棄されねばならない。バイアホールを経る配線
は、特に、不連続の発生に弱く、また、修復可能であろ
うとなかろうと、ともかく、修復はかなりの距離に亘る
点対点配線を要求し、配線システム全体の寄生容量をさ
らに増大させる。この配線方法に関係し、バイアを経る
多層構造の繰り返し垂直横断を含む配線長が大であり、
大きな集中容量を有することも容易に理解される。
ことを可能にする他の従来技術の配線方法の例として、
米国特許第４，４８９，３６４号明細書が示す電子回路
モジュールは、チップが接続されるパッドへの接続部
が、多層構造の本体内に埋め込まれているのに周期的に
モジュールの表面に出され、いわゆる“ドッグボーン
（犬骨）”形状のＥＣパッドによってリンクされてい
る。ドッグボーンの狭小部分を切断することにより、こ
れらの接続部の連続性は破壊され、元の接続が切断され
た所かされなかった所にＥＣ接続部を形成する。しか
し、もし欠陥がＣ４パッドおよび第１のＥＣパッドの中
または間に発生するならば、修復は不可能で、モジュー
ルは廃棄されねばならない。バイアホールを経る配線
は、特に、不連続の発生に弱く、また、修復可能であろ
うとなかろうと、ともかく、修復はかなりの距離に亘る
点対点配線を要求し、配線システム全体の寄生容量をさ
らに増大させる。この配線方法に関係し、バイアを経る
多層構造の繰り返し垂直横断を含む配線長が大であり、
大きな集中容量を有することも容易に理解される。
【０００９】また、米国特許第４，７４６，８１５号明
細書は、モジュール内でレシーバ回路とドライバ回路と
の間にＥＣパッドを共有することを可能にするスイッチ
ング回路を提供している。米国特許第４，６５２，９７
４号明細書は、特に図１および図６におけるように、従
来技術による複雑な再配分配線層を示している。米国特
許第４，４５３，１７６号明細書は、多層構造にコンデ
ンサを埋め込んだ配線を示している。米国特許第４，８
４０，９２４号明細書は、ドッグボーンＥＣパッドのた
めの特別な構造を示している。米国特許第４，２５４，
４４５号明細書は、モジュール内の多数のチップに対
し、可能な交叉配線を最小化し、供給できるＥＣパッド
の数を最大化する千鳥状のチップ位置配置を示してい
る。再配分を用いた修復可能なマルチレベル・オーバー
レイ・システムを示している米国特許もある。米国特許
第４，５４６，４１３号明細書は、ＥＣパッドを多層構
造の主たる両表面に与えるモジュール構造を示してい
る。米国特許第４，７０６，１６５号明細書は、モジュ
ール接続ピンへの接続部を、バイアを経てモジュールの
上面のＥＣパッドにかけて形成して、形成可能な種類の
技術変更および修復を増大させる多層構造を示してい
る。
細書は、モジュール内でレシーバ回路とドライバ回路と
の間にＥＣパッドを共有することを可能にするスイッチ
ング回路を提供している。米国特許第４，６５２，９７
４号明細書は、特に図１および図６におけるように、従
来技術による複雑な再配分配線層を示している。米国特
許第４，４５３，１７６号明細書は、多層構造にコンデ
ンサを埋め込んだ配線を示している。米国特許第４，８
４０，９２４号明細書は、ドッグボーンＥＣパッドのた
めの特別な構造を示している。米国特許第４，２５４，
４４５号明細書は、モジュール内の多数のチップに対
し、可能な交叉配線を最小化し、供給できるＥＣパッド
の数を最大化する千鳥状のチップ位置配置を示してい
る。再配分を用いた修復可能なマルチレベル・オーバー
レイ・システムを示している米国特許もある。米国特許
第４，５４６，４１３号明細書は、ＥＣパッドを多層構
造の主たる両表面に与えるモジュール構造を示してい
る。米国特許第４，７０６，１６５号明細書は、モジュ
ール接続ピンへの接続部を、バイアを経てモジュールの
上面のＥＣパッドにかけて形成して、形成可能な種類の
技術変更および修復を増大させる多層構造を示してい
る。
【００１０】
【発明が解決しようとする課題】本発明の目的は、修復
および技術変更またはその一方を実施し、再配分配線の
供給の必要性を排除するシステムを提供することにあ
る。
および技術変更またはその一方を実施し、再配分配線の
供給の必要性を排除するシステムを提供することにあ
る。
【００１１】本発明の他の目的は、マルチチップ・モジ
ュールにおいて修復および技術変更またはその一方を容
易にし、減少された寄生容量および導体間の容量性結合
を示すシステムを提供することにある。
ュールにおいて修復および技術変更またはその一方を容
易にし、減少された寄生容量および導体間の容量性結合
を示すシステムを提供することにある。
【００１２】本発明のさらに他の目的は、ＭＣＭにおい
て修復および技術変更を容易にし、広い寛容度の自由裁
量配線を与える直接配分配線システムを提供することに
ある。
て修復および技術変更を容易にし、広い寛容度の自由裁
量配線を与える直接配分配線システムを提供することに
ある。
【００１３】本発明のまた他の目的は、ＭＣＭの上部の
減少した領域を用いてＭＣＭの変更および修復をもたら
し、密度と性能の増大をもたらすサポートを提供するこ
とにある。
減少した領域を用いてＭＣＭの変更および修復をもたら
し、密度と性能の増大をもたらすサポートを提供するこ
とにある。
【００１４】本発明の他のさらなる目的は、電子回路に
おける欠陥接続部の寄生容量を排除する直接配分配線シ
ステムを提供することにある。
おける欠陥接続部の寄生容量を排除する直接配分配線シ
ステムを提供することにある。
【００１５】
【課題を解決するための手段】本発明の上述のおよび他
の目的を達成するために、基板に対する直接配分配線シ
ステムが提供され、この配線システムは、アレイ内に配
置された少なくとも２つの接続パッドを有し、かつ、そ
の基板の表面に、少なくとも２つの直接配分構造を有
し、この直接配分構造のそれぞれは、１つの接続パッド
と、この接続パッドから間隔をおいた信号パッドと、こ
れら接続パッドと信号パッドの間の接続部とを含み、少
なくとも２つの直接配分構造の間に導体が延びている。
の目的を達成するために、基板に対する直接配分配線シ
ステムが提供され、この配線システムは、アレイ内に配
置された少なくとも２つの接続パッドを有し、かつ、そ
の基板の表面に、少なくとも２つの直接配分構造を有
し、この直接配分構造のそれぞれは、１つの接続パッド
と、この接続パッドから間隔をおいた信号パッドと、こ
れら接続パッドと信号パッドの間の接続部とを含み、少
なくとも２つの直接配分構造の間に導体が延びている。
【００１６】本発明の他の面によると、修復または技術
変更を実施する方法が提供され、この方法は、接続パッ
ドのアレイのそれぞれの間に形成された導体と接続パッ
ドの間にシャントを形成するステップを含んでいる。
変更を実施する方法が提供され、この方法は、接続パッ
ドのアレイのそれぞれの間に形成された導体と接続パッ
ドの間にシャントを形成するステップを含んでいる。
【００１７】
【実施例】図、特に図１を参照すると、回路基板，カー
ド，または好適に以後、集合的に基板と呼ばれる本発明
のマルチチップ・モジュール（ＭＣＭ）に含まれること
ができる単一集積回路（ＩＣ）チップを実装したサイト
の平面図が示される。以後の説明において留意すべき
は、本発明が実施される基板の型（例えば、単層構造，
多層構造，カード，回路基板，回路モジュール等）に拘
らず、他の方法で構成される層および回路は、本発明に
よって取り除かれるＥＣパッドに、埋め込まれた接続部
を与える再配分ネットを削除しないで無変更のまま製造
されることである。本発明を使用できるＭＣＭ，または
他の基板，または特定の種類の集積回路についての詳細
な説明は、本発明の完全な理解に必要でない。また、留
意すべきは、本発明により基板上に導体パターンを与え
るために、任意のメタライゼーション，金属堆積，また
は金属除去プロセスによって、基板に付加する直接配分
配線システムの要素を形成することができることであ
る。
ド，または好適に以後、集合的に基板と呼ばれる本発明
のマルチチップ・モジュール（ＭＣＭ）に含まれること
ができる単一集積回路（ＩＣ）チップを実装したサイト
の平面図が示される。以後の説明において留意すべき
は、本発明が実施される基板の型（例えば、単層構造，
多層構造，カード，回路基板，回路モジュール等）に拘
らず、他の方法で構成される層および回路は、本発明に
よって取り除かれるＥＣパッドに、埋め込まれた接続部
を与える再配分ネットを削除しないで無変更のまま製造
されることである。本発明を使用できるＭＣＭ，または
他の基板，または特定の種類の集積回路についての詳細
な説明は、本発明の完全な理解に必要でない。また、留
意すべきは、本発明により基板上に導体パターンを与え
るために、任意のメタライゼーション，金属堆積，また
は金属除去プロセスによって、基板に付加する直接配分
配線システムの要素を形成することができることであ
る。
【００１８】図示のように、ＩＣチップ１１を、その下
面上のＣ４端子のアレイと共に配置し、基板の上部のＣ
４パッド等の接続パッドに接続するように配置する。こ
れらのＣ４構造は、通常は、チップ上に盛り上げられた
半田ビーズのような（図４および図５の一点鎖線によっ
て示される）形をし、ＩＣチップがＭＣＭまたは基板上
のＣ４パッドに圧着され、かつ、デバイス全体を加熱し
て半田を溶融させるとき、ＭＣＭまたは基板への機械的
および電気的接続を形成する。接続部は、従来技術にお
けるように、モジュール内の多層構造を経て他のチップ
・サイトにかけて形成される。従来技術では、ＥＣ接続
を形成するために、再配分ネットを通じてＣ４パッドか
らＥＣパッドへ接続部を与えることが必要であった。従
来技術では、欠陥または所望の技術変更の位置はその性
質上、予測不可能であるので、Ｃ４パッドからＥＣパッ
ドへの接続部は、全ての可能な欠陥を修復して、達成さ
れるべき技術変更の全範囲を与える必要があることを認
識することが、本発明の重要性の理解に特に重要であ
る。また重要なのは、本発明では回避されていることだ
が、従来技術の再配分ネットは、ＩＣサイトの全Ｃ４パ
ッドから少なくとも１つの対応ＥＣパッドへの強制的な
接続を含み、含んでいるＥＣパッドおよび導体の数は最
小だったことである。導体が、ＭＣＭまたは基板上に形
成されようとその中に埋め込まれようと、その数および
必要な長さは、少なくとも所定の減少不可能な量の領域
を使用し、最小の寄生容量または集中容量を示し、その
両方とも、上述のように、ＭＣＭまたは基板の基本性能
を制限する。同様に重要なのは、可能な欠陥および技術
変更の全有効範囲の目標は、従来技術のＣ４パッドから
ＥＣパッドへの接続部が、埋め込まれることが多くて、
信号ネットと同様に欠陥の発生する可能性があるという
単純な理由のために、達成できないことを認識すること
である。同じ理由で、良好な欠陥範囲を与えることを意
図した再配分ネットは、非常に複雑で、高容量であり、
回路のコストおよび性能、またはその一方に妥協して処
理される。さらに、重要なことは、Ｃ４パッドからＥＣ
パッドへの接続部は、大部分において、Ｃ４パッドへの
接続部が、図６に示したようにＣ４パッドのすぐ下から
形成されるために、容量を減少させるように修復したり
回路から除去したりすることができないことである。
面上のＣ４端子のアレイと共に配置し、基板の上部のＣ
４パッド等の接続パッドに接続するように配置する。こ
れらのＣ４構造は、通常は、チップ上に盛り上げられた
半田ビーズのような（図４および図５の一点鎖線によっ
て示される）形をし、ＩＣチップがＭＣＭまたは基板上
のＣ４パッドに圧着され、かつ、デバイス全体を加熱し
て半田を溶融させるとき、ＭＣＭまたは基板への機械的
および電気的接続を形成する。接続部は、従来技術にお
けるように、モジュール内の多層構造を経て他のチップ
・サイトにかけて形成される。従来技術では、ＥＣ接続
を形成するために、再配分ネットを通じてＣ４パッドか
らＥＣパッドへ接続部を与えることが必要であった。従
来技術では、欠陥または所望の技術変更の位置はその性
質上、予測不可能であるので、Ｃ４パッドからＥＣパッ
ドへの接続部は、全ての可能な欠陥を修復して、達成さ
れるべき技術変更の全範囲を与える必要があることを認
識することが、本発明の重要性の理解に特に重要であ
る。また重要なのは、本発明では回避されていることだ
が、従来技術の再配分ネットは、ＩＣサイトの全Ｃ４パ
ッドから少なくとも１つの対応ＥＣパッドへの強制的な
接続を含み、含んでいるＥＣパッドおよび導体の数は最
小だったことである。導体が、ＭＣＭまたは基板上に形
成されようとその中に埋め込まれようと、その数および
必要な長さは、少なくとも所定の減少不可能な量の領域
を使用し、最小の寄生容量または集中容量を示し、その
両方とも、上述のように、ＭＣＭまたは基板の基本性能
を制限する。同様に重要なのは、可能な欠陥および技術
変更の全有効範囲の目標は、従来技術のＣ４パッドから
ＥＣパッドへの接続部が、埋め込まれることが多くて、
信号ネットと同様に欠陥の発生する可能性があるという
単純な理由のために、達成できないことを認識すること
である。同じ理由で、良好な欠陥範囲を与えることを意
図した再配分ネットは、非常に複雑で、高容量であり、
回路のコストおよび性能、またはその一方に妥協して処
理される。さらに、重要なことは、Ｃ４パッドからＥＣ
パッドへの接続部は、大部分において、Ｃ４パッドへの
接続部が、図６に示したようにＣ４パッドのすぐ下から
形成されるために、容量を減少させるように修復したり
回路から除去したりすることができないことである。
【００１９】対照的に、本発明は、欠陥の修正および技
術変更の実施を容易にするための、非常に簡略化された
システムを提供する。本発明による配線システムは、以
前に必要とされた再配分の必要性を完全に排除する直接
配分システム（ｄｉｒｅｃｔｄｉｓｔｒｉｂｕｔｉｏｎ
ｓｙｓｔｅｍ：ＤＤＳ）である。本発明は、“同様に
必要な”理由でＣ４パッドからＥＣパッドへの自由裁量
接続部を与える。これにより、必要なＥＣパッドの数が
大幅に減少し、改良された回路密度と性能が可能にな
る。またそれは、修復およびＥＣに関係する接続配線長
を最小化し、歩留りに妥協することなくモジュール性能
を最大化する。
術変更の実施を容易にするための、非常に簡略化された
システムを提供する。本発明による配線システムは、以
前に必要とされた再配分の必要性を完全に排除する直接
配分システム（ｄｉｒｅｃｔｄｉｓｔｒｉｂｕｔｉｏｎ
ｓｙｓｔｅｍ：ＤＤＳ）である。本発明は、“同様に
必要な”理由でＣ４パッドからＥＣパッドへの自由裁量
接続部を与える。これにより、必要なＥＣパッドの数が
大幅に減少し、改良された回路密度と性能が可能にな
る。またそれは、修復およびＥＣに関係する接続配線長
を最小化し、歩留りに妥協することなくモジュール性能
を最大化する。
【００２０】本発明の配線システムは、Ｃ４パッド２
１，ＬＳＴ信号パッド２６，Ｃ４接続パッド２２，Ｌ字
状ラインのようなＥＣライン（ＥＣＥ）１６，ＥＣ Ｌ
字状または接続パッド３５，ＥＣパッド１３，Ｃ４パッ
ド２１から信号パッド２６までのデリートライン２７，
埋め込まれたＥＣ配線（ＢＥＣＷ）１４，埋め込まれた
ＥＣデリートライン（ＢＥＣＤＬ）１９，および埋め込
まれたＥＣパッド（ＢＥＣＰ）１７を含むが、それらに
限定されない。（これら後者の構造は実際には埋め込ま
れておらず、ただ、埋め込まれた配線構造に直接接続し
て、それらに電気的にアクセスを与えるから、そう呼ば
れていることに留意されたい。）また、図２および図３
に示すように、ＤＤＳは複雑な構造であり、好適には、
Ｃ４（信号捕獲）パッド２１，信号パッド２６，および
信号パッド２６と信号捕獲（Ｃ４）パッド２１を接続す
るデリートサイト３１を含むデリートライン２７を含ん
でいる。さらに、本発明によると、Ｃ４パッドは、少な
くとも２つのＣ４接続パッド２２を含み、選択的に積層
されたメタライゼーションまたはハード配線により、Ｅ
Ｃライン１６上に形成されたパッド３５に接続できる接
続部３４を含んでいる。これについては、以下でより詳
細に説明する。
１，ＬＳＴ信号パッド２６，Ｃ４接続パッド２２，Ｌ字
状ラインのようなＥＣライン（ＥＣＥ）１６，ＥＣ Ｌ
字状または接続パッド３５，ＥＣパッド１３，Ｃ４パッ
ド２１から信号パッド２６までのデリートライン２７，
埋め込まれたＥＣ配線（ＢＥＣＷ）１４，埋め込まれた
ＥＣデリートライン（ＢＥＣＤＬ）１９，および埋め込
まれたＥＣパッド（ＢＥＣＰ）１７を含むが、それらに
限定されない。（これら後者の構造は実際には埋め込ま
れておらず、ただ、埋め込まれた配線構造に直接接続し
て、それらに電気的にアクセスを与えるから、そう呼ば
れていることに留意されたい。）また、図２および図３
に示すように、ＤＤＳは複雑な構造であり、好適には、
Ｃ４（信号捕獲）パッド２１，信号パッド２６，および
信号パッド２６と信号捕獲（Ｃ４）パッド２１を接続す
るデリートサイト３１を含むデリートライン２７を含ん
でいる。さらに、本発明によると、Ｃ４パッドは、少な
くとも２つのＣ４接続パッド２２を含み、選択的に積層
されたメタライゼーションまたはハード配線により、Ｅ
Ｃライン１６上に形成されたパッド３５に接続できる接
続部３４を含んでいる。これについては、以下でより詳
細に説明する。
【００２１】これらの要素は、組合せにおいて、ＭＣＭ
または基板の表面に完全にアクセス可能な配線システム
を提供し、全ての可能必要修復および技術変更を完全に
カバーするのに十分な柔軟性を与える。この柔軟性は、
好適には、Ｃ４パッド２１の間に配置されるＥＣＥ１６
の形態をとるＥＣライン・パターンと、デリートライン
２７によってＣ４パッドに接続され、ＤＤＳ１２を形成
する信号捕獲パッド２６の使用とにより与えられる。こ
の構造が従来技術と非常に明らかな対照を見せるのは、
従来技術においては、Ｃ４パッドが、埋め込まれた回路
への接続部を形成するバイア５１（図５参照）のサイト
をカバーしないことと、Ｃ４パッドからＥＣパッドへの
接続部が、埋め込まれるべきその接続部のどの部分も必
要としないことである。同じ理由で、本発明により与え
られるＣ４パッドへのすべての接続部は、ＭＣＭまたは
基板の表面に置かれるので、すべてのＥＣは可逆的であ
る（ｒｅｖｅｒｓｉｂｌｅ）。本発明の多数の他の利点
は、修復またはＥＣが行われる方法についての以下の説
明から明らかになるであろう。
または基板の表面に完全にアクセス可能な配線システム
を提供し、全ての可能必要修復および技術変更を完全に
カバーするのに十分な柔軟性を与える。この柔軟性は、
好適には、Ｃ４パッド２１の間に配置されるＥＣＥ１６
の形態をとるＥＣライン・パターンと、デリートライン
２７によってＣ４パッドに接続され、ＤＤＳ１２を形成
する信号捕獲パッド２６の使用とにより与えられる。こ
の構造が従来技術と非常に明らかな対照を見せるのは、
従来技術においては、Ｃ４パッドが、埋め込まれた回路
への接続部を形成するバイア５１（図５参照）のサイト
をカバーしないことと、Ｃ４パッドからＥＣパッドへの
接続部が、埋め込まれるべきその接続部のどの部分も必
要としないことである。同じ理由で、本発明により与え
られるＣ４パッドへのすべての接続部は、ＭＣＭまたは
基板の表面に置かれるので、すべてのＥＣは可逆的であ
る（ｒｅｖｅｒｓｉｂｌｅ）。本発明の多数の他の利点
は、修復またはＥＣが行われる方法についての以下の説
明から明らかになるであろう。
【００２２】第１に、Ｃ４パッドを信号パッドに接続す
るデリートライン２７を、摩耗，レーザ蒸発，切除，ま
たは他の技術によって切断する。接続部のこの切断は、
修復の場合には特に重要である。なぜなら、切断によっ
て、埋め込まれた欠陥導体のセグメントを回路から断線
し、多層接続構造の集中容量を減少させることができる
からである。
るデリートライン２７を、摩耗，レーザ蒸発，切除，ま
たは他の技術によって切断する。接続部のこの切断は、
修復の場合には特に重要である。なぜなら、切断によっ
て、埋め込まれた欠陥導体のセグメントを回路から断線
し、多層接続構造の集中容量を減少させることができる
からである。
【００２３】第２に、シャント３３を選択的メタライゼ
ーション、または他のステープルボンド等のプロセスに
よって形成し、Ｃ４接続パッド２２をＥＣＥ接続パッド
３５に接続するようにする。このシャントはレーザ化学
気相成長法（以後Ｌ−ＣＶＤという）によって形成され
る。すなわち、その気相成長方法において、金属前駆物
質（例えば金属化合物）の存在下でレーザにより局所的
に加熱することにより、金属前駆物質を揮発性ガスと金
属に分解して、その金属を局所的に加熱した領域に堆積
させる。Ｌ−ＣＶＤプロセスは例えば、米国特許第４，
８８０，９５９号明細書において説明されており、この
文献は参考文献として明細書中に完全に引用する。ある
いはまた、シャントは上述のように、短い“イエローワ
イヤ”によって形成される。すなわち、“イエローワイ
ヤ”３７の両端を、ステープル・ボンディングと呼ばれ
るプロセスにおいて、接続パッド２２および３５それぞ
れに同時に接続することにより形成される。ステープル
・ボンディング法は、米国特許出願第０７／７７１，７
０６号明細書“ＡＰＰＡＲＡＴＵＳ ＡＮＤＭＥＴＨＯ
Ｄ ＯＲ ＭＡＫＩＮＧ ＳＩＭＵＬＴＡＮＥＯＵＳ
ＥＬＥＣＴＲＩＣＡＬ ＣＯＮＮＥＣＴＩＯＮ”におい
て詳細に説明され、この文献は参考文献として本明細書
中に完全に引用する。ＥＣＥ接続パッド２２は、好適に
は、レーザにターゲットを与えるように、図のように、
タブの形にパターン化されている。シャントに対する可
能な配置は、図２に例示したように、ＥＣＥ接続パッド
の位置と配置を決定する。一般的に、ＥＣＥ接続パッド
すなわちタブ２２の数は、通常は２であるが、好適には
４つのそのようなＥＣＥ接続パッドを、図１に示すパッ
ドアレイの中央のＣ４パッドに与える。ＥＣＥ接続パッ
ド３５の位置は一般的に、Ｃ４パッドの両側であり、Ｅ
Ｃラインの中の各Ｃ４パッドに最も近い点である。
ーション、または他のステープルボンド等のプロセスに
よって形成し、Ｃ４接続パッド２２をＥＣＥ接続パッド
３５に接続するようにする。このシャントはレーザ化学
気相成長法（以後Ｌ−ＣＶＤという）によって形成され
る。すなわち、その気相成長方法において、金属前駆物
質（例えば金属化合物）の存在下でレーザにより局所的
に加熱することにより、金属前駆物質を揮発性ガスと金
属に分解して、その金属を局所的に加熱した領域に堆積
させる。Ｌ−ＣＶＤプロセスは例えば、米国特許第４，
８８０，９５９号明細書において説明されており、この
文献は参考文献として明細書中に完全に引用する。ある
いはまた、シャントは上述のように、短い“イエローワ
イヤ”によって形成される。すなわち、“イエローワイ
ヤ”３７の両端を、ステープル・ボンディングと呼ばれ
るプロセスにおいて、接続パッド２２および３５それぞ
れに同時に接続することにより形成される。ステープル
・ボンディング法は、米国特許出願第０７／７７１，７
０６号明細書“ＡＰＰＡＲＡＴＵＳ ＡＮＤＭＥＴＨＯ
Ｄ ＯＲ ＭＡＫＩＮＧ ＳＩＭＵＬＴＡＮＥＯＵＳ
ＥＬＥＣＴＲＩＣＡＬ ＣＯＮＮＥＣＴＩＯＮ”におい
て詳細に説明され、この文献は参考文献として本明細書
中に完全に引用する。ＥＣＥ接続パッド２２は、好適に
は、レーザにターゲットを与えるように、図のように、
タブの形にパターン化されている。シャントに対する可
能な配置は、図２に例示したように、ＥＣＥ接続パッド
の位置と配置を決定する。一般的に、ＥＣＥ接続パッド
すなわちタブ２２の数は、通常は２であるが、好適には
４つのそのようなＥＣＥ接続パッドを、図１に示すパッ
ドアレイの中央のＣ４パッドに与える。ＥＣＥ接続パッ
ド３５の位置は一般的に、Ｃ４パッドの両側であり、Ｅ
Ｃラインの中の各Ｃ４パッドに最も近い点である。
【００２４】第３に、ＥＣＥ１６は、シャント３３のそ
ばで、すなわち図３に示すように“デリート部”３２で
切断される。これは、使用するＣ４パッドと、シャント
と、ＥＣＥライン１６の一部とを含む回路ノードから、
ラインの残り容量を除去する効果を有する。おそらく、
同様に重要なことは、ＥＣＥ１６の残りを、所望または
必要ならば、他のＤＤＳに接続するのに使用できること
である。
ばで、すなわち図３に示すように“デリート部”３２で
切断される。これは、使用するＣ４パッドと、シャント
と、ＥＣＥライン１６の一部とを含む回路ノードから、
ラインの残り容量を除去する効果を有する。おそらく、
同様に重要なことは、ＥＣＥ１６の残りを、所望または
必要ならば、他のＤＤＳに接続するのに使用できること
である。
【００２５】第４に、Ｃ４パッドへの接続を完了するた
めに、“イエローワイヤ”１８を、ＥＣパッドから、Ｅ
ＣＥ１６の使用された部分を経て、ＢＥＣＰ１７に接続
する。
めに、“イエローワイヤ”１８を、ＥＣパッドから、Ｅ
ＣＥ１６の使用された部分を経て、ＢＥＣＰ１７に接続
する。
【００２６】第５に、この接続がＩＣの一部を既存の回
路に挿入するために行われるならば、２つのＢＥＣＰを
接続するＢＥＣＷ１４は切断される。また、この仮定に
基づくならば、上述の工程は、ＩＣの入力または出力の
どちらかで所望の回路を形成するのに十分であり、繰り
返されて全回路を完成する。
路に挿入するために行われるならば、２つのＢＥＣＰを
接続するＢＥＣＷ１４は切断される。また、この仮定に
基づくならば、上述の工程は、ＩＣの入力または出力の
どちらかで所望の回路を形成するのに十分であり、繰り
返されて全回路を完成する。
【００２７】第６に、すなわち最後に、イエローワイヤ
は、図示しないが、望ましくは、切断されたＢＥＣＤＬ
に対応するＢＥＣＰを接続するように設置される。
は、図示しないが、望ましくは、切断されたＢＥＣＤＬ
に対応するＢＥＣＰを接続するように設置される。
【００２８】留意すべきは、上述の工程は、少なくとも
そのサイトに対応するＩＣが適所にないとき、すなわ
ち、ＩＣを設置する前、あるいは変更または修復を行う
ためにＩＣを除去した後に、実行されることである。ま
た、留意すべきは、修復または技術変更に関係したそれ
らのＥＣパッド１３だけが、Ｃ４パッドに接続され、そ
れらのどんな使用も全く自由裁量であることである。さ
らに、図４および図５の断面図に示すように、使用され
た全てのそのような接続部は、完全にデバイスの表面に
存在するので、修復可能であり、変更が可逆的である。
未使用のＥＣＥおよびＥＣパッドは回路に接続されず、
デバイスの接続部の容量を増大させない。
そのサイトに対応するＩＣが適所にないとき、すなわ
ち、ＩＣを設置する前、あるいは変更または修復を行う
ためにＩＣを除去した後に、実行されることである。ま
た、留意すべきは、修復または技術変更に関係したそれ
らのＥＣパッド１３だけが、Ｃ４パッドに接続され、そ
れらのどんな使用も全く自由裁量であることである。さ
らに、図４および図５の断面図に示すように、使用され
た全てのそのような接続部は、完全にデバイスの表面に
存在するので、修復可能であり、変更が可逆的である。
未使用のＥＣＥおよびＥＣパッドは回路に接続されず、
デバイスの接続部の容量を増大させない。
【００２９】図１〜図３に示した技術変更配線のＥＣＥ
形態は、ＥＣＥ１６の使用部分と“イエローワイヤ”の
両方の長さおよび容量を最小化するという見地から（任
意の所定のＣ４パッドへの接続は、ＩＣサイトの２つの
側の一方で行われるので、イエローワイヤの交叉に対す
る必要性を制限できるため）好適と思われ、他の構成は
他の理由で望ましい。例えば、直線ＥＣ配線は、構成を
簡素化するのに使用され、蛇行構成は接続柔軟性を増大
させるのに使用することができる。ＥＣライン構成が多
数の接続部を有する大規模集積回路の適切な有効範囲を
保証するにもかかわらず、複数のＥＣラインはＣ４接続
部の間でも与えられる。
形態は、ＥＣＥ１６の使用部分と“イエローワイヤ”の
両方の長さおよび容量を最小化するという見地から（任
意の所定のＣ４パッドへの接続は、ＩＣサイトの２つの
側の一方で行われるので、イエローワイヤの交叉に対す
る必要性を制限できるため）好適と思われ、他の構成は
他の理由で望ましい。例えば、直線ＥＣ配線は、構成を
簡素化するのに使用され、蛇行構成は接続柔軟性を増大
させるのに使用することができる。ＥＣライン構成が多
数の接続部を有する大規模集積回路の適切な有効範囲を
保証するにもかかわらず、複数のＥＣラインはＣ４接続
部の間でも与えられる。
【００３０】本発明は好適な実施例に関して説明してい
るが、当業者であれば、本発明の精神および範囲を逸脱
することなく変形，変更が可能なことは明らかである。
るが、当業者であれば、本発明の精神および範囲を逸脱
することなく変形，変更が可能なことは明らかである。
【００３１】
【発明の効果】以上を考慮してわかることは、上述の直
接配分ＥＣ配線システムは、従来なら配分、およびＣ４
パッドからＥＣパッドへの接続を必要としたところを、
層を削除することによって、多層構造を簡素化してい
る。多層構造の接続部の集中容量は、修復または技術変
更に必要で、欠陥のあるまたは未使用の導体長を修復ま
たは技術変更の際に切断する能力に必要な（ＥＣＥおよ
び“イエローワイヤ”の）配線長を最小化することによ
り、減少させることができる。Ｃ４パッドからＥＣパッ
ドへの接続部は、それらが使用される限り、すべて修復
可能であり、全ての技術変更が可逆的である。本発明の
システムは、必要な場合だけＣ４パッドへの接続を許可
することにより、発生する可能性のあるすべての欠陥の
全有効範囲を与え、ＥＣが実施されるように完全な自由
裁量を許可し、回路密度を最大化するためにＥＣパッド
によって使用される領域を最小化し、修復および技術変
更を実施するのに必要なサポートを最小化する。
接配分ＥＣ配線システムは、従来なら配分、およびＣ４
パッドからＥＣパッドへの接続を必要としたところを、
層を削除することによって、多層構造を簡素化してい
る。多層構造の接続部の集中容量は、修復または技術変
更に必要で、欠陥のあるまたは未使用の導体長を修復ま
たは技術変更の際に切断する能力に必要な（ＥＣＥおよ
び“イエローワイヤ”の）配線長を最小化することによ
り、減少させることができる。Ｃ４パッドからＥＣパッ
ドへの接続部は、それらが使用される限り、すべて修復
可能であり、全ての技術変更が可逆的である。本発明の
システムは、必要な場合だけＣ４パッドへの接続を許可
することにより、発生する可能性のあるすべての欠陥の
全有効範囲を与え、ＥＣが実施されるように完全な自由
裁量を許可し、回路密度を最大化するためにＥＣパッド
によって使用される領域を最小化し、修復および技術変
更を実施するのに必要なサポートを最小化する。
【図１】本発明による直接配分配線システムの要素のい
くつかを示す集積回路サイトの平面図である。
くつかを示す集積回路サイトの平面図である。
【図２】図１の部分拡大図で、本発明による直接配分配
線システムの付加部分を示す図である。
線システムの付加部分を示す図である。
【図３】図１の部分拡大図で、本発明による直接配分配
線システムの付加部分を示す図である。
線システムの付加部分を示す図である。
【図４】図３に示したＡ−Ａ線における本発明の断面図
である。
である。
【図５】図３に示したＢ−Ｂ線における本発明の断面図
である。
である。
【図６】簡略化されたＭＣＭ構造の典型的な構成であ
り、再配分および信号ネットを示し、本発明と対照的な
従来技術による図である。
り、再配分および信号ネットを示し、本発明と対照的な
従来技術による図である。
１２ ＤＤＳ １３ ＥＣパッド １４ ＢＥＣＷ（埋め込まれたＥＣ配線） １６ ＥＣライン（ＥＣＥ） １７ ＢＥＣＰ（埋め込まれたＥＣパッド） １９ ＢＥＣＤＬ（埋め込まれたＥＣデリートライン） ２１ Ｃ４信号捕獲パッド ２２ Ｃ４接続パッド ２６ ＬＳＴ信号捕獲パッド ２７ デリートライン ３３ シャント ５１ バイア
フロントページの続き (72)発明者 マリオ・ジョン・インターラント アメリカ合衆国 ニューヨーク州 ニュー パルツ メドウ ロード 11 (72)発明者 シュアシュ・デイモンダーダス・カダキア アメリカ合衆国 ニューヨーク州 パウキ ープシー キャリッジ ヒル レーン 54 (72)発明者 シャシ・ダー・マラビヤ アメリカ合衆国 ニューヨーク州 ホープ ウェル ジャンクション オービット レ ーン ５ (72)発明者 マーク・ハリソン・マックレオード アメリカ合衆国 ニューヨーク州 パウキ ープシー オーク コート ３ (72)発明者 サディプタ・クマー・レイ アメリカ合衆国 ニューヨーク州 ワッピ ンガーズ フォールズ ローリング グリ ーン レーン 23 (72)発明者 ハーバート・イバン・ストッラー アメリカ合衆国 ニューヨーク州 ワッピ ンガーズ フォールズ サブラ レーン 26
Claims (10)
- 【請求項１】アレイ状に配置された少なくとも２つの接
続パッドを有する基板に対する直接配分配線システムに
おいて、 前記基板の表面上に少なくとも２つの直接配分構造を有
し、前記直接配分構造のそれぞれは、前記接続パッド
と、前記接続パッドから間隔をおいた信号パッドと、前
記接続パッドおよび前記信号パッド間の接続部とを含
み、 前記少なくとも２つの直接配分構造の間に延びた導体を
有する、 ことを特徴とする、直接配分配線システム。 - 【請求項２】１つの前記直接配分構造の一部から前記導
体に延びたシャントをさらに有することを特徴とする、
請求項１記載の直接配分配線システム。 - 【請求項３】前記シャントは選択的に堆積されたメタラ
イゼーションによって形成されることを特徴とする、請
求項１記載の直接配分配線システム。 - 【請求項４】少なくとも１つの前記接続部および前記導
体が切断可能であることを特徴とする、請求項１記載の
直接配分配線システム。 - 【請求項５】前記導体は、その長さに沿った予め定めら
れた位置に形成された角を有することを特徴とする、請
求項１記載の直接配分配線システム。 - 【請求項６】回路要素を基板に接続する接続パッドと、
前記接続パッドから間隔をおいた端子と、前記接続パッ
ドおよび前記端子の間の接続部とを含み、導体が近接し
て延びる直接配分構造を表面に有する基板の修復または
技術変更を実施する方法において、 前記接続パッドと前記導体の間にシャントを形成するス
テップを含む、 ことを特徴とする基板の修復または技術変更を実施する
方法。 - 【請求項７】前記導体および前記接続部の少なくとも１
つを切断するステップをさらに含むことを特徴とする、
請求項６記載の基板の修復または技術変更を実施する方
法。 - 【請求項８】基板と、 前記基板の表面上に複数の直接配分構造とを有し、前記
直接配分構造のそれぞれは、接続パッドと、前記接続パ
ッドから間隔をおいた信号パッドとを含み、前記直接配
分構造の少なくとも１つは、前記接続パッドと前記信号
パッドの間に接続部を含み、 前記直接配分構造に近接した複数の技術変更パッドと、 前記直接配分構造の少なくとも２つから間隔をおいてそ
の間に延び、前記技術変更パッドの少なくとも１つに接
続された少なくとも１つの導体と、 を有することを特徴とする基板に対する直接配分配線シ
ステム。 - 【請求項９】前記技術変更パッドは、前記直接配分構造
を取り囲むことを特徴とする、請求項８記載の基板に対
する直接配分配線システム。 - 【請求項１０】１つの前記直接配分構造の一部から前記
導体に延びたシャントをさらに有することを特徴とす
る、請求項８記載の基板に対する直接配分配線システ
ム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US771707 | 1991-10-04 | ||
| US07/771,707 US5243140A (en) | 1991-10-04 | 1991-10-04 | Direct distribution repair and engineering change system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05206367A true JPH05206367A (ja) | 1993-08-13 |
| JPH0754842B2 JPH0754842B2 (ja) | 1995-06-07 |
Family
ID=25092714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4189115A Expired - Lifetime JPH0754842B2 (ja) | 1991-10-04 | 1992-07-16 | 回路基板 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5243140A (ja) |
| EP (1) | EP0536075B1 (ja) |
| JP (1) | JPH0754842B2 (ja) |
| DE (1) | DE69208415T2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5354955A (en) * | 1992-12-02 | 1994-10-11 | International Business Machines Corporation | Direct jump engineering change system |
| US6444919B1 (en) | 1995-06-07 | 2002-09-03 | International Business Machines Corporation | Thin film wiring scheme utilizing inter-chip site surface wiring |
| US6010058A (en) * | 1995-10-19 | 2000-01-04 | Lg Semicon Co., Ltd. | BGA package using a dummy ball and a repairing method thereof |
| KR0157906B1 (ko) * | 1995-10-19 | 1998-12-01 | 문정환 | 더미볼을 이용한 비지에이 패키지 및 그 보수방법 |
| US6261637B1 (en) | 1995-12-15 | 2001-07-17 | Enthone-Omi, Inc. | Use of palladium immersion deposition to selectively initiate electroless plating on Ti and W alloys for wafer fabrication |
| US5757079A (en) * | 1995-12-21 | 1998-05-26 | International Business Machines Corporation | Method for repairing defective electrical connections on multi-layer thin film (MLTF) electronic packages and the resulting MLTF structure |
| US5774340A (en) * | 1996-08-28 | 1998-06-30 | International Business Machines Corporation | Planar redistribution structure and printed wiring device |
| US5754410A (en) * | 1996-09-11 | 1998-05-19 | International Business Machines Corporation | Multi-chip module with accessible test pads |
| US6541709B1 (en) | 1996-11-01 | 2003-04-01 | International Business Machines Corporation | Inherently robust repair process for thin film circuitry using uv laser |
| US6307162B1 (en) | 1996-12-09 | 2001-10-23 | International Business Machines Corporation | Integrated circuit wiring |
| US6026221A (en) * | 1998-02-18 | 2000-02-15 | International Business Machines Corporation | Prototyping multichip module |
| US6115262A (en) * | 1998-06-08 | 2000-09-05 | Ford Motor Company | Enhanced mounting pads for printed circuit boards |
| US6235544B1 (en) | 1999-04-20 | 2001-05-22 | International Business Machines Corporation | Seed metal delete process for thin film repair solutions using direct UV laser |
| US6954984B2 (en) * | 2002-07-25 | 2005-10-18 | International Business Machines Corporation | Land grid array structure |
| US7299102B2 (en) * | 2004-12-02 | 2007-11-20 | Norman Ken Ouchi | Method and system for engineering change implementation |
| US7544304B2 (en) * | 2006-07-11 | 2009-06-09 | Electro Scientific Industries, Inc. | Process and system for quality management and analysis of via drilling |
| US20090045836A1 (en) * | 2007-08-15 | 2009-02-19 | Herzl Robert D | Asic logic library of flexible logic blocks and method to enable engineering change |
| US20090045839A1 (en) * | 2007-08-15 | 2009-02-19 | International Business Machines Corporation | Asic logic library of flexible logic blocks and method to enable engineering change |
| US8290008B2 (en) * | 2009-08-20 | 2012-10-16 | International Business Machines Corporation | Silicon carrier optoelectronic packaging |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58216450A (ja) * | 1982-06-11 | 1983-12-16 | Hitachi Ltd | 半導体装置 |
| JPS59198747A (ja) * | 1983-04-26 | 1984-11-10 | Nec Corp | 高密度多層配線基板 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4254445A (en) * | 1979-05-07 | 1981-03-03 | International Business Machines Corporation | Discretionary fly wire chip interconnection |
| JPS5724775U (ja) * | 1980-07-17 | 1982-02-08 | ||
| US4489364A (en) * | 1981-12-31 | 1984-12-18 | International Business Machines Corporation | Chip carrier with embedded engineering change lines with severable periodically spaced bridging connectors on the chip supporting surface |
| US4453176A (en) * | 1981-12-31 | 1984-06-05 | International Business Machines Corporation | LSI Chip carrier with buried repairable capacitor with low inductance leads |
| US4549200A (en) * | 1982-07-08 | 1985-10-22 | International Business Machines Corporation | Repairable multi-level overlay system for semiconductor device |
| US4546413A (en) * | 1984-06-29 | 1985-10-08 | International Business Machines Corporation | Engineering change facility on both major surfaces of chip module |
| FR2567709B1 (fr) * | 1984-07-11 | 1990-11-09 | Nec Corp | Ensemble a paillette comprenant un substrat de cablage multi-couche |
| US4952257A (en) * | 1985-02-22 | 1990-08-28 | E-P Corporation | Lamination repair method |
| JPS6288346A (ja) * | 1985-10-15 | 1987-04-22 | Hitachi Ltd | 多層配線基板 |
| US4652974A (en) * | 1985-10-28 | 1987-03-24 | International Business Machines Corporation | Method and structure for effecting engineering changes in a multiple device module package |
| US4746815A (en) * | 1986-07-03 | 1988-05-24 | International Business Machines Corporation | Electronic EC for minimizing EC pads |
| US4683652A (en) * | 1986-08-22 | 1987-08-04 | Hatfield Jerry L | Printed circuit repair process |
| US4908938A (en) * | 1988-05-26 | 1990-03-20 | Siemens Aktiengesellschaft | Method for repairing interconnect interruptions by bridging with congruent preforms |
| US4880959A (en) * | 1988-10-26 | 1989-11-14 | International Business Machines Corporation | Process for interconnecting thin-film electrical circuits |
-
1991
- 1991-10-04 US US07/771,707 patent/US5243140A/en not_active Expired - Lifetime
-
1992
- 1992-07-16 JP JP4189115A patent/JPH0754842B2/ja not_active Expired - Lifetime
- 1992-09-11 EP EP92480123A patent/EP0536075B1/en not_active Expired - Lifetime
- 1992-09-11 DE DE69208415T patent/DE69208415T2/de not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58216450A (ja) * | 1982-06-11 | 1983-12-16 | Hitachi Ltd | 半導体装置 |
| JPS59198747A (ja) * | 1983-04-26 | 1984-11-10 | Nec Corp | 高密度多層配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0536075B1 (en) | 1996-02-21 |
| JPH0754842B2 (ja) | 1995-06-07 |
| US5243140A (en) | 1993-09-07 |
| DE69208415T2 (de) | 1996-09-19 |
| EP0536075A1 (en) | 1993-04-07 |
| DE69208415D1 (de) | 1996-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05206367A (ja) | 直接配分配線システム | |
| US6388200B2 (en) | Electronic interconnection medium having offset electrical mesh plane | |
| US5438166A (en) | Customizable circuitry | |
| US5132613A (en) | Low inductance side mount decoupling test structure | |
| US5723908A (en) | Multilayer wiring structure | |
| AU610249B2 (en) | Customizable circuitry | |
| US4254445A (en) | Discretionary fly wire chip interconnection | |
| EP0530185B1 (en) | Electronics system with direct write engineering change capability | |
| CN1842248B (zh) | 球栅阵列偏栅去耦的设备及方法 | |
| US6242279B1 (en) | High density wire bond BGA | |
| EP0329018A2 (en) | Customizable circuitry | |
| JPS62101062A (ja) | 集積回路装置実装モジユ−ル | |
| JPH05198730A (ja) | 集積回路チップ・パッケージ構造体 | |
| JPH06302759A (ja) | 集積回路キャリアおよびその回路構成変更方法 | |
| Neugebauer et al. | Comparison of wafer scale integration with VLSI packaging approaches | |
| EP0797254B1 (en) | LSI package and manufacturing method thereof | |
| US5294754A (en) | Direct write EC single metal layer | |
| US6888218B2 (en) | Embedded capacitor multi-chip modules | |
| JP3128324B2 (ja) | 半導体用セラミックス多層パッケージ | |
| JPH0685106A (ja) | ハイブリッド半導体モジュール | |
| JPH01196198A (ja) | 多層配線基板 | |
| JPS60195962A (ja) | 多層配線基板及びその製造方法 | |
| JPH0477874A (ja) | 樹脂多層配線板の配線パターン設計法 |