JPH05206227A - ベアチップテスト用ソケット - Google Patents

ベアチップテスト用ソケット

Info

Publication number
JPH05206227A
JPH05206227A JP1462892A JP1462892A JPH05206227A JP H05206227 A JPH05206227 A JP H05206227A JP 1462892 A JP1462892 A JP 1462892A JP 1462892 A JP1462892 A JP 1462892A JP H05206227 A JPH05206227 A JP H05206227A
Authority
JP
Japan
Prior art keywords
bare chip
chip
socket
accommodating recess
socket body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1462892A
Other languages
English (en)
Other versions
JP3346425B2 (ja
Inventor
和久 ▲角▼井
Kazuhisa Kadoi
Shunji Baba
俊二 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=11866463&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH05206227(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP01462892A priority Critical patent/JP3346425B2/ja
Publication of JPH05206227A publication Critical patent/JPH05206227A/ja
Application granted granted Critical
Publication of JP3346425B2 publication Critical patent/JP3346425B2/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】本発明はベアチップテスト用ソケットに関し、
ベアチップ単体での試験を可能とすることを目的とす
る。 【構成】上面にチップ収容凹部１が凹設されたソケット
本体２と、前記ソケット本体２のチップ収容凹部１に敷
設される異方性導電シート３と、前記異方性導電シート
３上にバンプ４形成面が支承されて前記チップ収容凹部
１に嵌合収容されるベアチップ５を上方から押圧する蓋
体６とを有し、前記チップ従容凹部には前記ベアチップ
５のバンプ４に対応する接続パッド７が形成されるとと
もに、ソケット本体２の裏面には、各接続パッド７に接
続される出力ピン８が設けられるように構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ベアチップテスト用ソ
ケットに関するものである。
【０００２】
【従来の技術】一般にＬＳＩ素子を基板上に実装するに
際して、該ＬＳＩの性能試験がなされるが、ＬＳＩ素子
がベアチップである場合には、テストツールがないため
に、従来、受け入れ検査が行われず、そのまま基板上に
実装し、しかる後、他の部品も搭載された状態で基板ユ
ニット単位に試験が行われていた。
【０００３】
【発明が解決しようとする課題】しかし、かかる状態で
の試験では、素子不良が最終組立工程まで発見できず、
さらに、不良交換等の作業も非常に困難であるという欠
点を有するものであった。
【０００４】本発明は、以上の欠点を解消すべくなされ
たものであって、ベアチップ単体での試験を可能とする
ベアチップテスト用ソケットを提供することを目的とす
る。
【０００５】
【課題を解決するための手段】本発明によれば上記目的
は、実施例に対応する図１に示すように、上面にチップ
収容凹部１が凹設されたソケット本体２と、前記ソケッ
ト本体２のチップ収容凹部１に敷設される異方性導電シ
ート３と、前記異方性導電シート３上にバンプ４形成面
が支承されて前記チップ収容凹部１に嵌合収容されるベ
アチップ５を上方から押圧する蓋体６とを有し、前記チ
ップ従容凹部には前記ベアチップ５のバンプ４に対応す
る接続パッド７が形成されるとともに、ソケット本体２
の裏面には、各接続パッド７に接続される出力ピン８が
設けられるベアチップテスト用ソケットを提供すること
により達成される。
【０００６】
【作用】本発明において、ベアチップテスト用ソケット
はチップ収容凹部１を有するソケット本体２を有し、チ
ップ収容凹部１には異方性導電シート３が敷設される。
ベアチップ５はバンプ４形成面を異方性導電シート３に
向けた状態でチップ収容凹部１にセットされ、ソケット
本体２に装着された蓋体６を閉塞することにより下方に
押圧される。異方性導電シート３は、バンプ４により押
圧された部位において導電性を発揮し、ベアチップ５の
バンプ４とソケット本体２の接続パッド７との導通が取
られる。
【０００７】
【実施例】以下、本発明の望ましい実施例を添付図面に
基づいて詳細に説明する。ベアチップテスト用ソケット
の全体図を図２に示し、ソケット本体２と、蓋体６とを
有して構成される。
【０００８】ソケット本体２は、上面にベアチップ５の
大きさに略等しい矩形のチップ収容凹部１を有する。こ
のチップ収容凹部１には、ベアチップ５のバンプ４、４
・・に対応して接続パッド７、７・・が形成され、ソケ
ット本体２の裏面に設けられる出力ピン８、８・・に接
続される。
【０００９】３は上記チップ収容凹部１に敷設される異
方性導電シートであり、加圧による変形部位が導電性を
発揮するように構成され、該異方性導電シート３により
チップ収容凹部１の接続パッド７を覆うことにより、同
時に接続パッド７への異物、酸化物付着等を防止してい
る。
【００１０】一方、蓋体６はソケット本体２の一端縁に
回動自在に装着されており、回動軸の反対縁をソケット
本体２に係止させ、チップ収容凹部１を閉塞する。ま
た、この蓋体６の裏面には、チップ収容凹部１に嵌合可
能な押圧突部９が突設されており、チップ収容凹部１に
装着されたベアチップ５を押圧する。
【００１１】次に本発明に係るベアチップテスト用ソケ
ットの使用方法を図１により説明する。先ず、ベアチッ
プテスト用ソケットは、検査基板上のパッドに出力ピン
８をハンダ付けして実装される。被検査ベアチップ５
は、バンプ４を異方性導電シート３側に向けた状態でチ
ップ収容凹部１内にセットされ、次いで、蓋体６を閉じ
ると、ベアチップ５の背面は押圧突部９により押し付け
られ、バンプ４部位において異方性導電シート３が導通
し、バンプ４がソケット本体２の接続パッド７に接続さ
れる。この状態において、ベアチップ５は検査基板上に
実装された状態となり、所定の試験が行われる。
【００１２】
【発明の効果】以上の説明から明らかなように、本発明
によれば、ベアチップを単体状態で検査することが可能
となる。
【図面の簡単な説明】
【図１】本発明の実施例を示す断面図である。
【図２】図１の分解斜視図である。
【符号の説明】
１ チップ収容凹部 ２ ソケット本体 ３ 異方性導電シート ４ バンプ ５ ベアチップ ６ 蓋体 ７ 接続パッド ８ 出力ピン

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】上面にチップ収容凹部(１)が凹設されたソ
    ケット本体(２)と、 前記ソケット本体(２)のチップ収容凹部(１)に敷設され
    る異方性導電シート(３)と、 前記異方性導電シート(３)上にバンプ(４)形成面が支承
    されて前記チップ収容凹部(１)に嵌合収容されるベアチ
    ップ(５)を上方から押圧する蓋体(６)とを有し、 前記チップ収容凹部(１)には前記ベアチップ(５)のバン
    プ(４)に対応する接続パッド(７)が形成されるととも
    に、ソケット本体(２)の裏面には、各接続パッド(７、
    ７・・)に接続される出力ピン(８)が設けられるベアチ
    ップテスト用ソケット。
JP01462892A 1992-01-30 1992-01-30 ベアチップテスト用ソケット Ceased JP3346425B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01462892A JP3346425B2 (ja) 1992-01-30 1992-01-30 ベアチップテスト用ソケット

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01462892A JP3346425B2 (ja) 1992-01-30 1992-01-30 ベアチップテスト用ソケット

Publications (2)

Publication Number Publication Date
JPH05206227A true JPH05206227A (ja) 1993-08-13
JP3346425B2 JP3346425B2 (ja) 2002-11-18

Family

ID=11866463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01462892A Ceased JP3346425B2 (ja) 1992-01-30 1992-01-30 ベアチップテスト用ソケット

Country Status (1)

Country Link
JP (1) JP3346425B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07113840A (ja) * 1993-09-21 1995-05-02 Micron Technol Inc 半導体ダイの試験に使用される交換可能な基板を備えたキャリア
JPH08162508A (ja) * 1994-12-01 1996-06-21 Nec Corp シリコン・テスタの測定装置
JPH09139270A (ja) * 1995-11-15 1997-05-27 Nec Corp ベアチップソケット
US6433410B2 (en) 2000-03-31 2002-08-13 Nec Corporation Semiconductor device tester and method of testing semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07113840A (ja) * 1993-09-21 1995-05-02 Micron Technol Inc 半導体ダイの試験に使用される交換可能な基板を備えたキャリア
JPH08162508A (ja) * 1994-12-01 1996-06-21 Nec Corp シリコン・テスタの測定装置
JPH09139270A (ja) * 1995-11-15 1997-05-27 Nec Corp ベアチップソケット
US6433410B2 (en) 2000-03-31 2002-08-13 Nec Corporation Semiconductor device tester and method of testing semiconductor device

Also Published As

Publication number Publication date
JP3346425B2 (ja) 2002-11-18

Similar Documents

Publication Publication Date Title
US5926027A (en) Apparatus and method for testing a device
US5923179A (en) Thermal enhancing test/burn in socket for C4 and tab packaging
KR970067804A (ko) 전자 빔 조사가 가능한 칩 캐리어 및 fib 수정장치
JPH0619371B2 (ja) 電気コネクタ
JPH0814603B2 (ja) 電気装置用の試験コネクタ
JP2000340325A (ja) 電気部品用ソケット
JPH05206227A (ja) ベアチップテスト用ソケット
EP0942466A4 (en) METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT AND SEMICONDUCTOR COMPONENT
JPH07113840A (ja) 半導体ダイの試験に使用される交換可能な基板を備えたキャリア
JPH09320720A (ja) 接続装置
JPH08271578A (ja) 半導体装置のテストソケット
JPH0566243A (ja) Ｌｓｉ評価用治具
JPH10335375A (ja) テープキャリアパッケージ
TWM274533U (en) Chip inspection tooling
JPH0611541A (ja) バーンインソケット
JP2851778B2 (ja) ソケット装置
JPH11118878A (ja) Ｉｃ固定治具
JPS62274632A (ja) 検査用小基板およびその使用方法
CN212723212U (zh) 芯片模组的测试工装及测试系统
TWI825662B (zh) 半導體封裝結構及其電性測試方法
JPH01114057A (ja) Ｉｃソケット
JPH0933568A (ja) 多ピンソケットのアダプター
TWM277239U (en) Chip-pressing and conducting memory module
JPH0329901Y2 (ja)
JP3042408B2 (ja) 半導体装置の測定方法及び測定治具

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020820

RVOP Cancellation by post-grant opposition