JPH05206141A - 半導体装置の製造方法およびこれを用いた半導体装置 - Google Patents
半導体装置の製造方法およびこれを用いた半導体装置Info
- Publication number
- JPH05206141A JPH05206141A JP4011712A JP1171292A JPH05206141A JP H05206141 A JPH05206141 A JP H05206141A JP 4011712 A JP4011712 A JP 4011712A JP 1171292 A JP1171292 A JP 1171292A JP H05206141 A JPH05206141 A JP H05206141A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- resist
- bump
- semiconductor device
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
(57)【要約】
【目的】半導体装置の接続用バンプの形成を著しく簡略
化するために、バンプめっき用のレジストを、一工程で
ウエハ全表面に形成する。 【構成】図１のように、電着槽１に電着型フォトレジス
ト液２を充たし、直流電源３と対極４を準備する。素子
面にバリアメタル５を形成したウエハ６をレジスト液２
中に浸漬し、所定の結線７を介して、電圧、電流を印加
する。かかる操作により、ウエハ６の全表面は、一定厚
さのフォトレジスト層８で被覆される。これをめっきレ
ジストに利用して、ウエハ上にバンプを形成し、ＴＡＢ
等のパッケージを製造する。 【効果】ウエハ上に高精度のバンプを極めて簡単に製造
することが可能となり、従来方法による場合に比べ、格
段に少ない工程で半導体装置が提供できる。
化するために、バンプめっき用のレジストを、一工程で
ウエハ全表面に形成する。 【構成】図１のように、電着槽１に電着型フォトレジス
ト液２を充たし、直流電源３と対極４を準備する。素子
面にバリアメタル５を形成したウエハ６をレジスト液２
中に浸漬し、所定の結線７を介して、電圧、電流を印加
する。かかる操作により、ウエハ６の全表面は、一定厚
さのフォトレジスト層８で被覆される。これをめっきレ
ジストに利用して、ウエハ上にバンプを形成し、ＴＡＢ
等のパッケージを製造する。 【効果】ウエハ上に高精度のバンプを極めて簡単に製造
することが可能となり、従来方法による場合に比べ、格
段に少ない工程で半導体装置が提供できる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の実装方法
にかかわる、接続用金属バンプの形成方法に関するもの
であり、さらに、この形成方法を用いて製造してなる半
導体装置に関する。
にかかわる、接続用金属バンプの形成方法に関するもの
であり、さらに、この形成方法を用いて製造してなる半
導体装置に関する。
【０００２】
【従来の技術】半導体装置接続用金属バンプの形成方法
の典型的なものとして、例えば、畑田賢造著、ＴＡＢ技
術入門、（工業調査会、１９９０年）第７７頁〜第８２
頁に、その記載がある。この方法の特徴は、配線パッド
上にバリアメタルを介して電気めっき法で金属バンプを
形成するものであり、一般に、フォトレジストをめっき
レジストとして用いている。
の典型的なものとして、例えば、畑田賢造著、ＴＡＢ技
術入門、（工業調査会、１９９０年）第７７頁〜第８２
頁に、その記載がある。この方法の特徴は、配線パッド
上にバリアメタルを介して電気めっき法で金属バンプを
形成するものであり、一般に、フォトレジストをめっき
レジストとして用いている。
【０００３】
【発明が解決しようとする課題】上記の金属バンプの形
成方法は、当該業者にとって周知の方法であるが、実用
的には、次のような問題をかかえていた。
成方法は、当該業者にとって周知の方法であるが、実用
的には、次のような問題をかかえていた。
【０００４】金属バンプを形成するのは、シリコンウエ
ハ等の素子を形成した面である。このバンプ形成面に、
スピンナー等で塗布したフォトレジストをめっきレジス
トとして形成し、電気めっきを施さない部分をマスクす
る。しかし、これだけでは、めつき液中ではウエハの側
面や裏面も電気伝導性を有するためめつきが析出してし
まう。そこで、バンプ形成面とは別に、ウエハの側面や
裏面にも、めっきレジストを形成してから、めっき液に
ウエハを浸漬してめっきを施す必要があった。かかる、
ウエハの側面や裏面のレジスト形成を追加することは、
当然のように、製造工程数を増加させるさせるので、削
減すべき重要な課題であった。
ハ等の素子を形成した面である。このバンプ形成面に、
スピンナー等で塗布したフォトレジストをめっきレジス
トとして形成し、電気めっきを施さない部分をマスクす
る。しかし、これだけでは、めつき液中ではウエハの側
面や裏面も電気伝導性を有するためめつきが析出してし
まう。そこで、バンプ形成面とは別に、ウエハの側面や
裏面にも、めっきレジストを形成してから、めっき液に
ウエハを浸漬してめっきを施す必要があった。かかる、
ウエハの側面や裏面のレジスト形成を追加することは、
当然のように、製造工程数を増加させるさせるので、削
減すべき重要な課題であった。
【０００５】さらに、レジスト塗布方法にも問題があっ
た。フォトレジストを最も一般的な塗布法である、スピ
ンナー塗布した場合には、原理的に、ウエハの周辺部分
のレジストが厚くなるため、精度良いバンプの形成が困
難となり、製造歩留り低下の一因となっていた。かかる
問題も、解決すべき重要な課題であった。
た。フォトレジストを最も一般的な塗布法である、スピ
ンナー塗布した場合には、原理的に、ウエハの周辺部分
のレジストが厚くなるため、精度良いバンプの形成が困
難となり、製造歩留り低下の一因となっていた。かかる
問題も、解決すべき重要な課題であった。
【０００６】一方、ウエハの側面や裏面のレジスト形成
を追加せずにめっきを施す方法も知られているが、かか
る場合には、ウエハの裏面等にはめつきレジストが形成
していないために、ウエハがめっき液と接触するのをレ
ジストを塗布したバンプ形成面のみに限定できるような
特殊なめつき装置を必要とする。その一例として使用さ
れる噴流式のめつき装置は極めて高価でもあり、かつ、
めっき部に気泡が付着しやすいという本質的な問題を抱
えており、量産性も充分でないことから、上記の課題の
抜本的な解決には不充分であった。
を追加せずにめっきを施す方法も知られているが、かか
る場合には、ウエハの裏面等にはめつきレジストが形成
していないために、ウエハがめっき液と接触するのをレ
ジストを塗布したバンプ形成面のみに限定できるような
特殊なめつき装置を必要とする。その一例として使用さ
れる噴流式のめつき装置は極めて高価でもあり、かつ、
めっき部に気泡が付着しやすいという本質的な問題を抱
えており、量産性も充分でないことから、上記の課題の
抜本的な解決には不充分であった。
【０００７】さらに一方、スピンナーでフォトレジスト
を塗布する代わりに、感光性ドライフィルム型のフォト
レジストをウエハにラミネートする試みもなされてい
る。かかる場合には、レジストの膜厚を均一化できる利
点はあるものの、レジストのカバーフィルムがレジスト
の解像度を低下する問題や、レジストの現像前にカバー
フィルムを除去する作業が自動化しにくいことや、ウエ
ハの側面にはラミネートが困難であることから、ウエハ
全体をめっき液に浸漬してバンプを形成する方法は適用
し難いものであった。
を塗布する代わりに、感光性ドライフィルム型のフォト
レジストをウエハにラミネートする試みもなされてい
る。かかる場合には、レジストの膜厚を均一化できる利
点はあるものの、レジストのカバーフィルムがレジスト
の解像度を低下する問題や、レジストの現像前にカバー
フィルムを除去する作業が自動化しにくいことや、ウエ
ハの側面にはラミネートが困難であることから、ウエハ
全体をめっき液に浸漬してバンプを形成する方法は適用
し難いものであった。
【０００８】
【課題を解決するための手段】上記の課題は、めっきレ
ジストとして用いるフォトレジストに、ウエハの全表面
に電着法でレジスト層を形成することができる電着型フ
ォトレジストを用いることで、驚くほど容易に達成でき
る。
ジストとして用いるフォトレジストに、ウエハの全表面
に電着法でレジスト層を形成することができる電着型フ
ォトレジストを用いることで、驚くほど容易に達成でき
る。
【０００９】
【作用】電着型フォトレジストは、電荷を有するフォト
レジスト材料を水溶液中に分散させ、電極上に電着析出
することができる。したがって、ウエハを電着型フォト
レジスト液中に浸漬して所要の電圧、電流を印加するの
みで、ウエハ表面のバリアメタル上のみならず、ウエハ
の裏面等にも均一にフォトレジスト層を形成することが
できる。かかる方法では、表面、裏面と別々にレジスト
層を形成するような手間のかかる工程を必要とすること
もなく、一工程でレジストをウエハの全表面に形成でき
るのである。
レジスト材料を水溶液中に分散させ、電極上に電着析出
することができる。したがって、ウエハを電着型フォト
レジスト液中に浸漬して所要の電圧、電流を印加するの
みで、ウエハ表面のバリアメタル上のみならず、ウエハ
の裏面等にも均一にフォトレジスト層を形成することが
できる。かかる方法では、表面、裏面と別々にレジスト
層を形成するような手間のかかる工程を必要とすること
もなく、一工程でレジストをウエハの全表面に形成でき
るのである。
【００１０】さらに、電着型フォトレジストは、電着し
たレジストが抵抗を有するため、電着条件に応じた一定
膜厚が自動的に得られるとともに、部分的なレジスト膜
厚の不均一を自己整合的に修復する作用を持つ。このた
め極めて均一な膜厚のレジストを容易に形成できる。し
たがって、ウエハの全表面に極めて均一なレジストを一
工程で形成できるのである。
たレジストが抵抗を有するため、電着条件に応じた一定
膜厚が自動的に得られるとともに、部分的なレジスト膜
厚の不均一を自己整合的に修復する作用を持つ。このた
め極めて均一な膜厚のレジストを容易に形成できる。し
たがって、ウエハの全表面に極めて均一なレジストを一
工程で形成できるのである。
【００１１】本発明による方法を図によって説明する。
図１は電着法によるレジストの形成法を示す図であり、
電着槽１内に電着型フォトレジスト液２を充たし、直流
電源３と対極４を準備する。半導体素子を形成した後、
素子面にバリアメタル５を形成したウエハ６をレジスト
液２中に浸漬し、所定の電解用結線７を介して、電圧、
電流を印加する。かかる操作により、ウエハ６表面の電
気伝導性を有する部分は、全て、一定厚さの電着型フォ
トレジスト層８で被覆される。
図１は電着法によるレジストの形成法を示す図であり、
電着槽１内に電着型フォトレジスト液２を充たし、直流
電源３と対極４を準備する。半導体素子を形成した後、
素子面にバリアメタル５を形成したウエハ６をレジスト
液２中に浸漬し、所定の電解用結線７を介して、電圧、
電流を印加する。かかる操作により、ウエハ６表面の電
気伝導性を有する部分は、全て、一定厚さの電着型フォ
トレジスト層８で被覆される。
【００１２】かかる方法で形成したフォトレジスト８
に、露光、現像の処理を施し、所定のバンプの位置以外
をマスクしためっきレジストとする。
に、露光、現像の処理を施し、所定のバンプの位置以外
をマスクしためっきレジストとする。
【００１３】次いで、図２に示すように、ウエハ６を電
気めっき槽９中のバンプめっき液１０に浸漬して、対極
４を陽極として電気めっきを施すことにより、極めて簡
単な工程でウエハ上にバンプ１１を形成することができ
る。
気めっき槽９中のバンプめっき液１０に浸漬して、対極
４を陽極として電気めっきを施すことにより、極めて簡
単な工程でウエハ上にバンプ１１を形成することができ
る。
【００１４】かかる処理を施した後は、フォトレジスト
８を剥離除去し、不要のバリアメタル５をエッチング等
で除去して、バンプを形成したウエハを完成する。かか
る完成したウエハは、チップに分割し、後のＴＡＢ（Ｔ
ａｐｅ ＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）実装、フ
ェースダウンボンディング等の実装工程に供することが
できる。
８を剥離除去し、不要のバリアメタル５をエッチング等
で除去して、バンプを形成したウエハを完成する。かか
る完成したウエハは、チップに分割し、後のＴＡＢ（Ｔ
ａｐｅ ＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）実装、フ
ェースダウンボンディング等の実装工程に供することが
できる。
【００１５】本発明で使用するのに好適な電着型フォト
レジストは、その基本的な電着機構により、アニオン
型、カチオン型に分類できる。アニオン型の電着型フォ
トレジストでは、レジスト材料は負に帯電しているた
め、陽極に電気泳動する。したがって、ウエハ６を陽
極、対極４を陰極として電着する。かかるレジストで
は、通常カルボン酸イオンを荷電イオンとするために、
耐酸性が良好であり、酸性ないし中性のバンプ用電気め
っき液に対して、良いめっきレジストとなる。逆に、カ
チオン型では耐アルカリ性の良好なめっきレジストとな
る。また、レジストのポジ、ネガの型も、プロセス条件
にあわせて、好適なものを選べばよい。
レジストは、その基本的な電着機構により、アニオン
型、カチオン型に分類できる。アニオン型の電着型フォ
トレジストでは、レジスト材料は負に帯電しているた
め、陽極に電気泳動する。したがって、ウエハ６を陽
極、対極４を陰極として電着する。かかるレジストで
は、通常カルボン酸イオンを荷電イオンとするために、
耐酸性が良好であり、酸性ないし中性のバンプ用電気め
っき液に対して、良いめっきレジストとなる。逆に、カ
チオン型では耐アルカリ性の良好なめっきレジストとな
る。また、レジストのポジ、ネガの型も、プロセス条件
にあわせて、好適なものを選べばよい。
【００１６】めっきレジストとして好ましいレジストの
膜厚は、１乃至５０μｍである。かかる下限はめっきレ
ジストとしての耐薬品性から制限され、かかる上限はレ
ジストの塗布性能から制限される。さらに好ましくは、
１０乃至３０μｍである。かかる範囲の膜厚では、バン
プめっきの際に、めっきの水平方向への成長を抑制でき
るので、バンプの端部は垂直な形状となり、著しく寸法
精度が向上する。
膜厚は、１乃至５０μｍである。かかる下限はめっきレ
ジストとしての耐薬品性から制限され、かかる上限はレ
ジストの塗布性能から制限される。さらに好ましくは、
１０乃至３０μｍである。かかる範囲の膜厚では、バン
プめっきの際に、めっきの水平方向への成長を抑制でき
るので、バンプの端部は垂直な形状となり、著しく寸法
精度が向上する。
【００１７】電着型フォトレジストでは、レジスト組成
や電着条件によって５μｍから３０μｍの範囲を選択で
きるので、必要とするバンプの精度、形状より、適切な
膜厚を選択することができる。特に、１０乃至３０μｍ
のレジスト厚でバンプめっきを施すことにより、垂直壁
で狭ピッチのバンプが簡単に、精度良く形成できること
が本発明の特長の一つであることは、特記すべきであ
る。
や電着条件によって５μｍから３０μｍの範囲を選択で
きるので、必要とするバンプの精度、形状より、適切な
膜厚を選択することができる。特に、１０乃至３０μｍ
のレジスト厚でバンプめっきを施すことにより、垂直壁
で狭ピッチのバンプが簡単に、精度良く形成できること
が本発明の特長の一つであることは、特記すべきであ
る。
【００１８】本発明で製造したバンプ付のウエハは、よ
り好ましくはＴＡＢなどのパッケージとして利用者に供
給するのが通例である。このためには、ウエハより個々
のチップを切り離し、当該業者に周知の方法でＴＡＢの
キャリアテープに形成してなるインナリードとチップ上
のバンプを共晶ボンディングして接続、固定し、次い
で、ポッティングレジンをコートして、ＴＡＢパッケー
ジを完成する。かかるＴＡＢパッケージは、各種の配線
基板に表面実装方式で接続されて、電子機器として利用
されるのが常である。しかし、本発明は用途をＴＡＢパ
ッケージのみに限定するものでないことは、もちろんで
ある。
り好ましくはＴＡＢなどのパッケージとして利用者に供
給するのが通例である。このためには、ウエハより個々
のチップを切り離し、当該業者に周知の方法でＴＡＢの
キャリアテープに形成してなるインナリードとチップ上
のバンプを共晶ボンディングして接続、固定し、次い
で、ポッティングレジンをコートして、ＴＡＢパッケー
ジを完成する。かかるＴＡＢパッケージは、各種の配線
基板に表面実装方式で接続されて、電子機器として利用
されるのが常である。しかし、本発明は用途をＴＡＢパ
ッケージのみに限定するものでないことは、もちろんで
ある。
【００１９】
【実施例】本発明をさらに詳細に説明するために、以下
に実施例を示す。
に実施例を示す。
【００２０】実施例１ 半導体素子を形成し、表層にアルミニウム配線およびパ
シベーション膜を有する６インチφのシリコンウエハ
（原ウエハ）６の配線面の全面にバリアメタル５（Ｔｉ
とＰｄ）を連続スパッタリングで形成した。
シベーション膜を有する６インチφのシリコンウエハ
（原ウエハ）６の配線面の全面にバリアメタル５（Ｔｉ
とＰｄ）を連続スパッタリングで形成した。
【００２１】次いで、かかるウエハ６を希フッ酸で処理
し、ウエハ裏面の酸化物を除去して、ウエハ全面が充分
な電気伝導性を有する状態にした後、図１に示すよう
な、５ｌの電着槽１内のカチオン型電着フォトレジスト
液２に浸漬して、ウエハを陰極として５０ボルト、１５
秒間電着した。電着液はシプレイ・ファーイースト社よ
り市販品として入手できるイーグル２０００Ｅ／Ｐネガ
型電着フォトレジストを用いた。水洗、乾燥後、かかる
操作で、約１０μｍの驚くほど均一なレジストをウエハ
の全表面に形成することができた。
し、ウエハ裏面の酸化物を除去して、ウエハ全面が充分
な電気伝導性を有する状態にした後、図１に示すよう
な、５ｌの電着槽１内のカチオン型電着フォトレジスト
液２に浸漬して、ウエハを陰極として５０ボルト、１５
秒間電着した。電着液はシプレイ・ファーイースト社よ
り市販品として入手できるイーグル２０００Ｅ／Ｐネガ
型電着フォトレジストを用いた。水洗、乾燥後、かかる
操作で、約１０μｍの驚くほど均一なレジストをウエハ
の全表面に形成することができた。
【００２２】次いで、フォトマスクを用いてＡｌパッド
以外の所定の位置にＵＶ光を照射し、照射部を硬化し、
専用現像液で現像を行ない、ウエハの裏面、側面までも
が、めっき用のマスクで保護されたウエハを得た。
以外の所定の位置にＵＶ光を照射し、照射部を硬化し、
専用現像液で現像を行ない、ウエハの裏面、側面までも
が、めっき用のマスクで保護されたウエハを得た。
【００２３】次いで、かかるウエハを図２に示すような
５ｌの電気めっき槽９に浸漬して、金のバンプめっきを
施した。使用した金めっき液はＥＥＪＡ社より市販品と
して入手できる非シアン系のめっき液であるニュートロ
ネクス２１０であり、作業条件は、液温６０℃、電流密
度４ｍＡ／ｃｍ2、めっき時間１００分である。かかる
操作で約１５０μｍ×１５０μｍの寸法と約２５μｍの
高さを有する金バンプを、精度良く形成することができ
た。
５ｌの電気めっき槽９に浸漬して、金のバンプめっきを
施した。使用した金めっき液はＥＥＪＡ社より市販品と
して入手できる非シアン系のめっき液であるニュートロ
ネクス２１０であり、作業条件は、液温６０℃、電流密
度４ｍＡ／ｃｍ2、めっき時間１００分である。かかる
操作で約１５０μｍ×１５０μｍの寸法と約２５μｍの
高さを有する金バンプを、精度良く形成することができ
た。
【００２４】次いで、専用剥離液でレジストを剥離、除
去し、バンプの金をエッチングレジストとしてバリアメ
タルを除去して、素子領域の周辺部のパッド上にバンプ
を形成したウエハを得た。本発明の方法では、めっきレ
ジストがウエハ全面にわたって均一であるため、レジス
ト厚のバラツキに起因するバンプ高さのバラツキは発生
せず、高い歩留りでバンプが形成できた。
去し、バンプの金をエッチングレジストとしてバリアメ
タルを除去して、素子領域の周辺部のパッド上にバンプ
を形成したウエハを得た。本発明の方法では、めっきレ
ジストがウエハ全面にわたって均一であるため、レジス
ト厚のバラツキに起因するバンプ高さのバラツキは発生
せず、高い歩留りでバンプが形成できた。
【００２５】次いで、ウエハより個々のチップを切り離
し、当該業者に周知の方法でＴＡＢのインナリードにボ
ンディングし、ポッティングレジンをコートして、表面
実装用の１００ピンＴＡＢパッケージを完成した。
し、当該業者に周知の方法でＴＡＢのインナリードにボ
ンディングし、ポッティングレジンをコートして、表面
実装用の１００ピンＴＡＢパッケージを完成した。
【００２６】実施例２ 実施例１と同様な工程で次のように、半導体装置を製造
した。
した。
【００２７】半導体素子を形成し、表層にアルミニウム
配線およびパシベーション膜を有する６インチφのシリ
コンウエハ（原ウエハ）６の配線面の全面にバリアメタ
ル５（ＴｉとＰｄ）を連続スパッタリングで形成した。
配線およびパシベーション膜を有する６インチφのシリ
コンウエハ（原ウエハ）６の配線面の全面にバリアメタ
ル５（ＴｉとＰｄ）を連続スパッタリングで形成した。
【００２８】次いで、かかるウエハ６を希フッ酸で処理
し、ウエハ裏面の酸化物を除去して、ウエハ全面が電気
伝導性を有する状態にした後、図１に示すような、５ｌ
の電着槽１内のカチオン型電着フォトレジスト液２に浸
漬して、ウエハを陰極として１２０ボルト、２０秒間電
着した。電着液はシプレイ・ファーイースト社より市販
品として入手できるイーグル２０００Ｅ／Ｐネガ型電着
フォトレジストを用いた。水洗、乾燥後、かかる操作
で、約２０μｍの驚くほど均一なレジストをウエハの全
表面に形成することができた。
し、ウエハ裏面の酸化物を除去して、ウエハ全面が電気
伝導性を有する状態にした後、図１に示すような、５ｌ
の電着槽１内のカチオン型電着フォトレジスト液２に浸
漬して、ウエハを陰極として１２０ボルト、２０秒間電
着した。電着液はシプレイ・ファーイースト社より市販
品として入手できるイーグル２０００Ｅ／Ｐネガ型電着
フォトレジストを用いた。水洗、乾燥後、かかる操作
で、約２０μｍの驚くほど均一なレジストをウエハの全
表面に形成することができた。
【００２９】次いで、フォトマスクを用いてＡｌパッド
以外の所定の位置にＵＶ光を照射し、照射部を硬化し、
専用現像液で現像を行ない、ウエハの裏面、側面までも
が、めっき用のマスクで保護されたウエハを得た。
以外の所定の位置にＵＶ光を照射し、照射部を硬化し、
専用現像液で現像を行ない、ウエハの裏面、側面までも
が、めっき用のマスクで保護されたウエハを得た。
【００３０】次いで、かかるウエハを図２に示すような
５ｌの電気めっき槽９に浸漬して、金のバンプめっきを
施した。使用した金めっき液はＥＥＪＡ社より市販品と
して入手できる非シアン系のめっき液であるニュートロ
ネクス２１０であり、作業条件は、液温６０℃、電流密
度４ｍＡ／ｃｍ2、めっき時間はおよそ８０分である。
かかる操作で約８０μｍ×８０μｍの寸法と約２０μｍ
の高さを有する金バンプを、精度良く形成することがで
きた。レジスト厚とめっき厚がほぼ等しいために、バン
プの形状は端部が垂直な形状であり、半導体装置の高密
度実装に好適なものであった。
５ｌの電気めっき槽９に浸漬して、金のバンプめっきを
施した。使用した金めっき液はＥＥＪＡ社より市販品と
して入手できる非シアン系のめっき液であるニュートロ
ネクス２１０であり、作業条件は、液温６０℃、電流密
度４ｍＡ／ｃｍ2、めっき時間はおよそ８０分である。
かかる操作で約８０μｍ×８０μｍの寸法と約２０μｍ
の高さを有する金バンプを、精度良く形成することがで
きた。レジスト厚とめっき厚がほぼ等しいために、バン
プの形状は端部が垂直な形状であり、半導体装置の高密
度実装に好適なものであった。
【００３１】次いで、専用剥離液でレジストを剥離、除
去し、バンプの金をエッチングレジストとしてバリアメ
タルを除去して、素子領域の周辺部のパッド上にバンプ
を形成したウエハを得た。
去し、バンプの金をエッチングレジストとしてバリアメ
タルを除去して、素子領域の周辺部のパッド上にバンプ
を形成したウエハを得た。
【００３２】次いで、ウエハより個々のチップを切り離
し、当該業者に周知の方法でＴＡＢのインナリードにボ
ンディングし、ポッティングレジンをコートして、表面
実装用の３００ピンＴＡＢパッケージを完成した。
し、当該業者に周知の方法でＴＡＢのインナリードにボ
ンディングし、ポッティングレジンをコートして、表面
実装用の３００ピンＴＡＢパッケージを完成した。
【００３３】
【発明の効果】以上のべたように、本発明によればウエ
ハ上に高精度のバンプを極めて簡単に製造することが可
能となり、従来方法による場合に比べ、格段に少ない工
程で半導体装置が提供できるようになった。かかる本発
明の技術的、経済的効果には計り知れないものがある。
ハ上に高精度のバンプを極めて簡単に製造することが可
能となり、従来方法による場合に比べ、格段に少ない工
程で半導体装置が提供できるようになった。かかる本発
明の技術的、経済的効果には計り知れないものがある。
【図１】本発明の電着型フォトレジストの形成法を示す
図である。
図である。
【図２】本発明のバンプの形成法を示す図である。
１…電着槽、 ２…電着型フォトレジスト液、 ３…直流電源、 ４…対極、 ５…バリアメタル、 ６…ウエハ、 ７…電解用結線、 ８…電着型フォトレジスト層、 ９…電気めっき槽、 １０…バンプめっき液、 １１…バンプ。
Claims (6)
- 【請求項１】半導体素子を形成したウエハにバリアメタ
ル層を形成し、バリアメタル層の表面およびウエハ裏
面、側面に一工程でフォトレジストを塗布し、露光、現
像により所定の位置にバンプ形成用の孔を形成し、バリ
アメタルを通電路としてバンプめつきを施し、フォトレ
ジストを剥離し、不用のバリアメタルを除去してなるこ
とを特徴とする、半導体装置の製造方法 - 【請求項２】請求項１記載の該フォトレジストが電着型
フォトレジストであることを特徴とする、半導体装置の
製造方法。 - 【請求項３】請求項１記載の該フォトレジスト厚が１０
乃至３０μｍであることを特徴とする、半導体装置の製
造方法。 - 【請求項４】請求項１記載の該バンプめつきが金めっき
であることを特徴とする、半導体装置の製造方法。 - 【請求項５】請求項１記載の該半導体装置がＴＡＢとし
て利用されるものであることを特徴とする、半導体装置
の製造方法。 - 【請求項６】請求項１記載の製造方法で製造することを
特徴とする、半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4011712A JPH05206141A (ja) | 1992-01-27 | 1992-01-27 | 半導体装置の製造方法およびこれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4011712A JPH05206141A (ja) | 1992-01-27 | 1992-01-27 | 半導体装置の製造方法およびこれを用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206141A true JPH05206141A (ja) | 1993-08-13 |
Family
ID=11785659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4011712A Pending JPH05206141A (ja) | 1992-01-27 | 1992-01-27 | 半導体装置の製造方法およびこれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05206141A (ja) |
-
1992
- 1992-01-27 JP JP4011712A patent/JPH05206141A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4942455A (en) | Lead frame for a semiconductor device and a method for manufacturing a semiconductor device using the lead frame | |
| US5226232A (en) | Method for forming a conductive pattern on an integrated circuit | |
| US3760238A (en) | Fabrication of beam leads | |
| US3528090A (en) | Method of providing an electric connection on a surface of an electronic device and device obtained by using said method | |
| US3747202A (en) | Method of making beam leads on substrates | |
| JP2011108818A (ja) | リードフレームの製造方法および半導体装置の製造方法 | |
| US3669734A (en) | Method of making electrical connections to a glass-encapsulated semiconductor device | |
| JPH05206141A (ja) | 半導体装置の製造方法およびこれを用いた半導体装置 | |
| JPH0246680B2 (ja) | ||
| US3801477A (en) | Method of depositing electrode leads | |
| JP2882416B2 (ja) | 電解めっきによる金属素子の形成方法 | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| KR100246585B1 (ko) | 비지에이 반도체 리이드프레임과 그 제조방법 | |
| JPH0760881B2 (ja) | 半導体装置の半田塗布方法 | |
| JP2002237517A (ja) | ウェハホルダ | |
| KR20110116849A (ko) | 반도체 패키지용 회로 기판의 제조 방법 | |
| JPH0580141B2 (ja) | ||
| JPH09199654A (ja) | リードフレームの加工方法およびリードフレーム | |
| JPH02217429A (ja) | メッキ方法および装置 | |
| ES342139A1 (es) | Un metodo de fabricar un soporte para circuitos electricos miniaturizados, con uno o mas elementos de circuito miniatu-rizados. | |
| JP3074023B2 (ja) | 半導体装置の製造方法 | |
| JPS59121954A (ja) | 半導体装置の製造方法 | |
| KR100246584B1 (ko) | 리드프레임 및 리드프레임 전해연마방법 | |
| JPH02224335A (ja) | ハンダバンプ製造方法 | |
| GB2244176A (en) | Method and apparatus for forming a conductive pattern on an integrated circuit |