JPH05199769A - 高周波インバータ - Google Patents
高周波インバータInfo
- Publication number
- JPH05199769A JPH05199769A JP4024846A JP2484692A JPH05199769A JP H05199769 A JPH05199769 A JP H05199769A JP 4024846 A JP4024846 A JP 4024846A JP 2484692 A JP2484692 A JP 2484692A JP H05199769 A JPH05199769 A JP H05199769A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- diode
- effect transistor
- arm
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 電界効果トランジスタにより構成される高周
波インバータにおいて，電界効果トランジスタのボディ
ダイオードへの電流を阻止してスイッチング特性を保ち
つつ，オフ時のスパイク電圧を抑制する。 【構成】 電界効果トランジスタQ1のソースに直列にダ
イオードD1を接続して，第１のアームとし，ダイオード
D2を電界効果トランジスタQ2のドレインに接続して第２
のアームとする。第１のアームと第２のアームとを直列
接続して両端に直流電源Eを供給し，アームの相互接続
点に負荷RLの一端を接続する。電界効果トランジスタQ1
とダイオードD1との接続点と直流電源Ｅの負端子との間
にダイオードD6を接続し，電界効果トランジスタQ2とダ
イオードD2との接続点と直流電源E1の正端子との間にダ
イオードD5を接続する。他の１列のアーム群も対称に構
成される。
波インバータにおいて，電界効果トランジスタのボディ
ダイオードへの電流を阻止してスイッチング特性を保ち
つつ，オフ時のスパイク電圧を抑制する。 【構成】 電界効果トランジスタQ1のソースに直列にダ
イオードD1を接続して，第１のアームとし，ダイオード
D2を電界効果トランジスタQ2のドレインに接続して第２
のアームとする。第１のアームと第２のアームとを直列
接続して両端に直流電源Eを供給し，アームの相互接続
点に負荷RLの一端を接続する。電界効果トランジスタQ1
とダイオードD1との接続点と直流電源Ｅの負端子との間
にダイオードD6を接続し，電界効果トランジスタQ2とダ
イオードD2との接続点と直流電源E1の正端子との間にダ
イオードD5を接続する。他の１列のアーム群も対称に構
成される。
Description
【産業上の利用分野】本発明は高周波インバータ，特に
電界効果トランジスタのボディダイオードの導通を避け
て，高周波スイッチング特性を利用するとともにスパイ
ク電圧の低減を図る高周波インバータに関する。
電界効果トランジスタのボディダイオードの導通を避け
て，高周波スイッチング特性を利用するとともにスパイ
ク電圧の低減を図る高周波インバータに関する。
【従来技術】電界効果トランジスタは蓄積電荷が本質的
に存在しないので，高周波インバータのスイッチング手
段としては適している。従来，電界効果トランジスタを
用いた高周波インバータとしては，図６に示すように電
界効果トランジスタQ1,Q2,Q3,Q4 にそれぞれダイオード
D1,D2,D3,D4 を直列に接続し，さらにこれら各アームに
並列にダイオードD5,D6,D7,D8 を接続したものをブリッ
ジ接続して構成される。（尚各電界効果トランジスタの
ゲート回路については省略する。）この回路において，
電界効果トランジスタQ1とQ4とが同時にオン・オフを繰
り返し，そのとき他の電界効果トランジスタQ2とQ3とは
オフ・オンを繰り返して，負荷RLには高周波電力が発生
する。電界効果トランジスタQ1は図１の破線に示される
ように等価的にはボディダイオードD0が並列接続されて
おり，このボディダイオードD0の逆方向リカバリ特性は
高速スイッチングに対応する特性を有してはいるが，数
メガヘルツのスイッチングに対しては障害となる。その
ため，ボディダイオードD0の導通を直列ダイオードD1に
より防いで，逆方向のフリーホィーリングダイオードと
してダイオードD5を並列接続する。他のアームについて
も同様に構成される。しかるにスイッチング周波数がこ
のように高い場合は，図７の等価回路に示すように，直
列ダイオードD1のリード線の浮遊インダクタンスL1,L2
の値が無視できなくなり，電界効果トランジスタQ1のオ
フ時にかなりの値のスパイク電圧が発生する。このスパ
イク電圧に耐えられるよう電界効果トランジスタの耐圧
を高くする必要となる。またこのスパイク電圧は雑音電
波障害を発生させたり，効率の低下をもたらすことにも
なる。
に存在しないので，高周波インバータのスイッチング手
段としては適している。従来，電界効果トランジスタを
用いた高周波インバータとしては，図６に示すように電
界効果トランジスタQ1,Q2,Q3,Q4 にそれぞれダイオード
D1,D2,D3,D4 を直列に接続し，さらにこれら各アームに
並列にダイオードD5,D6,D7,D8 を接続したものをブリッ
ジ接続して構成される。（尚各電界効果トランジスタの
ゲート回路については省略する。）この回路において，
電界効果トランジスタQ1とQ4とが同時にオン・オフを繰
り返し，そのとき他の電界効果トランジスタQ2とQ3とは
オフ・オンを繰り返して，負荷RLには高周波電力が発生
する。電界効果トランジスタQ1は図１の破線に示される
ように等価的にはボディダイオードD0が並列接続されて
おり，このボディダイオードD0の逆方向リカバリ特性は
高速スイッチングに対応する特性を有してはいるが，数
メガヘルツのスイッチングに対しては障害となる。その
ため，ボディダイオードD0の導通を直列ダイオードD1に
より防いで，逆方向のフリーホィーリングダイオードと
してダイオードD5を並列接続する。他のアームについて
も同様に構成される。しかるにスイッチング周波数がこ
のように高い場合は，図７の等価回路に示すように，直
列ダイオードD1のリード線の浮遊インダクタンスL1,L2
の値が無視できなくなり，電界効果トランジスタQ1のオ
フ時にかなりの値のスパイク電圧が発生する。このスパ
イク電圧に耐えられるよう電界効果トランジスタの耐圧
を高くする必要となる。またこのスパイク電圧は雑音電
波障害を発生させたり，効率の低下をもたらすことにも
なる。
【発明が解決しようとする課題】本発明は，電界効果ト
ランジスタにより構成される高周波インバータにおい
て，電界効果トランジスタのボディダイオードへの電流
を阻止してスイッチング特性を保ちつつ，オフ時のスパ
イク電圧を抑制する回路を得ることを課題とするもので
ある。
ランジスタにより構成される高周波インバータにおい
て，電界効果トランジスタのボディダイオードへの電流
を阻止してスイッチング特性を保ちつつ，オフ時のスパ
イク電圧を抑制する回路を得ることを課題とするもので
ある。
【課題を解決するための手段】本発明はこのような課題
を解決するため，高周波ブリッジインバータの少なくと
も片側の列のアームを以下のように構成するものであ
る。すなわち，第１の電界効果トランジスタの主電流端
子の一端に第１のダイオードの一端を接続して第１のア
ームとし，第２のダイオードの一端を第２の電界効果ト
ランジスタの主電流端子の一端に接続して第２のアーム
とし，これら第１のアームと第２のアームとを順次直列
接続して，第１のアームの端に直流電源の正端子を接続
し，第２のアームの端に前記直流電源の負端子を接続
し，第１のアームと第２のアームとの相互接続点に負荷
の一端を接続して主回路の片側アームを構成する。ここ
で第１の電界効果トランジスタと第１のダイオードとの
接続点と直流電源の負端子との間に第３のダイオードを
接続し，第２の電界効果トランジスタと第２のダイオー
ドとの接続点と直流電源の正端子との間に第４のダイオ
ードを接続して構成するものである。
を解決するため，高周波ブリッジインバータの少なくと
も片側の列のアームを以下のように構成するものであ
る。すなわち，第１の電界効果トランジスタの主電流端
子の一端に第１のダイオードの一端を接続して第１のア
ームとし，第２のダイオードの一端を第２の電界効果ト
ランジスタの主電流端子の一端に接続して第２のアーム
とし，これら第１のアームと第２のアームとを順次直列
接続して，第１のアームの端に直流電源の正端子を接続
し，第２のアームの端に前記直流電源の負端子を接続
し，第１のアームと第２のアームとの相互接続点に負荷
の一端を接続して主回路の片側アームを構成する。ここ
で第１の電界効果トランジスタと第１のダイオードとの
接続点と直流電源の負端子との間に第３のダイオードを
接続し，第２の電界効果トランジスタと第２のダイオー
ドとの接続点と直流電源の正端子との間に第４のダイオ
ードを接続して構成するものである。
【作用】第１の電界効果トランジスタがオフしたとき発
生しようとするスパイク電圧は第３のダイオードが導通
して直流電源に帰還し，第１の電界効果トランジスタの
主端子間電圧をほぼ直流電源の電圧値に上限を抑える。
第２の電界効果トランジスタがオフしたときも同様に作
用する。
生しようとするスパイク電圧は第３のダイオードが導通
して直流電源に帰還し，第１の電界効果トランジスタの
主端子間電圧をほぼ直流電源の電圧値に上限を抑える。
第２の電界効果トランジスタがオフしたときも同様に作
用する。
【実施例】図１は本発明による電界効果トランジスタを
用いた高周波インバータの一実施例である。図におい
て，４個の電界効果トランジスタQ1,Q2,Q3,Q4 はブリッ
ジインバータ回路を構成しており，直流電源E1を受電し
て２メガヘルツの高周波に変換して負荷RLに供給するも
のである。まず構成について説明すると，電界効果トラ
ンジスタQ1のソースに直列にダイオードD1を接続して，
第１のアームとし，ダイオードD2を電界効果トランジス
タQ2のドレインに接続して第２のアームとする。第１の
アームと第２のアームとを直列接続して両端に直流電源
E1を供給し，アームの相互接続点に負荷RLの一端を接続
する。電界効果トランジスタQ1とダイオードD1との接続
点と直流電源E1の負端子との間にダイオードD6を接続
し，電界効果トランジスタQ2とダイオードD2との接続点
と直流電源E1の正端子との間にダイオードD5を接続す
る。他の１列のアーム群も対称に構成される。すなわち
電界効果トランジスタQ3のソースに直列にダイオードD3
を接続して，第３のアームとし，ダイオードD4を電界効
果トランジスタQ4のドレインに接続して第４のアームと
する。第３のアームと第４のアームとを直列接続して両
端に直流電源E1を供給し，アームの相互接続点に負荷RL
の他の一端を接続する。電界効果トランジスタQ3とダイ
オードD3との接続点と直流電源E1の負端子との間にダイ
オードD8を接続し，電界効果トランジスタQ4とダイオー
ドD4との接続点と直流電源E1の正端子との間にダイオー
ドD7を接続する。このように構成された回路において，
電界効果トランジスタQ1とQ4とが同時にオンし，このと
き電界効果トランジスタQ2とQ3とは同時にオフして，以
下オン・オフを交互に繰り返して負荷RLには高周波電力
が発生する。なお各電界効果トランジスタQ1,Q2,Q3,Q4
のゲートにはオン・オフ駆動信号が送られるが図示は省
略している。いま電界効果トランジスタQ1がオフしたと
きには，ダイオードD1の両側のリード線に含まれる浮遊
インダクタンス（図示せず）に起因する電流変化分との
積の値のスパイク電圧が発生しようとする。このときダ
イオードD6が導通して直流電源E1に帰還して，スパイク
電圧はほぼ直流電源E1の電圧値に抑えられる。スパイク
電圧抑制の様子は，図３に電界効果トランジスタのドレ
イン・ソース間電圧の波形を示す。従来のスパイク電圧
は図３の破線で示し，本発明によるスパイク電圧は実線
で表す。他の電界効果トランジスタQ2,Q3,Q4について
は，それぞれダイオードD5,D8,D7がこの役割を果たす。
図２は，本発明をハーフブリッジインバータ回路に適用
した例である。図１の回路との構成上の差異は，第２列
のアームについて，コンデンサC11 とC12 とが直列接続
され，相互接続点Ｃと点Ａとの間に負荷RLが接続されて
いる点である。その他については一般のハーフブリッジ
回路と同様なので説明を省く。図４は，本発明の高周波
インバータの実施例であって，図１に示す回路に加えて
クランプ用のコンデンサC1,C2,C3,C4 を備えた回路であ
る。図４の回路図の配置は図１の配置と異なるが，コン
デンサC1,C2,C3,C4 が追加接続された以外は全く同一構
成である。クランプ用のコンデンサC1の作用について説
明すると，電界効果トランジスタQ1がオフしたときに発
生しようとするスパイク電圧はダイオードD6を通して直
流電源E1に流れて，電界効果トランジスタQ1のドレイン
・ソース間電圧は直流電源E1の電圧値にクランプする。
このとき直流電源E1からの配線の長さによりある程度の
インピーダンスが存在するが，電界効果トランジスタQ1
のドレインとダイオードD6のアノードとの間に直接接続
されたコンデンサC1はクランプすべきスパイク電圧をほ
ぼ理想的にインピーダンスゼロで吸収する。コンデンサ
C1に一旦吸収されたこのエネルギーは，平行して直流電
源E1を充電して一定値を保つ。他のクランプ用のコンデ
ンサC2,C3,C4についても同様に作用する。これらクラン
プ用コンデンサC1,C2,C3,C4 は微小容量のセラミックコ
ンデンサが適しており，保護すべき電界効果トランジス
タ(Q1)と直列ダイオード(D6)とコンデンサ(C1)との間の
配線はできるだけ最短距離にする必要がある。このよう
にクランプ用のコンデンサを追加構成することにより，
スパイク電圧の抑制がより効果的となる。図５は本発明
による高周波インバータの回路図であって，電界効果ト
ランジスタを複数並列にした実施例のブリッジインバー
タの片側の列を示す。図において，上側のアームを構成
する要素として，電界効果トランジスタQ111とQ112の２
個が並列接続され，電界効果トランジスタQ121とQ122と
が並列接続され，電界効果トランジスタQ131とQ132とが
並列接続され，各組の電界効果トランジスタがダイオー
ドD61,D62,D63 を介してそれぞれクランプ用のコンデン
サC111,C112,C121,C122,C131,C132 に接続される。そし
てこれらコンデンサC111,C112,C121,C122,C131,C132 は
同時に直流電源E1に並列接続される。下側のアームにつ
いても同様に構成される。そして各上下アームの交点A
1,A2,A3は図示していないが電流平衡用の微小相互イン
ダクタンスを介して並列接続される。このように２並列
の組をさらに３並列して，高周波インバータのアームの
列が構成できる。並列の数は任意に増加選定することが
できる。以上述べた実施例はすべてＮ型電界効果トラン
ジスタをスイッチング素子に用いているが，Ｐ型のみ，
またはＮ型とＰ型の電界効果トランジスタを用いた回路
も同様に構成することができる。あるいは電界効果トラ
ンジスタ以外のスイッチング素子であって素子の内部に
必然的にダイオードを含むものについては本発明は適用
できる。
用いた高周波インバータの一実施例である。図におい
て，４個の電界効果トランジスタQ1,Q2,Q3,Q4 はブリッ
ジインバータ回路を構成しており，直流電源E1を受電し
て２メガヘルツの高周波に変換して負荷RLに供給するも
のである。まず構成について説明すると，電界効果トラ
ンジスタQ1のソースに直列にダイオードD1を接続して，
第１のアームとし，ダイオードD2を電界効果トランジス
タQ2のドレインに接続して第２のアームとする。第１の
アームと第２のアームとを直列接続して両端に直流電源
E1を供給し，アームの相互接続点に負荷RLの一端を接続
する。電界効果トランジスタQ1とダイオードD1との接続
点と直流電源E1の負端子との間にダイオードD6を接続
し，電界効果トランジスタQ2とダイオードD2との接続点
と直流電源E1の正端子との間にダイオードD5を接続す
る。他の１列のアーム群も対称に構成される。すなわち
電界効果トランジスタQ3のソースに直列にダイオードD3
を接続して，第３のアームとし，ダイオードD4を電界効
果トランジスタQ4のドレインに接続して第４のアームと
する。第３のアームと第４のアームとを直列接続して両
端に直流電源E1を供給し，アームの相互接続点に負荷RL
の他の一端を接続する。電界効果トランジスタQ3とダイ
オードD3との接続点と直流電源E1の負端子との間にダイ
オードD8を接続し，電界効果トランジスタQ4とダイオー
ドD4との接続点と直流電源E1の正端子との間にダイオー
ドD7を接続する。このように構成された回路において，
電界効果トランジスタQ1とQ4とが同時にオンし，このと
き電界効果トランジスタQ2とQ3とは同時にオフして，以
下オン・オフを交互に繰り返して負荷RLには高周波電力
が発生する。なお各電界効果トランジスタQ1,Q2,Q3,Q4
のゲートにはオン・オフ駆動信号が送られるが図示は省
略している。いま電界効果トランジスタQ1がオフしたと
きには，ダイオードD1の両側のリード線に含まれる浮遊
インダクタンス（図示せず）に起因する電流変化分との
積の値のスパイク電圧が発生しようとする。このときダ
イオードD6が導通して直流電源E1に帰還して，スパイク
電圧はほぼ直流電源E1の電圧値に抑えられる。スパイク
電圧抑制の様子は，図３に電界効果トランジスタのドレ
イン・ソース間電圧の波形を示す。従来のスパイク電圧
は図３の破線で示し，本発明によるスパイク電圧は実線
で表す。他の電界効果トランジスタQ2,Q3,Q4について
は，それぞれダイオードD5,D8,D7がこの役割を果たす。
図２は，本発明をハーフブリッジインバータ回路に適用
した例である。図１の回路との構成上の差異は，第２列
のアームについて，コンデンサC11 とC12 とが直列接続
され，相互接続点Ｃと点Ａとの間に負荷RLが接続されて
いる点である。その他については一般のハーフブリッジ
回路と同様なので説明を省く。図４は，本発明の高周波
インバータの実施例であって，図１に示す回路に加えて
クランプ用のコンデンサC1,C2,C3,C4 を備えた回路であ
る。図４の回路図の配置は図１の配置と異なるが，コン
デンサC1,C2,C3,C4 が追加接続された以外は全く同一構
成である。クランプ用のコンデンサC1の作用について説
明すると，電界効果トランジスタQ1がオフしたときに発
生しようとするスパイク電圧はダイオードD6を通して直
流電源E1に流れて，電界効果トランジスタQ1のドレイン
・ソース間電圧は直流電源E1の電圧値にクランプする。
このとき直流電源E1からの配線の長さによりある程度の
インピーダンスが存在するが，電界効果トランジスタQ1
のドレインとダイオードD6のアノードとの間に直接接続
されたコンデンサC1はクランプすべきスパイク電圧をほ
ぼ理想的にインピーダンスゼロで吸収する。コンデンサ
C1に一旦吸収されたこのエネルギーは，平行して直流電
源E1を充電して一定値を保つ。他のクランプ用のコンデ
ンサC2,C3,C4についても同様に作用する。これらクラン
プ用コンデンサC1,C2,C3,C4 は微小容量のセラミックコ
ンデンサが適しており，保護すべき電界効果トランジス
タ(Q1)と直列ダイオード(D6)とコンデンサ(C1)との間の
配線はできるだけ最短距離にする必要がある。このよう
にクランプ用のコンデンサを追加構成することにより，
スパイク電圧の抑制がより効果的となる。図５は本発明
による高周波インバータの回路図であって，電界効果ト
ランジスタを複数並列にした実施例のブリッジインバー
タの片側の列を示す。図において，上側のアームを構成
する要素として，電界効果トランジスタQ111とQ112の２
個が並列接続され，電界効果トランジスタQ121とQ122と
が並列接続され，電界効果トランジスタQ131とQ132とが
並列接続され，各組の電界効果トランジスタがダイオー
ドD61,D62,D63 を介してそれぞれクランプ用のコンデン
サC111,C112,C121,C122,C131,C132 に接続される。そし
てこれらコンデンサC111,C112,C121,C122,C131,C132 は
同時に直流電源E1に並列接続される。下側のアームにつ
いても同様に構成される。そして各上下アームの交点A
1,A2,A3は図示していないが電流平衡用の微小相互イン
ダクタンスを介して並列接続される。このように２並列
の組をさらに３並列して，高周波インバータのアームの
列が構成できる。並列の数は任意に増加選定することが
できる。以上述べた実施例はすべてＮ型電界効果トラン
ジスタをスイッチング素子に用いているが，Ｐ型のみ，
またはＮ型とＰ型の電界効果トランジスタを用いた回路
も同様に構成することができる。あるいは電界効果トラ
ンジスタ以外のスイッチング素子であって素子の内部に
必然的にダイオードを含むものについては本発明は適用
できる。
【発明の効果】本発明は以上述べたような特徴を有して
いるので，電界効果トランジスタにより構成される高周
波インバータにおいて，電界効果トランジスタのボディ
ダイオードへの電流を阻止してスイッチング特性を保ち
つつ，オフ時のスパイク電圧を抑制する。したがって，
電界効果トランジスタの耐圧を必要限度まで低下させる
ことができ，安全経済的である。また雑音電波障害を低
減し，効率を向上させることができる。
いるので，電界効果トランジスタにより構成される高周
波インバータにおいて，電界効果トランジスタのボディ
ダイオードへの電流を阻止してスイッチング特性を保ち
つつ，オフ時のスパイク電圧を抑制する。したがって，
電界効果トランジスタの耐圧を必要限度まで低下させる
ことができ，安全経済的である。また雑音電波障害を低
減し，効率を向上させることができる。
【図１】本発明による電界効果トランジスタを用いたブ
リッジ型高周波インバータの回路図である。
リッジ型高周波インバータの回路図である。
【図２】本発明による電界効果トランジスタを用いたハ
ーフ・ブリッジ型高周波インバータの回路図である。
ーフ・ブリッジ型高周波インバータの回路図である。
【図３】本発明による電界効果トランジスタを用いた高
周波インバータにおける，電界効果トランジスタのドレ
イン・ソース間電圧の波形図である。
周波インバータにおける，電界効果トランジスタのドレ
イン・ソース間電圧の波形図である。
【図４】本発明による電界効果トランジスタを用いた高
周波インバータの回路図であって，クランプコンデンサ
を備えた回路を示す。
周波インバータの回路図であって，クランプコンデンサ
を備えた回路を示す。
【図５】本発明による電界効果トランジスタを用いた高
周波インバータの回路図であって，電界効果トランジス
タを複数並列にした実施例を示す。
周波インバータの回路図であって，電界効果トランジス
タを複数並列にした実施例を示す。
【図６】従来の電界効果トランジスタを用いた高周波イ
ンバータの一例を示す。
ンバータの一例を示す。
【図７】図６に示す回路の等価回路を示す。
E1…直流電源 RL…負荷 D0…ボディダイオード Q1,Q2,Q3,Q4 …電界効果トランジスタ C1,C2,C3,C4,C11,C12 …コンデンサ D1,D2,D3,D4,D5,D6,D7,D8 …ダイオード L1,L2 …浮遊インダクタンス Q111,Q112,Q121,Q122,Q131,Q132,Q211,Q212,Q221,Q222,
Q231,Q232 …電界効果トランジスタ C111,C112,C121,C122,C131,C132,C211,C212,C221,C222,
C231,C232 …コンデンサ D11,D12,D13,D21,D22,D23,D51,D52,D53,D61,D62,D63 …
ダイオード
Q231,Q232 …電界効果トランジスタ C111,C112,C121,C122,C131,C132,C211,C212,C221,C222,
C231,C232 …コンデンサ D11,D12,D13,D21,D22,D23,D51,D52,D53,D61,D62,D63 …
ダイオード
Claims (3)
- 【請求項１】第１の電界効果トランジスタの主電流端子
の一端に第１のダイオードの一端を接続して第１のアー
ムとし，第２のダイオードの一端を第２の電界効果トラ
ンジスタの主電流端子の一端に接続して第２のアームと
し， これら第１のアームと第２のアームとを順次直列接続し
て，第１のアームの端に直流電源の正端子を接続し，第
２のアームの端に前記直流電源の負端子を接続し， 前記第１のアームと前記第２のアームとの相互接続点に
負荷の一端を接続し， 前記第１の電界効果トランジスタと前記第１のダイオー
ドとの接続点と前記直流電源の負端子との間に第３のダ
イオードを接続し， 前記第２の電界効果トランジスタと前記第２のダイオー
ドとの接続点と前記直流電源の正端子との間に第４のダ
イオードを接続して構成されることを特徴とする高周波
インバータ。 - 【請求項２】第１の電界効果トランジスタの主電流端子
の一端に第１のダイオードの一端を接続して第１のアー
ムとし，第２のダイオードの一端を第２の電界効果トラ
ンジスタの主電流端子の一端に接続して第２のアームと
し， これら第１のアームと第２のアームとを順次直列接続し
て，第１のアームの端に直流電源の正端子を接続し，第
２のアームの端に前記直流電源の負端子を接続し， 前記第１のアームと前記第２のアームとの相互接続点に
負荷の一端を接続し， 前記第１の電界効果トランジスタと前記第１のダイオー
ドとの接続点と前記直流電源の負端子との間に第３のダ
イオードを接続し， この直流電源の負端子に接続される第３のダイオードの
一端と前記第１の電界効果トランジスタの他の一端との
間にコンデンサを接続し， 前記第２の電界効果トランジスタと前記第２のダイオー
ドとの接続点と前記直流電源の正端子との間に第４のダ
イオードを接続し， この直流電源の正端子に接続される第４のダイオードの
一端と前記第２の電界効果トランジスタの他の一端との
間にコンデンサを接続して構成されることを特徴とする
高周波インバータ。 - 【請求項３】前記第１の電界効果トランジスタ及び前記
第２の電界効果トランジスタに代えて，ボディダイオー
ドを有するスイッチング素子で構成されることを特徴と
する請求項１または請求項２記載の高周波インバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04024846A JP3126057B2 (ja) | 1992-01-14 | 1992-01-14 | 高周波インバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04024846A JP3126057B2 (ja) | 1992-01-14 | 1992-01-14 | 高周波インバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05199769A true JPH05199769A (ja) | 1993-08-06 |
| JP3126057B2 JP3126057B2 (ja) | 2001-01-22 |
Family
ID=12149584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04024846A Expired - Fee Related JP3126057B2 (ja) | 1992-01-14 | 1992-01-14 | 高周波インバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3126057B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3713819A1 (de) * | 1986-04-24 | 1987-11-05 | Tochigi Fuji Sangyo Kk | Ausgleichsgetriebe |
| JP2008193839A (ja) * | 2007-02-06 | 2008-08-21 | Toshiba Corp | 半導体スイッチおよび当該半導体スイッチを適用した電力変換装置 |
| JP2014075976A (ja) * | 2014-01-16 | 2014-04-24 | Mitsubishi Electric Corp | 電動機駆動装置、及び冷凍空調装置 |
| JP2018201297A (ja) * | 2017-05-26 | 2018-12-20 | サンケン電気株式会社 | ゲート駆動回路 |
-
1992
- 1992-01-14 JP JP04024846A patent/JP3126057B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3713819A1 (de) * | 1986-04-24 | 1987-11-05 | Tochigi Fuji Sangyo Kk | Ausgleichsgetriebe |
| US4838119A (en) * | 1986-04-24 | 1989-06-13 | Tochigifujisangyo Kabushiki Kaisha | Differential gear assembly with viscous and friction clutch mechanisms |
| JP2008193839A (ja) * | 2007-02-06 | 2008-08-21 | Toshiba Corp | 半導体スイッチおよび当該半導体スイッチを適用した電力変換装置 |
| JP2014075976A (ja) * | 2014-01-16 | 2014-04-24 | Mitsubishi Electric Corp | 電動機駆動装置、及び冷凍空調装置 |
| JP2018201297A (ja) * | 2017-05-26 | 2018-12-20 | サンケン電気株式会社 | ゲート駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3126057B2 (ja) | 2001-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6930899B2 (en) | N-point-converter circuit | |
| JP2979923B2 (ja) | 半導体装置 | |
| JP4502510B2 (ja) | Ｖｓｃ変換装置 | |
| JP4360738B2 (ja) | ハーフブリッジを備えた回路装置 | |
| US20090090546A1 (en) | Substrate for ac/ac multiple-phase power converter | |
| CN1218328A (zh) | 功率逆变器装置 | |
| JPH1014260A (ja) | スイッチングモジュールおよびモジュールを用いた電力変換器 | |
| JPH03107328A (ja) | 電力変換装置のスナバ回路 | |
| US11451135B2 (en) | Multilevel port under-voltage protection circuit with flying capacitor | |
| CN101080865A (zh) | 矩阵变换器 | |
| CN102594187A (zh) | 四电平拓扑单元及其应用电路 | |
| JPS62234371A (ja) | 低インダクタンス配線体 | |
| JP2707883B2 (ja) | インバータ装置 | |
| JP3126057B2 (ja) | 高周波インバータ | |
| WO2021129752A1 (zh) | 一种环形布局的模块化并联半桥集成组件 | |
| JPH01160373A (ja) | インバータの素子配列 | |
| JPH02130955A (ja) | 逆阻止形トランジスタモジュール | |
| CN102594188A (zh) | 四电平拓扑单元及其应用电路 | |
| CA2174818A1 (en) | Converter circuit arrangement | |
| JPH10201247A (ja) | 補助共振転流回路を用いた電力変換装置 | |
| JP3251802B2 (ja) | 直列多重電力変換装置 | |
| JPS6240069A (ja) | 電圧形インバ−タの接続構造 | |
| JP2018029412A (ja) | 電力変換装置、および電力変換システム | |
| JP3262032B2 (ja) | インバータ装置 | |
| KR101521397B1 (ko) | 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001020 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |