JPH05199482A - Liquid crystal driving system - Google Patents

Liquid crystal driving system

Info

Publication number
JPH05199482A
JPH05199482A JP715092A JP715092A JPH05199482A JP H05199482 A JPH05199482 A JP H05199482A JP 715092 A JP715092 A JP 715092A JP 715092 A JP715092 A JP 715092A JP H05199482 A JPH05199482 A JP H05199482A
Authority
JP
Japan
Prior art keywords
signal
circuit
liquid crystal
electrode
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP715092A
Other languages
Japanese (ja)
Other versions
JP3211320B2 (en
Inventor
Kiyoshi Ono
喜芳 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP00715092A priority Critical patent/JP3211320B2/en
Publication of JPH05199482A publication Critical patent/JPH05199482A/en
Application granted granted Critical
Publication of JP3211320B2 publication Critical patent/JP3211320B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To improve the contrasts for display of a TV image which is horizontally long and has a wide aspect ratio by applying the same potential as a signal electrode to the prescribed number of scanning electrodes of both upper and lower ends. CONSTITUTION:A control circuit 4 inputs the horizontal and vertical synchronizing signals from a receiving circuit 1 and produces various types of control signals and liquid crystal driving voltage, i.e., the signals EC and CFK and the voltage V1, V3 and VDD to supply them to a signal electrode driving circuit 5. At the same time, the signals EC and CKF and the driving electrode V2, V4 and GND are supplied to a scanning electrode driving circuit 6. The circuit 5 outputs a signal electrode driving signal in accordance with the video data given from an A/D converter 5 and drives the signal electrode of a liquid crystal display panel 7. The circuit 6 shifts the scanning electrode data sent from the circuit 4 synchronously with the shift lock of the scanning electrode. Then the scanning electrode of the panel 7 is driven in response to the shifted data.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は水平方向が長いワイドア
スペクト比のテレビ画像を表示する液晶表示装置の液晶
駆動方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal driving system of a liquid crystal display device for displaying a television image of a wide aspect ratio having a long horizontal direction.

【0002】[0002]

【従来の技術】図7は従来の液晶表示装置のメモリを用
いてコントラスト向上をはかった液晶駆動方式の駆動波
形を示す。この駆動波形は走査線240本、信号線n本
の上下分割単純マトリクスLCD(液晶表示パネル)の
120Hz駆動波形である。一般にLCDの一画面は奇
数フィールドと偶数フィールドによる1フレームにより
構成されているが、簡略化のため同一の信号とみなす。
而して、1フィールド期間内において265.5本分に
対応する走査線のうち表示期間として240本を用い
て、垂直帰線消去期間VLは休止期間とする。液晶駆動
電圧は図8に示すように、V1,V3,VDD(=V
2)が信号電極に供給され、V2,V4,GNDが走査
電極に供給される。前記液晶駆動電圧V1,V2,V
3,V4,GND,VDDはV2,VDDを中心にして
V1,GNDが正側、V3,V4が負側に、それぞれ一
定の電圧差をもって設定される。図9は走査方法を示
し、縦軸に走査電極、横軸に時間をとり、リアル映像デ
ータ(メモリを介さない生の映像データ)Rとメモリ映
像データMを交互に走査する。垂直帰線消去期間VLに
おいて、図7に示すように、走査電極の電圧は非選択レ
ベルであるV2になり、信号電極はVDDの電圧レベル
になる。このVDDは図8に示すように走査電極のV2
と同一電位である。つまり、垂直帰線消去期間VL中は
走査電極と信号電極は同一電位になり、液晶に電圧が印
加されない。すなわち、この垂直帰線消去期間VL中に
液晶に印加される電圧の実効値の増加を防ぐことがで
き、オン/オフの実効値比を大きくしてコントラストを
向上させることができる。
2. Description of the Related Art FIG. 7 shows drive waveforms of a liquid crystal drive system in which contrast is improved by using a memory of a conventional liquid crystal display device. This drive waveform is a 120 Hz drive waveform of a vertically divided simple matrix LCD (liquid crystal display panel) having 240 scanning lines and n signal lines. Generally, one screen of the LCD is composed of one frame consisting of an odd field and an even field, but they are regarded as the same signal for simplification.
Thus, 240 of the scanning lines corresponding to 265.5 lines in one field period are used as the display period, and the vertical blanking period VL is set to the idle period. The liquid crystal drive voltage is V1, V3, VDD (= V as shown in FIG.
2) is supplied to the signal electrodes, and V2, V4, and GND are supplied to the scan electrodes. The liquid crystal drive voltages V1, V2, V
3, V4, GND and VDD are set with V1 and GND centered on V2 and VDD on the positive side and V3 and V4 on the negative side with a certain voltage difference. FIG. 9 shows a scanning method. Scanning electrodes are plotted on the vertical axis and time is plotted on the horizontal axis, and real image data (raw image data not passing through the memory) R and memory image data M are alternately scanned. In the vertical blanking period VL, as shown in FIG. 7, the voltage of the scan electrode becomes V2 which is the non-selection level, and the signal electrode becomes the voltage level of VDD. This VDD is V2 of the scan electrode as shown in FIG.
And the same potential as. That is, the scan electrode and the signal electrode have the same potential during the vertical blanking period VL, and no voltage is applied to the liquid crystal. That is, it is possible to prevent an increase in the effective value of the voltage applied to the liquid crystal during the vertical blanking period VL, and increase the effective value ratio of ON / OFF to improve the contrast.

【0003】次に、第2世代EDTV方式のワイドアス
ペクト化について図10に示す。即ち、図10(a)に
示す16:9のアスペクト比の原画を、図10(b)に
示す4:3のアスペクト比の従来の画面から上下をマス
クして16:9のアスペクト比のワイド画面にするレタ
ーボックス方式と、図10(c)に示すように4:3の
アスペクト比の画面に横の部分を別に伝送して16:9
のアスペクト比のワイド画面にするサイドパネル方式が
考えられている。この中で図10(b)に示すレターボ
ックス方式のワイド画面は、図11に示す画面サイズと
なる。すなわち、ワイド画面は縦横比16:9のアスペ
クト比のまま、走査線が360ラインに圧縮されてメイ
ンパネルに置かれ、また上下それぞれの60ラインの走
査線は黒とし、高域補助情報が多重される。この信号を
現行のNTSC方式の受信機で受信すると、図10
(b)に示すように16:9のアスペクト比のワイド画
面に映る。したがって、図7に示すような駆動方法によ
るLCDの表示も可能である。
Next, FIG. 10 shows a wide aspect of the second generation EDTV system. That is, the original image with the aspect ratio of 16: 9 shown in FIG. 10A is masked at the top and bottom from the conventional screen with the aspect ratio of 4: 3 shown in FIG. 10B to widen the aspect ratio of 16: 9. A letterbox method for displaying a screen and a 16: 9 aspect ratio by separately transmitting the horizontal portion on a screen having an aspect ratio of 4: 3 as shown in FIG.
A side panel method is considered in which a wide screen with an aspect ratio of. Among them, the letterbox wide screen shown in FIG. 10B has the screen size shown in FIG. That is, the wide screen is compressed to 360 lines and placed on the main panel while keeping the aspect ratio of 16: 9, and the upper and lower 60 lines are black, and the high frequency auxiliary information is multiplexed. To be done. When this signal is received by the current NTSC receiver,
As shown in (b), it is displayed on a wide screen having an aspect ratio of 16: 9. Therefore, the display on the LCD by the driving method as shown in FIG. 7 is also possible.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、アスペ
クト比16:9のワイド画面のときは、表示範囲が狭く
なることもあって、さらにコントラストの良い画像が望
まれる。即ち、図10(b)に示す上下の斜線部分は
「黒」を表示していることになり、液晶の駆動デューテ
ィはアスペクト比4:3の画面全面を表示している場合
と同じである。従って、表示画像のない部分に駆動マー
ジンの一部を取られることになり、効率が悪いという問
題があった。
However, in the case of a wide screen having an aspect ratio of 16: 9, the display range may be narrowed, and an image with better contrast is desired. That is, the upper and lower hatched portions shown in FIG. 10B indicate "black", and the drive duty of the liquid crystal is the same as when the entire screen with an aspect ratio of 4: 3 is displayed. Therefore, a part of the driving margin is taken in a portion without a display image, which causes a problem of poor efficiency.

【0005】本発明は上記の実情に鑑みてなされたもの
で、水平方向が長いワイドアスペクト比のテレビ画像を
表示する際にコントラストを向上し得る液晶駆動方式を
提供することを目的とする。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a liquid crystal driving system capable of improving the contrast when displaying a television image having a wide aspect ratio that is long in the horizontal direction.

【0006】[0006]

【課題を解決するための手段】本発明は上記課題を解決
するために、走査電極と信号電極がマトリクス状に配列
され、所定のアスペクト比のテレビ画像を表示するとと
もに、このアスペクト比よりも水平方向が長いアスペク
ト比のテレビ画像を表示する液晶表示装置の液晶駆動方
式において、上記水平方向が長いアスペクト比のテレビ
画像を表示する際は、上記走査電極の上端部と下端部の
所定数の走査電極に信号電極と同一の電位を印加するよ
うにしたものである。
In order to solve the above-mentioned problems, the present invention has a structure in which scanning electrodes and signal electrodes are arranged in a matrix to display a television image having a predetermined aspect ratio, and is more horizontal than this aspect ratio. In a liquid crystal driving method of a liquid crystal display device that displays a television image with a long aspect ratio, when displaying a television image with a long horizontal aspect ratio, a predetermined number of scans of the upper end and the lower end of the scan electrode are performed. The same potential as the signal electrode is applied to the electrodes.

【0007】[0007]

【作用】上記手段により、水平方向が長いアスペクト比
のテレビ画像を表示する際に、走査電極の上端部と下端
部の所定数の走査電極に信号電極と同一の電位を印加す
ることにより、垂直帰線消去期間及びその前後に液晶に
印加される電圧の実効値の増加を防ぐことができ、オン
/オフの実効値比を大きくしてコントラストを向上させ
ることができる。
According to the above means, when a television image having a long horizontal aspect ratio is displayed, the same potential as that of the signal electrode is applied to a predetermined number of scan electrodes at the upper end and the lower end of the scan electrode, so that the vertical It is possible to prevent an increase in the effective value of the voltage applied to the liquid crystal during the blanking period and before and after the blanking period, and to increase the effective value ratio of ON / OFF to improve the contrast.

【0008】[0008]

【実施例】以下図面を参照して本発明の実施例を詳細に
説明する。
Embodiments of the present invention will now be described in detail with reference to the drawings.

【0009】図1は本発明の一実施例の概略構成図であ
る。即ち、受信回路1はアンテナ2よりテレビ信号を受
信して映像信号Sv、水平同期信号φH、垂直同期信号
φVを取り出し、映像信号SvをA/D変換回路3へ、
水平同期信号φHと垂直同期信号φVを制御回路4へそ
れぞれ供給する。制御回路4は入力された水平同期信号
φHと垂直同期信号φVからゼロバイアス・コントロー
ル信号EC、反転信号CKF、その他各種の制御信号
(説明は省略)、液晶駆動電圧V1,V2,V3,V
4,GND,VDD=V2を発生し、ゼロバイアス・コ
ントロール信号EC、反転信号CKF、液晶駆動電圧V
1,V3,VDDを信号電極駆動回路5へ供給し、ゼロ
バイアス・コントロール信号EC、反転信号CKF、液
晶駆動電圧V2,V4,GNDを走査電極駆動回路6へ
それぞれ供給する。前記反転信号CKFは走査電極シフ
トクロックに同期して反転し、GNDあるいはV4の走
査電極駆動電圧を選択する信号である。また、前記ゼロ
バイアス・コントロール信号ECは走査線の間引き数に
応じて設定されるもので、常時は「1」信号レベルとな
っているが、予め設定された水平周期毎に「0」信号レ
ベルとなる。前記液晶駆動電圧V1,V2,V3,V
4,GND,VDDはV2,VDDを中心にしてV1,
GNDが正側、V3,V4が負側に、それぞれ一定の電
圧差をもって設定される。前記A/D変換回路3は受信
回路1から送られてくる映像信号を例えば4ビットのデ
ジタルデータに変換し、信号電極駆動回路5へ供給す
る。この信号電極駆動回路5はA/D変換回路3から送
られてくる映像データに従って信号電極駆動信号を出力
し、液晶表示パネル7の信号電極を表示駆動する。一
方、走査電極駆動回路6は走査信号を発生させるための
シフトレジスタを備えており、制御回路4から送られて
くる走査電極データを走査電極シフトクロックに同期し
てシフトし、このシフトレジスタ内をシフトするデータ
に応じて液晶表示パネル7の走査電極を順次駆動する。
FIG. 1 is a schematic configuration diagram of an embodiment of the present invention. That is, the receiving circuit 1 receives the television signal from the antenna 2, extracts the video signal Sv, the horizontal synchronizing signal φH, and the vertical synchronizing signal φV, and outputs the video signal Sv to the A / D conversion circuit 3.
The horizontal synchronizing signal φH and the vertical synchronizing signal φV are supplied to the control circuit 4, respectively. The control circuit 4 receives a zero bias control signal EC, an inversion signal CKF, various other control signals (the description is omitted), liquid crystal driving voltages V1, V2, V3, V from the input horizontal synchronizing signal φH and vertical synchronizing signal φV.
4, GND, VDD = V2, zero bias control signal EC, inverted signal CKF, liquid crystal drive voltage V
1, V3, VDD are supplied to the signal electrode drive circuit 5, and the zero bias control signal EC, the inversion signal CKF, and the liquid crystal drive voltages V2, V4, GND are supplied to the scan electrode drive circuit 6, respectively. The inversion signal CKF is a signal that is inverted in synchronization with the scan electrode shift clock to select the scan electrode drive voltage of GND or V4. Further, the zero bias control signal EC is set according to the number of thinning lines of the scanning line, and is always at the "1" signal level, but the "0" signal level is set at every preset horizontal cycle. Becomes The liquid crystal drive voltages V1, V2, V3, V
4, GND, VDD are V1, VDD centered on V1,
GND is set to the positive side and V3 and V4 are set to the negative side with a constant voltage difference. The A / D conversion circuit 3 converts the video signal sent from the reception circuit 1 into, for example, 4-bit digital data, and supplies it to the signal electrode drive circuit 5. The signal electrode drive circuit 5 outputs a signal electrode drive signal in accordance with the video data sent from the A / D conversion circuit 3 to drive the signal electrodes of the liquid crystal display panel 7 for display. On the other hand, the scan electrode drive circuit 6 includes a shift register for generating a scan signal, shifts the scan electrode data sent from the control circuit 4 in synchronization with the scan electrode shift clock, and shifts the inside of this shift register. The scan electrodes of the liquid crystal display panel 7 are sequentially driven according to the data to be shifted.

【0010】而して、前記信号電極駆動回路5は図3に
示すように構成される。この図3は信号電極駆動回路5
の1つの信号電極駆動系の主要部について示したもので
ある。信号電極駆動回路5には制御回路4から液晶駆動
電圧V1,V3,VDDが供給されるが、液晶駆動電圧
V1はゲート回路G1を介して出力ライン21に出力さ
れ、液晶駆動電圧VDDはゲート回路G2を介して出力
ライン21に出力されると共に、ゲート回路G3を介し
て出力ライン22に出力される。また、液晶駆動電圧V
3はゲート回路G4を介して出力ライン22に出力され
る。そして、制御回路4から与えられるゼロバイアス・
コントロール信号ECはレベルシフタ23によりレベル
シフトされた後、ゲート回路G1,G4にゲート信号と
して供給されると共に、更に、インバータ24を介して
ゲート回路G2,G3にゲート信号として供給される。
そして、前記出力ライン21から取出される電圧が液晶
駆動電圧V1´として、また、出力ライン22から取出
される電圧が液晶駆動電圧V3´としてマルチプレクサ
(図示せず)へ送られる。このマルチプレクサの出力電
圧はA/D変換回路3からの映像データ及び反転信号C
KFに応じて選択され、液晶表示パネル7へ信号電極駆
動信号として送られる。そして、垂直帰線消去期間及び
その前後の30H(水平走査期間)の期間においては、
ゼロバイアス・コントロール信号ECがローレベル、イ
ンバータ24の出力がハイレベルとなり、ゲート回路G
2,G3がオン、ゲート回路G1,G4がオフし、出力
ライン21,22から共にVDDの電圧を出力する。こ
の電圧VDDはゼロバイアスを与える「信号電極の電位
=走査電極の電位」となる場合の電圧レベルである。ま
た、垂直帰線消去期間及びその前後の30Hの期間以
外、つまり、通常の動作時においては、ゼロバイアス・
コントロール信号ECがハイレベル、インバータ24の
出力がローレベルとなり、ゲート回路G2,G3がオ
フ、ゲート回路G1,G4がオンし、出力ライン21か
らはV1,出力ライン22からはV3の電圧が出力され
る。したがって、信号電極駆動回路5はA/D変換回路
3から送られてくる映像データに応じてV1又はV3の
電圧を信号電極駆動電圧として出力する。
Thus, the signal electrode drive circuit 5 is constructed as shown in FIG. This FIG. 3 shows the signal electrode drive circuit 5
2 shows the main part of one of the signal electrode driving systems. The liquid crystal drive voltages V1, V3 and VDD are supplied from the control circuit 4 to the signal electrode drive circuit 5, the liquid crystal drive voltage V1 is output to the output line 21 via the gate circuit G1, and the liquid crystal drive voltage VDD is supplied to the gate circuit. It is output to the output line 21 via G2 and to the output line 22 via the gate circuit G3. Also, the liquid crystal drive voltage V
3 is output to the output line 22 via the gate circuit G4. Then, the zero bias applied from the control circuit 4
The control signal EC is level-shifted by the level shifter 23, and then supplied to the gate circuits G1 and G4 as a gate signal and further supplied via the inverter 24 to the gate circuits G2 and G3 as a gate signal.
Then, the voltage taken out from the output line 21 is sent to the multiplexer (not shown) as the liquid crystal drive voltage V1 'and the voltage taken out from the output line 22 is sent to the multiplexer (not shown). The output voltage of this multiplexer is the video data from the A / D conversion circuit 3 and the inverted signal C.
It is selected according to KF and sent to the liquid crystal display panel 7 as a signal electrode drive signal. Then, in the vertical blanking period and the periods of 30H (horizontal scanning period) before and after that period,
The zero bias control signal EC becomes low level, the output of the inverter 24 becomes high level, and the gate circuit G
2 and G3 are turned on, the gate circuits G1 and G4 are turned off, and both the output lines 21 and 22 output the voltage VDD. The voltage VDD is a voltage level when “the potential of the signal electrode = the potential of the scan electrode” which gives zero bias. In addition, except during the vertical blanking period and the period of 30H before and after the blanking period, that is, during normal operation, zero bias
The control signal EC becomes high level, the output of the inverter 24 becomes low level, the gate circuits G2 and G3 are turned off, the gate circuits G1 and G4 are turned on, and the voltage V3 is output from the output line 21 and the voltage V3 is output from the output line 22. To be done. Therefore, the signal electrode drive circuit 5 outputs the voltage of V1 or V3 as the signal electrode drive voltage according to the image data sent from the A / D conversion circuit 3.

【0011】一方、走査電極駆動回路6は図4に示すよ
うに主要部が構成される。走査電極駆動回路6には制御
回路4から液晶駆動電圧V2,V4,GNDが与えられ
るが、GNDはP型MOSトランジスタ31及びゲート
回路G11を介して信号ライン33に入力され、V4は
N型MOSトランジスタ32及び前記ゲート回路G11
を介して信号ライン33に入力され、また、V2はその
まま信号ライン34に入力される。前記信号ライン33
と34間はゲート回路G12により接続される。そし
て、前記信号ライン33はゲート回路G13a,13b
………をそれぞれ介して走査信号出力端子OUT1,O
UT2………に接続される。また、信号ライン34はゲ
ート回路G14a,14b………をそれぞれ介して走査
信号出力端子OUT1,OUT2………に接続される。
そして、反転信号CKFは、レベルシフタ35を介して
MOSトランジスタ31,32のゲートに入力される。
また、制御回路4から送られてくるゼロバイアス・コン
トロール信号ECはレベルシフタ36によりレベルシフ
トされた後、ゲート回路G11のゲートに入力される。
更に、走査電極駆動回路6においては、制御回路4から
送られてくるタイミング信号に従って内部のシフトレジ
スタにより走査信号IN1,IN2………が作成され
る。この走査信号IN1,IN2………はレベルシフタ
38a,38b………によりレベルシフトされた後、ゲ
ート回路G13a,G13b………のゲートに入力され
ると共に、インバータ39a,39b………を介してゲ
ート回路G14a,G14b………のゲートに入力され
る。
On the other hand, the scan electrode drive circuit 6 has a main part as shown in FIG. The liquid crystal drive voltages V2, V4, and GND are applied to the scan electrode drive circuit 6 from the control circuit 4. GND is input to the signal line 33 via the P-type MOS transistor 31 and the gate circuit G11, and V4 is an N-type MOS. Transistor 32 and the gate circuit G11
To the signal line 33, and V2 is directly input to the signal line 34. The signal line 33
A gate circuit G12 connects between and. The signal line 33 is connected to the gate circuits G13a and 13b.
……… through scanning signal output terminals OUT1 and O respectively
UT2 ......... is connected. Further, the signal line 34 is connected to the scanning signal output terminals OUT1, OUT2, ... Through the gate circuits G14a, 14b.
Then, the inverted signal CKF is input to the gates of the MOS transistors 31 and 32 via the level shifter 35.
The zero-bias control signal EC sent from the control circuit 4 is level-shifted by the level shifter 36 and then input to the gate of the gate circuit G11.
Further, in the scan electrode driving circuit 6, scan signals IN1, IN2 ... Are produced by an internal shift register in accordance with the timing signal sent from the control circuit 4. The scanning signals IN1, IN2 ... Are level-shifted by the level shifters 38a, 38b .. It is input to the gates of the gate circuits G14a, G14b ....

【0012】図2は図1の駆動波形を示す。この駆動波
形は走査線240本、信号線n本の上下分割単純マトリ
クスLCDの120Hz駆動波形である。一般にLCD
の一画面は奇数フィールドと偶数フィールドによる1フ
レームにより構成されているが、簡略化のため同一の信
号とみなす。而して、1フィールド期間内において26
5.5本分に対応する走査線のうち表示期間として24
0本を用いて、垂直帰線消去期間VL+60Hは休止期
間とする。前記液晶駆動電圧V1,V2,V3,V4,
GND,VDDはV2,VDDを中心にしてV1,GN
Dが正側、V3,V4が負側に、それぞれ一定の電圧差
をもって設定される。垂直帰線消去期間VL+60Hの
休止期間において、走査電極X1〜X240の電圧は非
選択レベルであるV2になり、信号電極Y1〜YnはV
DDの電圧レベルになる。このVDD(Y)は走査電極
X1〜X240のV2と同一電位である。つまり、垂直
帰線消去期間VL+60Hの休止期間中は走査電極X1
〜X240と信号電極Y1〜Ynは同一電位になり、液
晶に電圧が印加されない。すなわち、この垂直帰線消去
期間VL+60Hの休止期間中に液晶に印加される電圧
の実効値の増加を防ぐことができ、オン/オフの実効値
比を大きくしてコントラストを向上させることができ
る。
FIG. 2 shows the drive waveforms of FIG. This drive waveform is a 120 Hz drive waveform of a vertically divided simple matrix LCD having 240 scanning lines and n signal lines. LCD in general
Although one screen is composed of one frame consisting of an odd field and an even field, they are regarded as the same signal for simplification. Thus, within one field period, 26
Of the scanning lines corresponding to 5.5 lines, the display period is 24
The vertical blanking period VL + 60H is a rest period by using zero lines. The liquid crystal drive voltages V1, V2, V3, V4
GND and VDD are V1 and GN with V2 and VDD at the center.
D is set to the positive side and V3 and V4 are set to the negative side with a constant voltage difference. In the quiescent period of the vertical blanking period VL + 60H, the voltage of the scan electrodes X1 to X240 becomes V2 which is a non-selection level, and the signal electrodes Y1 to Yn are V.
The voltage level becomes DD. This VDD (Y) has the same potential as V2 of the scan electrodes X1 to X240. In other words, during the rest period of the vertical blanking period VL + 60H, the scan electrode X1
To X240 and the signal electrodes Y1 to Yn have the same potential, and no voltage is applied to the liquid crystal. That is, it is possible to prevent an increase in the effective value of the voltage applied to the liquid crystal during the quiescent period of the vertical blanking period VL + 60H, and increase the effective value ratio of ON / OFF to improve the contrast.

【0013】即ち、第2世代EDTVのレターボックス
方式では、上下60ラインづつ、つまり、インターレー
ス走査で30ラインづつは画面に表示されない。従っ
て、これを受信した時に、垂直帰線消去期間VL及びそ
の前後30Hづつにおいて、走査電極X1〜X240と
信号電極Y1〜Ynを同電位にすることにより、通常の
画面の時よりも、液晶のオン/オフの実効値比を大きく
することができ、コントラストを向上することができ
る。
That is, in the letterbox system of the second generation EDTV, 60 lines at the top and bottom, that is, 30 lines at the interlaced scanning are not displayed on the screen. Therefore, when this is received, the scan electrodes X1 to X240 and the signal electrodes Y1 to Yn are set to the same potential in the vertical blanking period VL and 30H before and after the blanking period VL, so that the liquid crystal of The effective value ratio of ON / OFF can be increased, and the contrast can be improved.

【0014】図5は本発明の他の実施例の概略構成図
で、HDTV放送受信時における液晶表示装置の液晶駆
動方式である。即ち、HDTV放送を現行のNTSC・
TV放送受信機で受信するためにはMUSE/NTSC
コンバータ50が必要である。
FIG. 5 is a schematic configuration diagram of another embodiment of the present invention, which shows a liquid crystal driving system of a liquid crystal display device at the time of receiving an HDTV broadcast. That is, the HDTV broadcast is the current NTSC /
MUSE / NTSC to receive with TV broadcast receiver
Converter 50 is required.

【0015】図6はMUSE/NTSCコンバータ50
の一例を示すブロック図である。即ち、入力されたMU
SE信号はローパスフィルタ(LPE)51及びクラン
プ回路52を介してA/D変換回路53に供給される。
A/D変換回路53は入力されたMUSE信号をサンプ
リング周波数16.2MHz,8ビット精度でA/D変
換し、ノンリニアディエンファシス回路54に供給され
る。MUSE信号はS/N改善のため、送信側でノンリ
ニアエンファシスをかけられているので、ノンリニアデ
ィエンファシス回路54では、ノンリニア処理を施した
後、7タップのデジタルフィルタによるディエンファシ
スをかけ、時間軸変換回路55に供給する。時間軸変換
回路55は16Kバイトのメモリが525系の約50ラ
イン分に相当し、これをバッファとして、入力されたア
スペクト比16:9のMUSE信号の中からアスペクト
比4:3に相当する部分のみを抜き出し、525系のク
ロックレートに時間軸の変換を行い、Y垂直フィルタ5
6,R−Y垂直フィルタ57,B−Y垂直フィルタ58
にそれぞれ供給される。Y垂直フィルタ56はMUSE
信号に対して垂直方向に3タップのデジタルフィルタで
構成され垂直通過帯域を1/2にし、1125本の走査
線2本から1本を間引いて走査線525本の信号を再生
することにより、Y信号の走査線数変換を行っている。
前記R−Y垂直フィルタ57,B−Y垂直フィルタ58
はそれぞれ垂直方向2タップおよび3タップで構成され
る。MUSE信号はカラー信号を線順次で伝送してお
り、従って、R−Y信号では(1/2,1/2),B−
Y信号では(1/4,1/2,1/4)という異なるタ
ップ係数を用いて垂直フィルタを構成し、R−Y信号,
B−Y信号の走査線数を1125本から525本へ変換
を行っている。Y垂直フィルタ56,R−Y垂直フィル
タ57,B−Y垂直フィルタ58によりフィルタ処理さ
れたY信号,R−Y信号,B−Y信号は不要信号期間を
ブランキングされた後、それぞれ対応したD/A変換回
路59,60,61でD/A変換され、ローパスフィル
タ(LPF)62,63,64を通してマトリクス回路
65により各映像信号R,G,Bが作られる。なお、図
6において、66は1125系の第1のPLL回路(P
LL1)、67は525系の第2のPLL回路(PLL
2)、68は第1のコントロール信号発生回路、69は
第2のコントロール信号発生回路である。
FIG. 6 shows a MUSE / NTSC converter 50.
It is a block diagram showing an example. That is, the input MU
The SE signal is supplied to the A / D conversion circuit 53 via the low-pass filter (LPE) 51 and the clamp circuit 52.
The A / D conversion circuit 53 A / D-converts the input MUSE signal with a sampling frequency of 16.2 MHz and 8-bit precision, and supplies it to the non-linear de-emphasis circuit 54. Since the MUSE signal is subjected to non-linear emphasis on the transmission side to improve the S / N, the non-linear de-emphasis circuit 54 performs non-linear processing and then de-emphasis by a 7-tap digital filter to convert the time axis. Supply to the circuit 55. The time axis conversion circuit 55 has a 16 Kbyte memory corresponding to about 525 lines of about 50 lines, and using this as a buffer, the portion corresponding to the aspect ratio 4: 3 from the input MUSE signal with the aspect ratio 16: 9. Only the vertical axis of the Y vertical filter 5 is extracted.
6, RY vertical filter 57, BY vertical filter 58
Is supplied to each. Y vertical filter 56 is MUSE
By halving the vertical pass band composed of a digital filter with 3 taps in the vertical direction with respect to the signal, and thinning out one of the 1125 scanning lines to reproduce the signal of 525 scanning lines, Y The number of scanning lines of the signal is converted.
The RY vertical filter 57 and the BY vertical filter 58
Are respectively composed of two taps and three taps in the vertical direction. The MUSE signal transmits color signals line-sequentially. Therefore, in the RY signal, (1/2, 1/2), B-
For the Y signal, a vertical filter is constructed using different tap coefficients of (1/4, 1/2, 1/4), and the RY signal,
The number of scanning lines of the BY signal is converted from 1125 to 525. The Y signal, the RY signal, and the BY signal filtered by the Y vertical filter 56, the RY vertical filter 57, and the BY vertical filter 58 are blanked in the unnecessary signal period, and then are respectively corresponding D The A / A conversion circuits 59, 60, 61 perform D / A conversion, and the matrix circuit 65 passes the low-pass filters (LPF) 62, 63, 64 to produce the respective video signals R, G, B. In FIG. 6, reference numeral 66 denotes a 1125 system first PLL circuit (P
LL1) and 67 are second PLL circuits (PLLs) of the 525 system.
2) and 68 are first control signal generating circuits, and 69 is a second control signal generating circuit.

【0016】即ち、MUSE/NTSCコンバータ50
から出力された映像信号R,G,BはA/D変換回路3
へ供給される。制御回路4には水平同期信号φHと垂直
同期信号φVが供給される。制御回路4は入力された水
平同期信号φHと垂直同期信号φVからゼロバイアス・
コントロール信号EC、反転信号CKF、その他各種の
制御信号(説明は省略)、液晶駆動電圧V1,V2,V
3,V4,GND,VDD=V2を発生し、ゼロバイア
ス・コントロール信号EC、反転信号CKF、液晶駆動
電圧V1,V3,VDDを信号電極駆動回路5へ供給
し、ゼロバイアス・コントロール信号EC、反転信号C
KF、液晶駆動電圧V2,V4,GNDを走査電極駆動
回路6へそれぞれ供給する。前記A/D変換回路3はM
USE/NTSCコンバータ50から送られてくる映像
信号R,G,Bを例えば4ビットのデジタルデータに変
換し、信号電極駆動回路5へ供給する。この信号電極駆
動回路5はA/D変換回路3から送られてくる映像デー
タに従って信号電極駆動信号を出力し、液晶表示パネル
7の信号電極を表示駆動する。一方、走査電極駆動回路
6は走査信号を発生させるためのシフトレジスタを備え
ており、制御回路4から送られてくる走査電極データを
走査電極シフトクロックに同期してシフトし、このシフ
トレジスタ内をシフトするデータに応じて液晶表示パネ
ル7の走査電極を順次駆動する。
That is, the MUSE / NTSC converter 50
The video signals R, G, B output from the A / D conversion circuit 3
Is supplied to. The horizontal synchronizing signal φH and the vertical synchronizing signal φV are supplied to the control circuit 4. The control circuit 4 uses the input horizontal synchronizing signal φH and vertical synchronizing signal φV for zero bias
Control signal EC, inverted signal CKF, other various control signals (explanation omitted), liquid crystal drive voltages V1, V2, V
3, V4, GND, VDD = V2 are generated, the zero bias control signal EC, the inversion signal CKF, and the liquid crystal drive voltages V1, V3, VDD are supplied to the signal electrode drive circuit 5, and the zero bias control signal EC, inversion. Signal C
KF and liquid crystal drive voltages V2, V4 and GND are supplied to the scan electrode drive circuit 6, respectively. The A / D conversion circuit 3 is M
The video signals R, G, B sent from the USE / NTSC converter 50 are converted into 4-bit digital data, for example, and supplied to the signal electrode drive circuit 5. The signal electrode drive circuit 5 outputs a signal electrode drive signal in accordance with the video data sent from the A / D conversion circuit 3 to drive the signal electrodes of the liquid crystal display panel 7 for display. On the other hand, the scan electrode drive circuit 6 includes a shift register for generating a scan signal, shifts the scan electrode data sent from the control circuit 4 in synchronization with the scan electrode shift clock, and shifts the inside of this shift register. The scan electrodes of the liquid crystal display panel 7 are sequentially driven according to the data to be shifted.

【0017】而して、ワイドモードのHDTV放送を現
行のNTSC・TV放送で受信する際には、ワイドモー
ドのHDTV放送受信画面のアスペクト比16:9とN
TSC・TV放送受信画面のアスペクト比4:3の相違
から、上下60ラインづつ、つまり、インターレース走
査で30ラインづつは画面に表示されない。従って、こ
れを受信した時に、垂直帰線消去期間VL及びその前後
30Hづつにおいて、走査電極X1〜X240と信号電
極Y1〜Ynを同電位にすることにより、通常の画面の
時よりも、液晶のオン/オフの実効値比を大きくするこ
とができ、コントラストを向上することができる。
Thus, when a wide mode HDTV broadcast is received by the current NTSC / TV broadcast, the aspect ratio of the wide mode HDTV broadcast reception screen is 16: 9 and N.
Due to the difference in the aspect ratio 4: 3 of the TSC / TV broadcast reception screen, 60 lines at the top and bottom, that is, 30 lines at the time of interlaced scanning are not displayed on the screen. Therefore, when this is received, the scan electrodes X1 to X240 and the signal electrodes Y1 to Yn are set to the same potential in the vertical blanking period VL and 30H before and after the blanking period VL, so that the liquid crystal of The effective value ratio of ON / OFF can be increased, and the contrast can be improved.

【0018】[0018]

【発明の効果】以上述べたように本発明によれば、水平
方向が長いアスペクト比のテレビ画像を表示する際に、
走査電極の上端部と下端部の所定数の走査電極に信号電
極と同一の電位を印加することにより、垂直帰線消去期
間及びその前後に液晶に印加される電圧の実効値の増加
を防ぐことができ、オン/オフの実効値比を大きくして
コントラストを向上することができる。
As described above, according to the present invention, when displaying a television image having a long horizontal aspect ratio,
By applying the same potential as the signal electrodes to a predetermined number of scan electrodes at the upper and lower ends of the scan electrodes, an increase in the effective value of the voltage applied to the liquid crystal during the vertical blanking period and before and after it is prevented. Therefore, it is possible to improve the contrast by increasing the effective value ratio of ON / OFF.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.

【図2】図1の駆動波形の一例を示す波形図である。FIG. 2 is a waveform diagram showing an example of the drive waveforms in FIG.

【図3】図1の信号電極駆動回路の一例を示す回路図で
ある。
3 is a circuit diagram showing an example of a signal electrode drive circuit of FIG.

【図4】図1の走査電極駆動回路の一例を示す回路図で
ある。
4 is a circuit diagram showing an example of a scan electrode driving circuit of FIG.

【図5】本発明の他の実施例を示すブロック図である。FIG. 5 is a block diagram showing another embodiment of the present invention.

【図6】図5のMUSE/NTSCコンバータの一例を
示すブロック図である。
6 is a block diagram showing an example of the MUSE / NTSC converter of FIG.

【図7】従来の液晶駆動方式の駆動波形の一例を示す波
形図である。
FIG. 7 is a waveform diagram showing an example of drive waveforms of a conventional liquid crystal drive system.

【図8】信号電極印加電圧と走査電極印加電圧の電圧関
係を示す説明図である。
FIG. 8 is an explanatory diagram showing a voltage relationship between a signal electrode applied voltage and a scan electrode applied voltage.

【図9】従来の液晶駆動方式の走査方法を示す説明図で
ある。
FIG. 9 is an explanatory diagram showing a conventional liquid crystal driving type scanning method.

【図10】液晶表示装置のワイドアスペクト化を示す説
明図である。
FIG. 10 is an explanatory diagram showing a wide aspect aspect of the liquid crystal display device.

【図11】レターボックス方式のワイド画面を示す説明
図である。
FIG. 11 is an explanatory diagram showing a letterbox wide screen.

【符号の説明】[Explanation of symbols]

1…受信回路、2…アンテナ、3…A/D変換回路、4
…制御回路、5…信号電極駆動回路、6…走査電極駆動
回路、7…液晶表示パネル。
1 ... Receiving circuit, 2 ... Antenna, 3 ... A / D conversion circuit, 4
Control circuit, 5 signal electrode drive circuit, 6 scan electrode drive circuit, 7 liquid crystal display panel.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 走査電極と信号電極がマトリクス状に配
列され、所定のアスペクト比のテレビ画像を表示すると
ともに、このアスペクト比よりも水平方向が長いアスペ
クト比のテレビ画像を表示する液晶表示装置の液晶駆動
方式であって、 上記水平方向が長いアスペクト比のテレビ画像を表示す
る際は、上記走査電極の上端部と下端部の所定数の走査
電極に信号電極と同一の電位を印加する手段を具備した
ことを特徴とする液晶駆動方式。
1. A liquid crystal display device in which scanning electrodes and signal electrodes are arranged in a matrix form to display a television image having a predetermined aspect ratio and a television image having an aspect ratio longer in the horizontal direction than this aspect ratio. In the liquid crystal driving method, when displaying a television image with a long horizontal aspect ratio, a means for applying the same potential as the signal electrode to a predetermined number of scan electrodes at the upper end and the lower end of the scan electrode is provided. A liquid crystal driving method characterized by being equipped.
JP00715092A 1992-01-20 1992-01-20 LCD drive system Expired - Fee Related JP3211320B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00715092A JP3211320B2 (en) 1992-01-20 1992-01-20 LCD drive system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00715092A JP3211320B2 (en) 1992-01-20 1992-01-20 LCD drive system

Publications (2)

Publication Number Publication Date
JPH05199482A true JPH05199482A (en) 1993-08-06
JP3211320B2 JP3211320B2 (en) 2001-09-25

Family

ID=11658046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00715092A Expired - Fee Related JP3211320B2 (en) 1992-01-20 1992-01-20 LCD drive system

Country Status (1)

Country Link
JP (1) JP3211320B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997022036A1 (en) * 1995-12-14 1997-06-19 Seiko Epson Corporation Display driving method, display and electronic device
US7612768B2 (en) 2004-01-05 2009-11-03 Seiko Epson Corporation Display driver and electronic instrument including display driver

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997022036A1 (en) * 1995-12-14 1997-06-19 Seiko Epson Corporation Display driving method, display and electronic device
US6496174B2 (en) 1995-12-14 2002-12-17 Seiko Epson Corporation Method of driving display device, display device and electronic apparatus
CN100356433C (en) * 1995-12-14 2007-12-19 精工爱普生株式会社 Driving method for display, display and electronic device
US7612768B2 (en) 2004-01-05 2009-11-03 Seiko Epson Corporation Display driver and electronic instrument including display driver

Also Published As

Publication number Publication date
JP3211320B2 (en) 2001-09-25

Similar Documents

Publication Publication Date Title
JPS61112188A (en) Image display unit
JPH088674B2 (en) Display device
JP3211320B2 (en) LCD drive system
JPS59230378A (en) Liquid crystal video display device
JPS6253989B2 (en)
JP3167369B2 (en) Liquid crystal display
JPH07168542A (en) Liquid crystal display device
US5703608A (en) Signal processing circuit
EP0449508A2 (en) Drive circuit for a liquid crystal display
JPS6253990B2 (en)
JPH0564108A (en) Driving circuit for liquid crystal television receiver
JPH08190083A (en) Liquid crystal display device and its driving method
JPH0951496A (en) Liquid crystal display device
JPH0573001A (en) Driving method for liquid crystal display device
JPH07121098B2 (en) Liquid crystal matrix panel driving method
JP3567568B2 (en) LCD driving method
JP3109897B2 (en) Matrix display device
JP3122950B2 (en) Liquid crystal control device, liquid crystal display device and projection device
JP2748201B2 (en) LCD panel drive circuit
JP2615573B2 (en) LCD drive system
KR200335209Y1 (en) Apparatus to convert RGB data for computer display to RGB signal for picture monitors or LCDs
JPH05191752A (en) Liquid crystal display device
JPS62271570A (en) Ad conversion system for liquid crystal display device
JP2000032296A (en) Planar display device
JPS6160088A (en) Picture display device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070719

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20080719

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20090719

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees