JPH08190083A - Liquid crystal display device and its driving method - Google Patents

Liquid crystal display device and its driving method

Info

Publication number
JPH08190083A
JPH08190083A JP7003330A JP333095A JPH08190083A JP H08190083 A JPH08190083 A JP H08190083A JP 7003330 A JP7003330 A JP 7003330A JP 333095 A JP333095 A JP 333095A JP H08190083 A JPH08190083 A JP H08190083A
Authority
JP
Japan
Prior art keywords
signal
liquid crystal
display device
crystal display
gradation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7003330A
Other languages
Japanese (ja)
Other versions
JP3230405B2 (en
Inventor
Takao Inoue
孝夫 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP00333095A priority Critical patent/JP3230405B2/en
Publication of JPH08190083A publication Critical patent/JPH08190083A/en
Application granted granted Critical
Publication of JP3230405B2 publication Critical patent/JP3230405B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

PURPOSE: To provide a liquid crystal display device capable of displaying an interlacing signal natural picture quality by improving a non-interlacing conversion circuit of a high pixel liquid crystal display device and to provide its driving method. CONSTITUTION: The conversion circuit is roughly constituted of a line memory 26 for performing once write-in/twice read-out for double-speed processing and converting to digital RGB of non-interlacement, a D/A converter 27 for analog conversion, a timing generator 28 generating a control signal E, a clock 2, a switch signal (3) and a 2HSync, etc., a gradation generator 21 generating a gradation signal (3ch) (2), a switch (3ch) 22 and the liquid crystal display device 1. Since an original video signal and the gradation signal are switched by the switch 22, and are displayed on the liquid crystal display device 1, a video signal realizes as interlaced display inconspicuous in flicker while holding an inversion frequency in the non-interlacing state.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、例えばカメラ一体型V
TRや液晶プロジェクタ等に用いられる液晶表示装置及
びその駆動方法に関し、更に詳しくは、垂直解像度の高
い高画素液晶表示装置の駆動方法を改善した液晶表示装
置及びその駆動方法に関する。
BACKGROUND OF THE INVENTION The present invention relates to a camera-integrated V
More specifically, the present invention relates to a liquid crystal display device used in a TR, a liquid crystal projector, and the like, and a driving method thereof, and more particularly, to a liquid crystal display device and a driving method thereof which are improved in a driving method of a high-pixel liquid crystal display device having high vertical resolution.

【0002】[0002]

【従来の技術】近年、カメラ一体型VTRや液晶プロジ
ェクタに代表される液晶表示装置付機器の普及とともに
液晶表示装置への高性能化の要求が高まり、液晶表示装
置の高解像度化や高画質化が進行している。このような
状況の下で、液晶表示装置も大型の液晶パネル及び映像
を数十倍に拡大して表示する液晶プロジェクタ用パネル
を中心に高解像度化が進み、有効走査線数480本を備
えた高画素液晶表示装置が現出している。
2. Description of the Related Art In recent years, along with the widespread use of devices with a liquid crystal display device represented by a VTR with a built-in camera and a liquid crystal projector, there has been an increasing demand for higher performance of the liquid crystal display device, resulting in higher resolution and higher image quality of the liquid crystal display device. Is in progress. Under such circumstances, the liquid crystal display device also has a high resolution mainly in a large liquid crystal panel and a panel for a liquid crystal projector that magnifies and displays an image several tens of times, and has 480 effective scanning lines. High-pixel liquid crystal display devices are emerging.

【0003】一方、テレビジョンの走査方式はアナログ
信号の帯域圧縮法である飛越し走査方式(以下、単に
「インタレース」と記す)が採用されている。前述の高
画素液晶表示装置でテレビジョン信号(ビデオ信号)を
再生しようとする場合、インタレース信号を順次走査方
式(以下、単に「ノンインタレース」と記す)に変換し
てインタレース信号に無い走査線を新たに生成して表示
する必要がある。つまり、液晶表示装置の駆動方法は交
流駆動が原則であり、このため電子式ビューファインダ
EVF(Electronic View Finder)等の画素数の少ない液
晶表示装置では走査線数を有効走査線数の半分の略24
0本として交流駆動していた。しかし、前述の高画素液
晶表示装置では有効走査線数略480本を備えているた
め、インタレース信号に存在しない走査線(ライン)を
生成するノンインタレース変換が必要となるためであ
る。このように1フィールドのインタレース信号をノン
インタレース変換して新たな補間走査線を生成する方法
の主なものとして次の2方式が知られている。
On the other hand, the interlaced scanning system (hereinafter simply referred to as "interlace"), which is a band compression method for analog signals, is adopted as a scanning system for television. When a television signal (video signal) is to be reproduced on the above-mentioned high pixel liquid crystal display device, the interlace signal is converted into a progressive scanning method (hereinafter, simply referred to as "non-interlace") and is not included in the interlace signal. A new scan line needs to be generated and displayed. In other words, the driving method of the liquid crystal display device is AC drive in principle, and therefore, in a liquid crystal display device having a small number of pixels such as an electronic viewfinder EVF (Electronic View Finder), the number of scanning lines is approximately half the number of effective scanning lines. 24
It was AC driven as zero. However, since the above-described high pixel liquid crystal display device has approximately 480 effective scanning lines, it is necessary to perform non-interlaced conversion for generating scanning lines (lines) that do not exist in the interlaced signal. The following two methods are known as main methods for non-interlace-converting one-field interlaced signal to generate a new interpolation scanning line.

【0004】その一つは、ライン補間方式であり前記ラ
イン補間方式は、同一フィールド内の隣接走査線にライ
ン相関があることを利用して直前の走査線(ライン)を
そのまま用いて補間走査線を生成する方式である。その
二つ目は、フィールド補間方式であり前記フィールド補
間方式は、各フィールド毎に関連するフィールド映像を
入力して表示するものである。即ち、nフィールドには
nフィールドの映像を入力し、(n+1)フィールドに
は(n+1)フィールドの映像を入力し、これらを組み
合わせてフレームとして表示する方式である。また、こ
れらを組み合わせた動き適応型ライン補間方式も存在し
ている。本発明はインタレース信号をノンインタレース
信号に変換するノンインタレース変換回路に係わるもの
であり、以下にその構成例を示して説明する。
One of them is a line interpolation method. The line interpolation method utilizes the fact that adjacent scan lines in the same field have a line correlation, and the scan line (line) immediately before is used as it is for the interpolation scan line. Is a method of generating. The second is a field interpolation method, and the field interpolation method is to input and display a related field image for each field. That is, this is a method in which an n-field image is input to the n-field, an (n + 1) -field image is input to the (n + 1) field, and these are combined and displayed as a frame. There is also a motion adaptive line interpolation method that combines these. The present invention relates to a non-interlaced conversion circuit for converting an interlaced signal into a non-interlaced signal, which will be described below with reference to its configuration example.

【0005】従来技術の液晶表示装置におけるノンイン
タレース変換回路を図3及び図4を参照して説明する。
A non-interlace conversion circuit in a conventional liquid crystal display device will be described with reference to FIGS. 3 and 4.

【0006】初めに、図3(a)〜(c)を参照して従
来技術の第1例(ライン補間方式)のノンインタレース
変換回路の構成と動作を説明する。同図(a)におい
て、一例として示したインタレース変換回路の基本構成
は、インタレース信号である映像信号Aが入力される入
力端子2、映像信号AをR、G、Bのコンポーネント信
号に変換するデコーダ3、映像信号Aから水平同期H-S
ync や垂直同期V-Sync を分離・生成する同期分離4、
アナログRGBをディジタルRGBに変換するA/D変
換5、2倍速変換のために1回書込み・2回読出しを行
うラインメモリ6、ディジタルRGBをアナログRGB
に変換するD/A変換7、各種制御信号やクロックを生
成するタイミング・ジェネレータ8、そして映像を映出
する液晶表示装置1で大略構成されている。
First, the configuration and operation of the non-interlace conversion circuit of the first example (line interpolation method) of the prior art will be described with reference to FIGS. 3 (a) to 3 (c). In FIG. 1A, the basic configuration of the interlace conversion circuit shown as an example is that the input terminal 2 to which the video signal A, which is an interlace signal, is input, and the video signal A is converted into R, G, B component signals. Decoder 3 to enable horizontal sync from video signal A to HS
Sync separation 4, which separates and generates ync and vertical sync V-Sync,
A / D conversion 5 for converting analog RGB into digital RGB, line memory 6 for writing / reading twice for double speed conversion, analog RGB for digital RGB
A D / A converter 7 for converting into a signal, a timing generator 8 for generating various control signals and a clock, and a liquid crystal display device 1 for displaying an image.

【0007】前記液晶表示装置1の細部構成は、主にサ
ンプルホールドやシフトレジスタでなる水平走査回路9
や、垂直走査回路10が内挿され、前記水平走査回路9
には信号線Cが、前記垂直走査回路10には走査線(ラ
イン)Dがマトリクス状に配列されており、それらの交
差部には図示を省略したが薄膜トランジスタTFT(Thi
n Film Transistor)等を備えて構成されている。
The detailed structure of the liquid crystal display device 1 includes a horizontal scanning circuit 9 mainly composed of a sample hold and a shift register.
Alternatively, the vertical scanning circuit 10 is inserted, and the horizontal scanning circuit 9 is inserted.
Signal lines C and scanning lines (lines) D are arranged in a matrix in the vertical scanning circuit 10. The thin film transistor TFT (Thi
n Film Transistor) and the like.

【0008】そして、図3(a)の入力端子2に入力さ
れたインタレース信号である映像信号Aはデコーダ3に
入力される。前記デコーダ3ではコンポジットビデオ構
成の映像信号Aを液晶表示装置1の駆動に適合したR、
G、Bのコンポーネント信号に変換するとともにカラ
ー、ピクチャー、色相等の調整回路が付加されて(図示
省略)アナログRGBとして次段のA/D変換5に送出
される。同期分離4は映像信号AからH-Sync やV-Syn
c を分離・生成して次段のタイミング・ジェネレータ8
に送出するとともにV-Sync は前記液晶表示装置1に入
力する。A/D変換5では後述するタイミング・ジェネ
レータ8から出力されたクロック1を基準としてアナロ
グRGBをディジタルRGBに変換する。
The video signal A, which is an interlaced signal input to the input terminal 2 of FIG. 3A, is input to the decoder 3. In the decoder 3, a video signal A having a composite video structure is converted into R which is suitable for driving the liquid crystal display device 1,
The signals are converted into G and B component signals, and adjustment circuits for color, picture, hue, etc. are added (not shown), and are sent to the A / D converter 5 in the next stage as analog RGB. The sync separation 4 is from the video signal A to H-Sync or V-Syn.
c is separated and generated to generate the next timing generator 8
And V-Sync is input to the liquid crystal display device 1. The A / D converter 5 converts analog RGB into digital RGB with reference to a clock 1 output from a timing generator 8 described later.

【0009】ラインメモリ6では、詳細は後述するが1
ライン分の映像信号を記憶して、タイミング・ジェネレ
ータ8の発生する制御信号Bに応動して2回読出しを行
うことにより2倍速ノンインタレースのディジタルRG
B信号を生成する。前記ラインメモリ6から出力された
ディジタルRGBは次段のD/A変換7によりディジタ
ル→アナログ変換されてノンインタレースのアナログR
GBとして液晶表示装置1に入力される。なお、実際の
アナログRGBはシグナルドライバ(図示省略)により
所定レベルの交流信号として液晶表示装置1に印加され
て映像表示の用途に供される。タイミング・ジェネレー
タ8ではVCO(Voltage Controlled Oscillator:電圧
制御発信器)やH-Sync V-Sync の同期信号を基にクロ
ック1、クロック2、制御信号B、更に2倍速の水平同
期信号2H-Sync を生成して、各々A/D変換5、D/
A変換7、ラインメモリ6、液晶表示装置1に供給す
る。
In the line memory 6, the details will be described later, but 1
A video signal for a line is stored and read out twice in response to a control signal B generated by the timing generator 8 so that a double speed non-interlaced digital RG can be obtained.
B signal is generated. The digital RGB output from the line memory 6 is digital-to-analog converted by the D / A converter 7 in the next stage to generate a non-interlaced analog R.
It is input to the liquid crystal display device 1 as GB. Note that the actual analog RGB is applied to the liquid crystal display device 1 as an AC signal of a predetermined level by a signal driver (not shown) and is used for video display. In the timing generator 8, the clock 1, clock 2, control signal B, and double speed horizontal sync signal 2H-Sync are generated based on the VCO (Voltage Controlled Oscillator) and H-Sync V-Sync sync signals. Generate A / D conversion 5, D /
The A conversion 7, the line memory 6, and the liquid crystal display device 1 are supplied.

【0010】液晶表示装置1は、前述のD/A変換7か
ら入力されたノンインタレースの交流アナログRGB、
及び2H-Sync V-Sync の同期信号を受取するとともに
水平走査回路9や垂直走査回路10に供給する。図示を
省略したTFTでは、垂直走査回路10に接続された走
査線(ライン)Dから供給されるの走査信号の選択パル
ス入力に応動して、水平走査回路9に接続された信号線
Cを介して映像信号を取り込む。映像信号は蓄積容量及
び液晶セル(図示省略)に供給される。前記液晶セルで
は各画素の映像レベルに応じて供給された映像信号電圧
により液晶分子を印加電圧方向に捩じれて倒立させ、こ
の液晶分子と偏光板による旋光性を利用して液晶表示装
置1の画像表示がなされる。
The liquid crystal display device 1 includes a non-interlaced AC analog RGB input from the D / A converter 7 described above.
And 2H-Sync V-Sync synchronization signals are received and supplied to the horizontal scanning circuit 9 and the vertical scanning circuit 10. In the TFT (not shown), in response to the selection pulse input of the scanning signal supplied from the scanning line (line) D connected to the vertical scanning circuit 10, the TFT is connected via the signal line C connected to the horizontal scanning circuit 9. To capture the video signal. The video signal is supplied to a storage capacitor and a liquid crystal cell (not shown). In the liquid crystal cell, a liquid crystal molecule is twisted in an applied voltage direction to be inverted by a video signal voltage supplied according to a video level of each pixel, and an image of the liquid crystal display device 1 is utilized by utilizing the optical rotatory power of the liquid crystal molecule and a polarizing plate. Display is made.

【0011】図3(b)を参照して第1例の従来技術の
ノンインタレース変換回路のタイミングチャート図を説
明する。図3(b)において、前述のラインメモリにイ
ンタレースのディジタルRGBが入力されてノンインタ
レース変換回路の動作がスタートする。前記ラインメモ
リには(n−1)H、nH、(n+1)Hの各ラインに
対応した入力信号が入力される。そして、タイミング・
ジェネレータが発生する制御信号を基に2倍速処理にお
ける読出し動作を行い、出力信号(n−1)H・(n−
1)H、nH・nH、(n+1)H・(n+1)Hの倍
速信号を出力する。
A timing chart of the conventional non-interlaced conversion circuit of the first example will be described with reference to FIG. In FIG. 3B, the interlaced digital RGB is input to the above line memory and the operation of the non-interlaced conversion circuit starts. Input signals corresponding to the (n-1) H, nH, and (n + 1) H lines are input to the line memory. And the timing
Based on the control signal generated by the generator, the read operation in the double speed processing is performed, and the output signal (n-1) H. (n-
1) Outputs a double speed signal of H, nH · nH, (n + 1) H · (n + 1) H.

【0012】更に、図3(c)を参照して第1例の従来
技術の液晶表示装置の表示例を説明する。図3(c)に
おいて、インタレース処理の場合、i)2フィールド合
成映像はii)2フィールド各々の表示映像に分解する
ことができる。つまり、nフィールドでは図示の如き1
フィールド分の映像が表示され、(n+1)フィールド
では1ラインずれた1フィールドの間欠映像が表示さ
れ、これらが合成されて1フレームが構成さている。ま
た、ノンインタレース処理の場合、i)2フィールド合
成映像はiii)ライン補間における表示映像として表
示される。つまり、ライン補間方式であるため、nフレ
ームの表示映像は例えば1ラインと2ラインに同一映像
が合成されて表示される。同様に、(n+1)フレーム
の表示映像は1ラインと2ラインに同一映像が合成され
て表示されることになる。
Further, a display example of the prior art liquid crystal display device of the first example will be described with reference to FIG. In the case of interlace processing in FIG. 3C, the i) two-field composite video can be decomposed into the display video of each of ii) two fields. In other words, in the n field, 1 as shown
An image for one field is displayed, an intermittent image for one field shifted by one line is displayed for the (n + 1) field, and these are combined to form one frame. In the case of non-interlace processing, i) the two-field composite image is displayed as a display image in iii) line interpolation. That is, since the line interpolation method is used, the display image of n frames is displayed by combining the same image on, for example, 1 line and 2 lines. Similarly, the display image of the (n + 1) th frame is displayed by combining the same image on the 1st line and the 2nd line.

【0013】次に、図4(a)、(b)を参照して従来
技術の第2例(フィールド補間方式)のノンインタレー
ス変換回路の構成と動作を説明する。同図(a)におい
て、第2例の従来技術のノンインタレース変換回路の回
路構成は、入力端子、デコーダ、同期分離とを第1例と
同一構成要素として備え(図示省略)、新たにA/D変
換15、奇数フィールド(以下、単に「Odd」と記
す)用のフィールドメモリ11や、偶数フィールド(以
下、単に「Even」と記す)用のフィールドメモリ1
2、これらを加算するOdd・Even加算器13、D
/A変換17、タイミング・ジェネレータ/メモリ・コ
ントローラ18、そして水平走査回路9や垂直走査回路
10が内挿された液晶表示装置1等を備えて構成されて
いる。
Next, with reference to FIGS. 4A and 4B, the configuration and operation of the non-interlace conversion circuit of the second example (field interpolation method) of the prior art will be described. In FIG. 1A, the circuit configuration of the non-interlace conversion circuit of the second example of the prior art includes an input terminal, a decoder, and a sync separation as the same components as those of the first example (not shown), and a new A / D conversion 15, field memory 11 for odd fields (hereinafter simply referred to as "Odd") and field memory 1 for even fields (hereinafter simply referred to as "Even")
2. Odd / Even adder 13, D for adding these
The A / A converter 17, the timing generator / memory controller 18, and the liquid crystal display device 1 in which the horizontal scanning circuit 9 and the vertical scanning circuit 10 are inserted are provided.

【0014】そして、A/D変換15にはコンポーネン
ト信号であるアナログRGBが入力される。前記A/D
変換15ではタイミング・ジェネレータ/メモリ・コン
トローラ18から出力されるクロック1を基準としてデ
ィジタルRGBに変換後、Oddフィールド信号はOd
d用フィールドメモリ11に、Evenフィールド信号
はEven用フィールドメモリ12に各々入力される。
Then, analog RGB, which is a component signal, is input to the A / D converter 15. The A / D
In the conversion 15, the clock 1 output from the timing generator / memory controller 18 is converted into digital RGB based on the clock 1, and the Odd field signal is converted into Od.
The Even field signal is input to the d field memory 11, and the Even field signal is input to the Even field memory 12.

【0015】Odd用フィールドメモリ11やEven
用フィールドメモリ12では、1フィールド分の映像信
号を記憶して、前記タイミング・ジェネレータ/メモリ
・コントローラ18が発生する制御信号Eを基に、倍速
ディジタルRGB(Odd)や倍速ディジタルRGB
(Even)を生成して次段のOdd・Even加算器
13に出力する。前記Odd・Even加算器13では
倍速処理された各フィールド信号をタイミング・ジェネ
レータ/メモリ・コントローラ18が発生する制御信号
Fを基に、前後2フィールドから1ラインずつ交互に読
出すことによりノンインタレース映像を生成する。D/
A変換17では、クロック2を基にディジタル→アナロ
グ変換後、終段の液晶表示装置1に出力する。タイミン
グ・ジェネレータ/メモリ・コントローラ18は前述の
ような各種処理回路に必要な制御信号であるクロック
1、2、制御信号E、F、倍速水平同期信号である2H
Sync等を生成して出力する。
The field memory 11 for Odd and Even
The field memory 12 stores one field of video signal, and based on the control signal E generated by the timing generator / memory controller 18, double speed digital RGB (Odd) or double speed digital RGB.
(Even) is generated and output to the Odd · Even adder 13 in the next stage. The Odd-Even adder 13 alternately reads each field signal subjected to the double speed processing, based on the control signal F generated by the timing generator / memory controller 18, from the preceding and following two fields alternately by one line. Generate video. D /
In the A conversion 17, digital-to-analog conversion is performed based on the clock 2 and then output to the final stage liquid crystal display device 1. The timing generator / memory controller 18 includes clocks 1 and 2 which are control signals necessary for various processing circuits as described above, control signals E and F, and 2H which is a double speed horizontal synchronizing signal.
Generate and output Sync etc.

【0016】また、図4(b)を参照して第2例の従来
技術のノンインタレース変換回路のタイミング図を説明
する。 1)Odd+Evenを示す図において、Odd用フィ
ールドメモリにOddの入力信号(n−1)H、nH、
(n+1)Hが入力され、Even用フィールドメモリ
にEvenの入力信号(n+262)H、(n+26
3)H、(n+264)Hが入力されたとすると、これ
らのOdd信号やEven信号は前述のOdd用フィー
ルドメモリやEven用フィールドメモリにて2倍速処
理されるとともにOdd・Even加算器にて加算・合
成されて各フィールド毎のライン出力を得る。つまり、
1)Odd+Evenを示す図における出力信号は(n
−1)H、(n+262)H、nH、(n+263)
H、(n+1)H、(n+264)Hの1ライン毎にフ
ィールド信号が異なる合成信号を得る。
A timing diagram of the prior art non-interlaced conversion circuit of the second example will be described with reference to FIG. 4 (b). 1) In the figure showing Odd + Even, the Odd input signal (n-1) H, nH,
(N + 1) H is input to the even field memory (n + 262) H, (n + 26) H in the Even field memory.
3) If H and (n + 264) H are input, these Odd signal and Even signal are processed at double speed in the above-mentioned Odd field memory and Even field memory, and are added by the Odd-Even adder. The line output for each field is obtained by combining. That is,
1) The output signal in the figure showing Odd + Even is (n
-1) H, (n + 262) H, nH, (n + 263)
A composite signal having different field signals is obtained for each line of H, (n + 1) H, and (n + 264) H.

【0017】第2フレームに移行して、2)Even+
Oddを示す図においても同様に、Even用フィール
ドメモリにEvenの入力信号(n+261)H、(n
+262)H、(n+263)Hと入力され、Odd用
フィールドメモリに入力信号(n−1)H、nH、(n
+1)Hと入力されたとすると、これらのEven信号
とOdd信号は前述のEven用フィールドメモリやO
dd用フィールドメモリにて2倍速処理されるとともに
Odd・Even加算器にて加算・合成されて出力信号
として(n+261)H、(n−1)H、(n+26
2)H、nH、(n+263)H、(n+1)Hの1ラ
イン毎にフィールド信号が異なる合成信号を得る。
Moving to the second frame, 2) Even +
Similarly, in the figure showing Odd, even input signals (n + 261) H and (n
+262) H and (n + 263) H are input, and the input signals (n-1) H, nH, and (n) are input to the Odd field memory.
If +1) H is input, the Even signal and the Odd signal are transmitted to the above-mentioned Even field memory and O signal.
Double-speed processing is performed in the dd field memory, and addition / combination is performed by the Odd / Even adder to output (n + 261) H, (n-1) H, (n + 26)
2) A composite signal having different field signals is obtained for each line of H, nH, (n + 263) H, and (n + 1) H.

【0018】[0018]

【発明が解決しようとする課題】しかし、従来技術の高
画素液晶表示装置でインタレース表示を行う場合には次
のような問題点がある。その1として、各画素への信号
書込み周期が2倍となりフリッカが目立つ。その2とし
て、直前のフレームで白色(または黒色)だった部分に
新たな映像信号が書込まれた場合、時間方向で積分され
てコントラストが低下する。その3として、インタレー
ス表示用の液晶表示装置として水平電極を1本置きにア
クセスする特別なパネル構造や駆動方式が必要となり汎
用性が損なわれる等の問題点があり、従来技術の液晶表
示装置ではCRT(ブラウン管)のようにインタレース
信号を自然な画質で表示することは困難であった。
However, there are the following problems when performing interlaced display in the conventional high pixel liquid crystal display device. As the first, the signal writing cycle to each pixel is doubled, and flicker becomes noticeable. Second, when a new video signal is written in a white (or black) portion in the immediately previous frame, the video signal is integrated in the time direction and the contrast is lowered. Third, there is a problem that the liquid crystal display device for interlaced display requires a special panel structure for accessing every other horizontal electrode and a driving method, which deteriorates versatility. However, it is difficult to display an interlaced signal with a natural image quality like a CRT (CRT).

【0019】また、この高画素液晶表示装置の駆動方法
であるインタレース信号をノンインタレース信号に変換
するノンインタレース変換回路としてライン補間方式
や、フィールド補間方式や、これらを組み合わせた動き
適応型ライン補間方式が存在しているが、各々次のよう
な問題点がある。
Further, as a non-interlaced conversion circuit for converting an interlaced signal into a non-interlaced signal which is a driving method of the high pixel liquid crystal display device, a line interpolation method, a field interpolation method, or a motion adaptive type combining these methods. There are line interpolation methods, but each has the following problems.

【0020】ライン補間方式は、フィールド内の直前の
走査線をそのまま補間走査線として用いる方式であり、
2本の走査線を同一信号で駆動するため、従来技術の液
晶表示装置の図面を引用するならば、図3(c)に示す
如く横線が太く二重表示され垂直解像度の低下に繋が
り、現行のテレビ放送システムのフルラインを完全に再
現することはできない。また、フィールド補間方式で
は、時間軸のずれた2つの画面を用いてライン加算・合
成するため、動画像の輪郭がギザギザを有して表示され
るという問題点がある。更に、これらを組み合わせた動
き適応型ライン補間方式では、動き信号を検出するため
の動き検出回路や静止画・動画別の処理回路等の大幅な
ハードウェアの追加が必要となり、画質的にも動画物体
の後方に2重像(ゴースト)が視覚される等の問題点が
ある。
The line interpolation method is a method in which the scanning line immediately before in the field is used as it is as an interpolation scanning line.
Since two scanning lines are driven by the same signal, if a drawing of a conventional liquid crystal display device is cited, horizontal lines are double-displayed as shown in FIG. 3C, which leads to a decrease in vertical resolution. It is not possible to completely reproduce the full line of the TV broadcasting system. Further, in the field interpolation method, since line addition / combination is performed using two screens whose time axes are displaced, there is a problem in that the contour of a moving image is displayed with jagged edges. Furthermore, the motion-adaptive line interpolation method that combines these requires significant addition of hardware such as a motion detection circuit for detecting a motion signal and a processing circuit for each still image / moving image. There is a problem that a double image (ghost) is visible behind the object.

【0021】本発明は以上の点を考慮してなされたもの
で、高画素液晶表示装置のノンインタレース変換回路で
あるライン補間方式における垂直解像度の低下や、フィ
ールド補間方式における動画像の輪郭がギザギザ感、そ
してこれらを組み合わせた動き適応型ライン補間方式に
おけるハードウェアの大幅な追加の必要性等の問題点を
改善し、インタレース信号をCRTのように自然な画質
で表示する液晶表示装置及びその駆動方法を提供しよう
とするものである。
The present invention has been made in consideration of the above points, and the vertical resolution is reduced in the line interpolation method which is a non-interlaced conversion circuit of a high pixel liquid crystal display device, and the contour of a moving image in the field interpolation method is reduced. A liquid crystal display device that improves the problems such as a jagged feeling and the necessity of adding a large amount of hardware in a motion adaptive line interpolation method combining these, and displays an interlaced signal with a natural image quality like CRT, and It is intended to provide the driving method.

【0022】[0022]

【課題を解決するための手段】上述の課題を解決するた
めに、本発明のインタレース信号を倍速ノンインタレー
ス信号に変換して映像を表示する液晶表示装置では、ア
ナログRGB信号をディジタルRGB信号に変換するA
/D変換回路や、インタレース信号を倍速ノンインタレ
ース信号に変換するメモリ回路や、ディジタルRGB信
号をアナログRGB信号に変換して倍速映像信号を出力
するD/A変換器や、直前の走査線の平均輝度やランダ
ムに算出した所定の電圧レベルを有する階調信号を発生
する階調発生器、これら倍速映像信号や階調信号とを入
力してタイミング・ジェネレータが発するスイッチ信号
を基に切り替えるスイッチ回路を備えた。
In order to solve the above problems, in a liquid crystal display device of the present invention which converts an interlaced signal into a double speed non-interlaced signal to display an image, an analog RGB signal is converted into a digital RGB signal. Convert to A
/ D conversion circuit, memory circuit for converting interlaced signals to double speed non-interlaced signals, D / A converter for converting digital RGB signals to analog RGB signals and outputting double speed video signals, immediately preceding scanning line Generator that generates a grayscale signal having a predetermined voltage level that is randomly calculated or randomly calculated, and a switch that inputs the double-speed video signal and the grayscale signal and switches based on the switch signal generated by the timing generator Equipped with a circuit.

【0023】更に、本発明の液晶表示装置の駆動方法で
は、前記スイッチ回路により倍速映像信号と階調信号と
を1走査線毎に切り替えることとした。また、映像信号
と階調信号とを1走査線毎に切り替えるタイミングは1
フレーム毎に逆転することとして前記課題を解決した。
Further, in the driving method of the liquid crystal display device of the present invention, the switch circuit switches the double speed video signal and the gradation signal for each scanning line. The timing of switching the video signal and the gradation signal for each scanning line is 1
The above problem is solved by reversing every frame.

【0024】[0024]

【作用】本発明の液晶表示装置では、インタレース信号
から倍速映像信号を出力するノンインタレース変換回路
を備えた。また、所定の電圧レベルを有する階調信号を
発生する階調発生器やスイッチ回路を備え、原映像信号
と階調信号を切り替えるようにしたため、液晶表示装置
の反転周波数は2倍速のノンインタレースのまま駆動可
能となり、映像信号はフリッカの目立たないインタレー
スで表示することが可能となる。
In the liquid crystal display device of the present invention, the non-interlace conversion circuit for outputting the double speed video signal from the interlaced signal is provided. Further, since the grayscale generator and the switch circuit for generating the grayscale signal having a predetermined voltage level are provided to switch between the original video signal and the grayscale signal, the inversion frequency of the liquid crystal display device is a non-interlace of double speed. It can be driven as it is, and the video signal can be displayed in interlace with no noticeable flicker.

【0025】また、本発明の液晶表示装置の駆動方法で
は、インタレース信号を倍速ノンインタレース信号に変
換するノンインタレース変換回路を備えた。また、飛び
越しデータとなる所定の電圧レベルを有する階調信号を
発生する階調発生器を備え、ノンインタレース変換回路
で生成したインタレース時に存在しない映像信号期間に
は階調発生器で作成した飛び越しデータと置き換え、2
倍速の原映像信号と交互に表示することとしたため、フ
リッカの目立たないインタレース表示をすることができ
る。
Further, the driving method of the liquid crystal display device of the present invention is provided with the non-interlace conversion circuit for converting the interlaced signal into the double speed non-interlaced signal. Further, it is provided with a grayscale generator that generates a grayscale signal having a predetermined voltage level that is interlaced data, and is created by the grayscale generator during a video signal period that does not exist at the time of interlacing generated by the non-interlace conversion circuit. Replace with interlaced data, 2
Since it is displayed alternately with the double-speed original video signal, it is possible to perform interlaced display in which flicker is inconspicuous.

【0026】[0026]

【実施例】以下、図1及び図2を参照して本発明の液晶
表示装置及びその駆動方法の実施例を説明する。なお、
従来技術の液晶表示装置及びその駆動方法の構成と同一
の部分には同一の参照符号を付し、それらの構成や動作
の説明を省略する。
Embodiments of the liquid crystal display device and the driving method thereof according to the present invention will be described below with reference to FIGS. In addition,
The same parts as those of the conventional liquid crystal display device and the driving method thereof are designated by the same reference numerals, and the description of their structures and operations will be omitted.

【0027】初めに、図1を参照して本発明の液晶表示
装置におけるノンインタレース変換回路の構成と動作を
説明する。図1(a)において本発明のノンインタレー
ス変換回路の構成は、入力端子、デコーダ、同期分離、
A/D変換等を従来技術のノンインタレース変換回路と
同一構成要素として備え(図示省略)、新たに2倍速処
理のため1回書込み・2回読出しを行いノンインタレー
スのディジタルRGBに変換するラインメモリ26、デ
ィジタルRGB→ノンインタレースのアナログRGB
に変換するD/A変換27、制御信号E、クロック2、
スイッチ信号、2HSync等を発生するタイミング・ジ
ェネレータ28、階調信号(3ch)を発生する階調
発生器21、スイッチ(3ch)22、そして液晶表示
装置1で大略構成されている。
First, the configuration and operation of the non-interlaced conversion circuit in the liquid crystal display device of the present invention will be described with reference to FIG. In FIG. 1A, the configuration of the non-interlaced conversion circuit of the present invention includes an input terminal, a decoder, a sync separation,
A / D conversion and the like are provided as the same constituent elements as the non-interlaced conversion circuit of the prior art (not shown), and newly written once and read twice for double speed processing to convert to non-interlaced digital RGB. Line memory 26, digital RGB → non-interlaced analog RGB
D / A conversion 27, control signal E, clock 2,
A timing generator 28 for generating a switch signal, 2HSync, etc., a gradation generator 21 for generating a gradation signal (3ch), a switch (3ch) 22, and a liquid crystal display device 1 are generally configured.

【0028】そして、ラインメモリ26に入力されたイ
ンタレースのディジタルRGBは、詳細は後述するが1
ライン分の映像信号を記憶して、タイミング・ジェネレ
ータ28の発生する制御信号Eを基に2回読出しを行い
2倍速ノンインタレースのディジタルRGBを生成す
る。ラインメモリ26から出力されたディジタルRGB
は次段のD/A変換27によりクロック2を基準として
ディジタル→アナログ変換を行いノンインタレースのア
ナログRGBとしてスイッチ(3ch)22に出力さ
れる。
The interlaced digital RGB input to the line memory 26 is 1 as described later in detail.
The video signals for the lines are stored and read twice based on the control signal E generated by the timing generator 28 to generate double-speed non-interlaced digital RGB. Digital RGB output from the line memory 26
Is subjected to digital-to-analog conversion with the clock 2 as a reference by the D / A converter 27 in the next stage and is output to the switch (3ch) 22 as non-interlaced analog RGB.

【0029】更に、本発明の主要部であるスイッチ(3
ch)22は、例えばアナログスイッチ等でなり、入力
されたノンインタレースのアナログRGBと、階調発
生器21で生成された階調信号(3ch)とを、スイ
ッチ信号を基に1ライン毎に切り替え、インタレース
のアナログRGBを生成して液晶表示装置1に出力す
る。階調発生器21は、詳細は後述するがビデオ信号に
おけるペディスタル・レベル(略黒色)と白ピークレベ
ル間の所定の電圧レベルである階調信号(3ch)を
生成して前記スイッチ(3ch)22に出力する。
Furthermore, the switch (3
ch) 22 is, for example, an analog switch or the like, and inputs the non-interlaced analog RGB and the gradation signal (3 ch) generated by the gradation generator 21 for each line based on the switch signal. Switching is performed to generate interlaced analog RGB and output it to the liquid crystal display device 1. The gradation generator 21, which will be described in detail later, generates a gradation signal (3 ch) which is a predetermined voltage level between the pedestal level (substantially black) and the white peak level in the video signal and generates the switch (3 ch) 22. Output to.

【0030】タイミング・ジェネレータ28では、VC
O(図示せず)やH-Sync 、V-Sync の同期信号を基に
制御信号E、クロック2、スイッチ信号、2倍速の2
H-Sync を生成して、各々ラインメモリ26、D/A変
換27、スイッチ(3ch)22、そして液晶表示装置
1に供給する。前記液晶表示装置1は従来技術と同様の
動作で映像を映出する。このように、スイッチ(3c
h)22でノンインタレースのアナログRGBと階調
信号(3ch)を切り替えることにより、反転周波数
はノンインタレースのまま、映像信号はフリッカの目立
たないインタレースで表示することが可能となる。
In the timing generator 28, VC
A control signal E, a clock 2, a switch signal, a double speed 2 based on O (not shown), H-Sync, and V-Sync synchronization signals.
H-Sync is generated and supplied to the line memory 26, the D / A converter 27, the switch (3ch) 22, and the liquid crystal display device 1, respectively. The liquid crystal display device 1 displays an image by the same operation as the conventional technique. In this way, switch (3c
By switching the non-interlaced analog RGB and the gradation signal (3ch) in (h) 22, it is possible to display the video signal in the interlace in which the flicker is inconspicuous while the inversion frequency remains the non-interlaced.

【0031】次に、図1(b)のタイミング図を参照し
て本発明の液晶表示装置及びその駆動方法の原理を説明
する。
Next, the principle of the liquid crystal display device and the driving method thereof according to the present invention will be described with reference to the timing chart of FIG.

【0032】図1(b)において、符号は図1(a)
を併用して説明するならば、D/A変換27から出力さ
れたノンインタレースのアナログRGBであり、符号
は階調発生器21が発生する飛越しラインのデータとな
る階調信号(3ch)であり、符号はタイミング・ジ
ェネレータ28が発生するスイッチ信号であり、そして
符号はスイッチ(3ch)22の出力であるインタレ
ースのアナログRGBである。なお、上述の例では、
スイッチ信号が“ハイレベル”の時に原映像信号を、
“ローレベル”で飛越しデータである階調信号を選択す
るものとした。
In FIG. 1 (b), reference numerals are shown in FIG. 1 (a).
, The non-interlaced analog RGB output from the D / A converter 27, and the code is the gradation signal (3ch) which is the data of the interlaced line generated by the gradation generator 21. , The code is the switch signal generated by the timing generator 28, and the code is the interlaced analog RGB output from the switch (3ch) 22. In the above example,
When the switch signal is "high level", the original video signal,
The gradation signal which is the interlaced data is selected at "low level".

【0033】図1(a)におけるスイッチ(3ch)2
2に図1(b)に示す如き(ア)原映像信号と、
(イ)ノンインタレース変換により作成した映像信号が
交互に入力されたものとする。階調信号(3ch)は
後述する方法により生成される飛び越しデータである。
スイッチ信号は、ノンインタレースのアナログRGB
と、階調信号(3ch)とを1ライン毎に交互に選
択するための矩形波であり、液晶表示装置1のカラム
(信号)電極の印加電圧の極性反転波形と同様としても
良い。
Switch (3ch) 2 in FIG. 1 (a)
2 shows (a) the original video signal as shown in FIG. 1 (b),
(B) It is assumed that video signals created by non-interlaced conversion are alternately input. The gradation signal (3ch) is interlaced data generated by the method described later.
Switch signals are non-interlaced analog RGB
And a gradation signal (3 ch) are alternately selected for each line, and may be the same as the polarity inversion waveform of the applied voltage to the column (signal) electrode of the liquid crystal display device 1.

【0034】そして、新たに生成されたインタレースの
アナログRGBの構成は、図示のようにスイッチ信号
が“ローレベル”のとき(ア)原映像信号を出力し、
スイッチ信号が“ハイレベル”のとき(イ)ノンイン
タレース変換により作成した映像信号に代えて階調信号
(飛越しデータ)を出力する。以下同様に(ア)原映像
信号→飛越しデータ→(ア)原映像信号→飛越しデータ
と順次出力するようになされており、この関係は次のフ
レームで逆転する。このように、インタレース時に存在
しない(イ)ノンインタレースにより作成した映像信号
に代えて階調発生器で作成した階調信号(3ch)を
出力することでインタレースのアナログRGBを構成
することとした。
The newly-generated interlaced analog RGB configuration outputs the original video signal (a) when the switch signal is at "low level" as shown in the figure,
When the switch signal is "high level", (a) a gradation signal (interlaced data) is output instead of the video signal created by the non-interlaced conversion. Similarly, (a) original video signal → interlaced data → (a) original video signal → interlaced data are sequentially output, and this relationship is reversed in the next frame. As described above, the interlaced analog RGB is configured by outputting the gradation signal (3 ch) generated by the gradation generator in place of the video signal generated by (a) non-interlace which does not exist at the time of interlacing. And

【0035】ここで、本発明のポイントである階調信号
(飛び越しデータ)が出力されるラインは、インタレー
ス表示における飛び越し部と同様の役目を果たす。この
階調信号(3ch)を白レベルや黒レベルに設定すれ
ば、次のフレームで書き込む信号が中間調の場合の液晶
の応答速度を上げる効果や、残像を低減する効果があ
る。但し、白レベル又は黒レベルの表示時間と映像信号
の表示時間が等しいときには、時間的に積分されて信号
のコントラストが低下する。このような場合には、バッ
クライトやディスプレイを視る環境に応じてR、G、B
の階調レベルを所望の値に設定できるようにボリューム
VRを設けるか、(ア)原映像信号の輝度レベルの平均
値(RGB同様)を基に階調信号(3ch)の電圧レ
ベルを自動的に定めるようにすれば良い。以下、この方
法について説明する。
Here, the line from which the gradation signal (interlaced data), which is the point of the present invention, is output plays the same role as the interlaced portion in interlaced display. Setting this gradation signal (3 ch) to a white level or a black level has the effect of increasing the response speed of the liquid crystal when the signal to be written in the next frame is halftone and the effect of reducing the afterimage. However, when the display time of the white level or the black level is equal to the display time of the video signal, they are temporally integrated to reduce the contrast of the signal. In such a case, R, G, B may be selected depending on the environment in which the backlight or display is viewed.
A volume VR is provided so that the gradation level of can be set to a desired value, or (a) the voltage level of the gradation signal (3ch) is automatically set based on the average value of luminance levels of the original video signal (similar to RGB). It should be set in. Hereinafter, this method will be described.

【0036】図2を参照して本発明のインタレース変換
回路の階調発生器の構成と動作を説明する。同図(a)
はボリュームVR調整型回路、同図(b)はライン毎の
平均値演算による自動調整型回路である。図2(a)に
おいて、ボリュームVR調整型回路は、電源VCC、ボ
リュームVR、アース端子31、バッファアンプ32、
アナログスイッチ等のスイッチ33、ブランキング信号
を入力する入力端子34、そして階調信号(3ch)
を出力する出力端子35等から構成される。
The configuration and operation of the gradation generator of the interlace conversion circuit of the present invention will be described with reference to FIG. FIG.
Is a volume VR adjustment type circuit, and FIG. 7B is an automatic adjustment type circuit by calculating an average value for each line. In FIG. 2A, the volume VR adjustment type circuit includes a power supply VCC, a volume VR, a ground terminal 31, a buffer amplifier 32,
A switch 33 such as an analog switch, an input terminal 34 for inputting a blanking signal, and a gradation signal (3ch)
And an output terminal 35 for outputting

【0037】そして、例えば直流5Vである電源VCC
とアース端子31間に接続されたボリュームVRで所定
の電圧レベルを選択後、バッファアンプ32によりイン
ピーダンス整合が図られスイッチ33に入力される。一
方、不図示のタイミング・ジェネレータ等により発生さ
れたブランキング期間Hや映像期間Jからなるブランキ
ング信号Gを入力端子34から入力する。スイッチ33
において、例えばブランキング期間Hを0Vとして、映
像期間Jを0〜5Vの直流電圧として入力端子34に入
力する。こうして、ブランキング信号Gに同期するよう
に直流電圧を切り替えることにより所定の階調信号(3
ch)を生成して出力端子35に出力する。
Then, for example, a power supply VCC having a direct current of 5V
After a predetermined voltage level is selected by the volume VR connected between the ground terminal 31 and the ground terminal 31, impedance matching is achieved by the buffer amplifier 32 and input to the switch 33. On the other hand, a blanking signal G including a blanking period H and a video period J generated by a timing generator (not shown) or the like is input from the input terminal 34. Switch 33
In, for example, the blanking period H is set to 0V, and the video period J is input to the input terminal 34 as a DC voltage of 0 to 5V. Thus, by switching the DC voltage so as to be synchronized with the blanking signal G, a predetermined gradation signal (3
ch) is generated and output to the output terminal 35.

【0038】次に、図3(b)における平均値演算によ
る自動調整型回路は、本発明のインタレース変換回路と
同一構成要素であるラインメモリ26、D/A変換2
7、スイッチ(3ch)22、液晶表示装置1、そして
階調発生器21を備えて構成される。前記階調発生器2
1の内部構成は平均値演算回路(CPU)36、D/A
37、入力端子38を備えたスイッチ39等から構成さ
れる。
Next, the automatic adjustment type circuit by the average value calculation in FIG. 3 (b) has the line memory 26 and the D / A conversion 2 which are the same constituent elements as the interlace conversion circuit of the present invention.
7, a switch (3ch) 22, a liquid crystal display device 1, and a gradation generator 21. The gradation generator 2
The internal configuration of 1 is an average value calculation circuit (CPU) 36, D / A
37, a switch 39 having an input terminal 38, and the like.

【0039】そして、図2(b)のラインメモリ26に
入力されたインタレース信号であるディジタルRGB
は、1ライン分の映像信号を記憶して制御信号Eを基に
2回読出しを行うことにより2倍速のディジタルRGB
を出力する。前記ラインメモリ26から出力された2倍
速のR、G、Bの各信号データを例えば10ビットを階
調発生器21に取込む。前記階調発生器21では平均値
演算回路(CPU)36において2進数で加算して平均
値を論理演算する。その時の信号データ数はR、G、B
各10ビットの場合は最高処理データ数が、 640×30=19200個 となるが、全ラインデータを取込む必要はなく、例えば
1ライン当たり10ポイントの検出数にすることによ
り、 10×30=300個 の加算で済み、平均値演算回路(CPU)の負担を軽減
することができる。
Then, digital RGB signals which are interlaced signals input to the line memory 26 of FIG.
Stores a video signal for one line, and reads out twice based on the control signal E to obtain digital RGB of double speed.
Is output. For example, 10 bits of the double speed R, G, B signal data output from the line memory 26 are taken into the gradation generator 21. In the gradation generator 21, an average value calculation circuit (CPU) 36 adds binary numbers and logically calculates the average value. The number of signal data at that time is R, G, B
In the case of 10 bits each, the maximum number of processed data is 640 × 30 = 19200, but it is not necessary to capture all line data, and for example, by setting the detection number of 10 points per line, 10 × 30 = Since only 300 additions are required, the load on the average value calculation circuit (CPU) can be reduced.

【0040】その後、階調発生器21内のD/A37に
おいてディジタル→アナログ変換してスイッチ39に入
力する。一方、スイッチ39の入力端子38には前述と
同様にブランキング信号Gが入力されて、前記ブランキ
ング信号Gに同期した平均値演算による階調信号(3c
h)をスイッチ(3ch)22に印加する。スイッチ
信号は前述のタイミング・ジェネレータ28から出力
される切り替え信号である。このように階調信号(3c
h)をライン毎に検出して自動調整型回路で生成する
ことにより、表示映像の絵柄に適応した階調信号を得る
ことができ、より自然なインタレース表示を実現するこ
とができる。
After that, the D / A 37 in the gradation generator 21 performs digital-to-analog conversion and inputs it to the switch 39. On the other hand, the blanking signal G is input to the input terminal 38 of the switch 39 in the same manner as described above, and the gray scale signal (3c
h) is applied to the switch (3ch) 22. The switch signal is a switching signal output from the timing generator 28 described above. In this way, the gradation signal (3c
By detecting h) for each line and generating it by the automatic adjustment type circuit, it is possible to obtain a gradation signal adapted to the pattern of the display image, and it is possible to realize a more natural interlaced display.

【0041】本発明は前記実施例に限定されず、種々の
実施形態を採ることができる。例えば前記実施例ではラ
イン補間方式に本発明を適用した例について説明した
が、フィールド補間方式や動き適応型ライン補間方式に
も適用可能である。また、本発明の液晶表示装置への入
力信号をアナログとした場合について説明したが、入力
信号がディジタルの場合にはスイッチ回路数が増加する
(フレーム間変調による疑似階調表示FRC(Frame Rat
e Control)や誤差拡散等がなければ最高30ビットのス
イッチ回路数となる)程度の差異があるのみで基本回路
は同様に適用可能である。更に、液晶モード方式には特
に限定されず強誘電液晶やその他のディスプレイデバイ
スにも応用可能なことは言うまでもない。
The present invention is not limited to the above embodiment, and various embodiments can be adopted. For example, in the above-mentioned embodiment, the example in which the present invention is applied to the line interpolation method has been described, but it is also applicable to the field interpolation method and the motion adaptive line interpolation method. Further, although the case where the input signal to the liquid crystal display device of the present invention is analog has been described, when the input signal is digital, the number of switch circuits increases (pseudo gradation display FRC (Frame Rat by frame modulation).
The basic circuit is applicable in the same manner, except that there is a difference of about 30 bits at the maximum without e Control) and error diffusion. Further, it is needless to say that the liquid crystal mode method is not particularly limited and can be applied to ferroelectric liquid crystal and other display devices.

【0042】[0042]

【発明の効果】以上説明したように、本発明の液晶表示
装置及びその駆動方法によれば、原映像信号と、階調信
号とを切り替えてインタレース信号を生成して表示する
ようにしたため、階調信号が出力されるラインはインタ
レース表示における飛び越し部分の役目を果たし、反転
周波数はノンインタレースのまま、映像信号はフリッカ
の目立たないインタレースで表示することが可能とな
る。
As described above, according to the liquid crystal display device and the driving method thereof of the present invention, the original video signal and the gradation signal are switched to generate the interlaced signal for display. The line to which the gradation signal is output serves as an interlaced portion in the interlaced display, and it is possible to display the video signal in the interlace in which the flicker is inconspicuous while the inversion frequency remains noninterlaced.

【0043】また、ノンインタレースのままインタレー
スとほぼ同じ画質で表示できるため、動画時の画ボケや
垂直解像度の劣化のないCRTとほぼ同程度の画質を実
現することが可能となり、TN液晶で見られる中間調領
域での輝度変化に対する反応の遅さによる残像が低減さ
れる。更に、本発明の液晶表示装置及びその駆動方法は
特別なパネル構造や駆動方式を必要せず、簡単な回路を
付加するだけで実現できるため、状況やユーザの所望に
よりインタレース表示とノンインタレース表示とを切り
替えることができる。
Since non-interlaced images can be displayed with almost the same image quality as interlaced images, it is possible to achieve almost the same image quality as that of a CRT without blurring of moving images and deterioration of vertical resolution. The afterimage due to the slow reaction to the luminance change in the halftone region, which is seen in FIG. Furthermore, the liquid crystal display device and the driving method thereof according to the present invention do not require a special panel structure or driving method and can be realized by simply adding a simple circuit. Therefore, interlaced display and non-interlaced display can be realized depending on the situation or user's desire. You can switch between the display and.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の液晶表示装置及びその駆動方法を示
す図であり、(a)はノンインタレース変換回路を示す
ブロック図であり、(b)はノンインタレース変換回路
の原理を示すタイミング図である。
FIG. 1 is a diagram showing a liquid crystal display device and a driving method thereof according to the present invention, (a) is a block diagram showing a non-interlaced conversion circuit, and (b) is a timing showing the principle of the non-interlaced conversion circuit. It is a figure.

【図2】 本発明のノンインタレース変換回路の階調発
生器の構成を示す図であり、(a)はボリュームVR調
整型回路のブロック図であり、(b)は平均値演算によ
る自動調整型回路を示すブロック図である。
FIG. 2 is a diagram showing a configuration of a gradation generator of a non-interlace conversion circuit of the present invention, (a) is a block diagram of a volume VR adjustment type circuit, and (b) is automatic adjustment by average value calculation. It is a block diagram showing a type circuit.

【図3】 従来技術のノンインタレース変換回路の第1
例を示す図であり、(a)はライン補間方式を示すブロ
ック図であり、(b)は入力信号と出力信号を示すタイ
ミングチャート図であり、(c)はインタレース及びノ
ンインタレースの表示例を模式的に示す図である。
FIG. 3 shows a first non-interlace conversion circuit of the related art.
It is a figure which shows an example, (a) is a block diagram which shows a line interpolation system, (b) is a timing chart figure which shows an input signal and an output signal, (c) is a table of interlace and non-interlace. It is a figure which shows an example typically.

【図4】 従来技術のノンインタレース変換回路の第2
例を示す図であり、(a)はフィールド補間方式を示す
ブロック図であり、(b)は入力信号と出力信号を示す
タイミングチャート図である。
FIG. 4 shows a second non-interlace conversion circuit of the related art.
It is a figure which shows an example, (a) is a block diagram which shows a field interpolation system, (b) is a timing chart figure which shows an input signal and an output signal.

【符号の説明】[Explanation of symbols]

1 液晶表示装置 2、38 入力端子 3 デコーダ 4 同期分離 5、15 A/D変換 6、26 ラインメモリ 7.17.27 D/A変換 8、28 タイミング・ジェネレータ 9 水平走査回路 10 垂直走査回路 11 Odd用フィールドメモリ 12 Even用フィールドメモリ 13 Odd・Even加算器 18 タイミング・ジェネレータ/メモリ・コントロ
ーラ 21 階調発生器 22 スイッチ(3ch) 31 アース端子 32 バッファアンプ 33、39 スイッチ 34、38 入力端子 35 出力端子 36 平均値演算回路(CPU) 37 D/A A 映像信号 B.E.F 制御信号 C 信号線 D 走査線(ライン) G ブランキング信号 H ブランキング期間 J 映像期間 VCC 電源 VR ボリューム ノンインタレースアナログRGB 階調信号(3ch) スイッチ信号 インタレースアナログRGB
1 Liquid crystal display device 2, 38 Input terminal 3 Decoder 4 Synchronous separation 5, 15 A / D conversion 6, 26 Line memory 7.17.27 D / A conversion 8, 28 Timing generator 9 Horizontal scanning circuit 10 Vertical scanning circuit 11 For odd Field memory 12 Even field memory 13 Odd / Even adder 18 Timing generator / Memory controller 21 Gradation generator 22 Switch (3ch) 31 Ground terminal 32 Buffer amplifier 33, 39 Switch 34, 38 Input terminal 35 Output terminal 36 Average value calculation circuit (CPU) 37 D / A A Video signal BEF Control signal C Signal line D Scan line (line) G Blanking signal H Blanking period J Video period VCC power supply VR volume Non-interlaced analog RGB gradation signal ( 3ch) switch signal interlaced analog RGB

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 インタレース信号を倍速ノンインタレー
ス信号に変換して映像を表示する液晶表示装置であっ
て、 アナログRGB信号をディジタルRGB信号に変換する
A/D変換器と、 前記インタレース信号を該倍速ノンインタレース信号に
変換するメモリ手段と、 前記ディジタルRGB信号を前記アナログRGB信号に
変換して倍速映像信号を出力するD/A変換器と、 階調信号を発生する階調発生器と、 前記倍速映像信号と前記階調信号とを切り替えるスイッ
チ手段と、 前記スイッチ手段を制御するスイッチ信号を発生するタ
イミング発生器とを具備したことを特徴とする液晶表示
装置。
1. A liquid crystal display device for displaying an image by converting an interlaced signal into a double speed non-interlaced signal, the A / D converter converting an analog RGB signal into a digital RGB signal, and the interlaced signal. To a double speed non-interlaced signal, a D / A converter for converting the digital RGB signal into the analog RGB signal and outputting a double speed video signal, and a gradation generator for generating a gradation signal A liquid crystal display device comprising: a switch unit that switches between the double-speed video signal and the gradation signal; and a timing generator that generates a switch signal that controls the switch unit.
【請求項2】 前記階調信号の電圧レベルはテレビジョ
ン信号の黒レベルから白レベルの間の所定電圧レベルで
あることを特徴とする請求項1に記載の液晶表示装置。
2. The liquid crystal display device according to claim 1, wherein a voltage level of the gradation signal is a predetermined voltage level between a black level and a white level of the television signal.
【請求項3】 前記階調信号の電圧レベルを直前の走査
線の映像信号の平均輝度から算出する平均値演算手段を
具備したことを特徴とする請求項1に記載の液晶表示装
置。
3. The liquid crystal display device according to claim 1, further comprising an average value calculation means for calculating the voltage level of the gradation signal from the average luminance of the video signal of the immediately preceding scanning line.
【請求項4】 前記階調発生器は、前記階調信号の電圧
レベルを1走査線毎に倍速映像信号と無関係に変化させ
る機能を有することを特徴とする請求項1に記載の液晶
表示装置。
4. The liquid crystal display device according to claim 1, wherein the gradation generator has a function of changing the voltage level of the gradation signal for each scanning line independently of the double speed video signal. .
【請求項5】 前記スイッチ手段は、各フレームの最初
の走査線以降から前記倍速映像信号と前記階調信号とを
フレーム毎に交互に切り替える制御手段を有しているこ
とを特徴とする請求項1に記載の液晶表示装置。
5. The switch means has a control means for alternately switching the double-speed video signal and the grayscale signal for each frame from the first scanning line of each frame onward. 1. The liquid crystal display device according to 1.
【請求項6】 インタレース信号を倍速ノンインタレー
ス信号に変換して映像を表示する液晶表示装置の駆動方
法であって、 アナログRGB信号をディジタルRGB信号に変換する
A/D変換手段と、 前記インタレース信号を該倍速ノンインタレース信号に
変換するメモリ手段と、 前記ディジタルRGB信号を前記アナログRGB信号に
変換して倍速映像信号を出力するD/A変換手段と、 階調信号を発生する階調発生手段と、 前記倍速映像信号と前記階調信号とを入力して切り替え
るスイッチ手段と、 前記スイッチ手段を制御するスイッチ信号を発生するタ
イミング発生手段とを備え、 前記スイッチ手段により前記倍速映像信号と前記階調信
号とを1走査線毎に切り替えることを特徴とする液晶表
示装置の駆動方法。
6. A driving method of a liquid crystal display device for converting an interlaced signal into a double speed non-interlaced signal to display an image, comprising: A / D conversion means for converting an analog RGB signal into a digital RGB signal; Memory means for converting an interlaced signal into the double speed non-interlaced signal, D / A conversion means for converting the digital RGB signal into the analog RGB signal and outputting a double speed video signal, and a floor for generating a gradation signal A tone generating means, a switch means for inputting and switching between the double speed video signal and the gradation signal, and a timing generating means for generating a switch signal for controlling the switch means, wherein the switch means operates the double speed video signal. And a method of driving the liquid crystal display device, wherein the gradation signal is switched for each scanning line.
【請求項7】 前記階調信号の電圧レベルはテレビジョ
ン信号の黒レベルから白レベルの間の所定電圧レベルで
あることを特徴とする請求項6に記載の液晶表示装置の
駆動方法。
7. The method of driving a liquid crystal display device according to claim 6, wherein the voltage level of the gradation signal is a predetermined voltage level between the black level and the white level of the television signal.
【請求項8】 前記階調信号の電圧レベルを直前の走査
線の映像信号の平均輝度から算出することを特徴とする
請求項6に記載の液晶表示装置の駆動方法。
8. The method of driving a liquid crystal display device according to claim 6, wherein the voltage level of the gradation signal is calculated from the average luminance of the video signal of the immediately preceding scanning line.
【請求項9】 前記階調発生器は、前記階調信号の電圧
レベルを1走査線毎に倍速映像信号と無関係に変化させ
ることを特徴とする請求項6に記載の液晶表示装置の駆
動方法。
9. The method of driving a liquid crystal display device according to claim 6, wherein the gradation generator changes the voltage level of the gradation signal for each scanning line independently of the double speed video signal. .
【請求項10】 前記スイッチ手段は、各フレームの最
初の走査線以降から前記倍速映像信号と前記階調信号と
をフレーム毎に交互に切り替えることを特徴とする請求
項6に記載の液晶表示装置の駆動方法。
10. The liquid crystal display device according to claim 6, wherein the switch means alternately switches the double-speed video signal and the grayscale signal from frame to frame after the first scanning line. Driving method.
JP00333095A 1995-01-12 1995-01-12 Liquid crystal display device and driving method thereof Expired - Fee Related JP3230405B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00333095A JP3230405B2 (en) 1995-01-12 1995-01-12 Liquid crystal display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00333095A JP3230405B2 (en) 1995-01-12 1995-01-12 Liquid crystal display device and driving method thereof

Publications (2)

Publication Number Publication Date
JPH08190083A true JPH08190083A (en) 1996-07-23
JP3230405B2 JP3230405B2 (en) 2001-11-19

Family

ID=11554351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00333095A Expired - Fee Related JP3230405B2 (en) 1995-01-12 1995-01-12 Liquid crystal display device and driving method thereof

Country Status (1)

Country Link
JP (1) JP3230405B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6661401B1 (en) 1999-11-11 2003-12-09 Nec Corporation Circuit for driving a liquid crystal display and method for driving the same circuit
JP2006203320A (en) * 2005-01-18 2006-08-03 Japan Radio Co Ltd Method and apparatus for converting interlace scanning signal into progressive scanning signal
JP2007267242A (en) * 2006-03-29 2007-10-11 Sanyo Electric Co Ltd Video signal processing circuit
US8488060B2 (en) 2006-03-29 2013-07-16 Semiconductor Components Industries, Llc Image signal processing apparatus for converting an interlace signal to a progressive signal

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6661401B1 (en) 1999-11-11 2003-12-09 Nec Corporation Circuit for driving a liquid crystal display and method for driving the same circuit
JP2006203320A (en) * 2005-01-18 2006-08-03 Japan Radio Co Ltd Method and apparatus for converting interlace scanning signal into progressive scanning signal
JP2007267242A (en) * 2006-03-29 2007-10-11 Sanyo Electric Co Ltd Video signal processing circuit
US8488060B2 (en) 2006-03-29 2013-07-16 Semiconductor Components Industries, Llc Image signal processing apparatus for converting an interlace signal to a progressive signal

Also Published As

Publication number Publication date
JP3230405B2 (en) 2001-11-19

Similar Documents

Publication Publication Date Title
JP2616652B2 (en) Liquid crystal driving method and liquid crystal display device
KR100220134B1 (en) Data processing method and device for adapting display data to changes conditions of the display device
JP2002351382A (en) Display device
JPH0756532A (en) Liquid crystal panel driving device
MXPA05000330A (en) High-definition de-interlacing and frame doubling circuit and method.
JP2002215111A (en) Video display device
JP2005309326A (en) Liquid crystal display device
JPH08221039A (en) Liquid crystal display device and its driving method
JP2000206492A (en) Liquid crystal display
JP3230405B2 (en) Liquid crystal display device and driving method thereof
JP3519514B2 (en) Liquid crystal display device and driving method thereof
KR100298966B1 (en) Plane display device
JP2664780B2 (en) Liquid crystal display
JP2004317928A (en) Liquid crystal display device
JP2004246118A (en) Liquid crystal display
JP3473093B2 (en) Display system
JP3258773B2 (en) Multi-mode liquid crystal display
JP2002010221A (en) Image format converting device and imaging apparatus
JPH07129125A (en) Picture element arrangement display device
JPH07319420A (en) Pixel synchronization device
JPH0573001A (en) Driving method for liquid crystal display device
JP3122950B2 (en) Liquid crystal control device, liquid crystal display device and projection device
JP2000032296A (en) Planar display device
JPH0564108A (en) Driving circuit for liquid crystal television receiver
JP3109897B2 (en) Matrix display device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees