JPH0573001A - Driving method for liquid crystal display device - Google Patents
Driving method for liquid crystal display deviceInfo
- Publication number
- JPH0573001A JPH0573001A JP3237897A JP23789791A JPH0573001A JP H0573001 A JPH0573001 A JP H0573001A JP 3237897 A JP3237897 A JP 3237897A JP 23789791 A JP23789791 A JP 23789791A JP H0573001 A JPH0573001 A JP H0573001A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- signal
- circuit
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、例えば液晶テレビ、液
晶プロジェクタ、又はパーソナルコンピュータ等のディ
スプレイとして用いられる比較的大画面の液晶表示装置
の駆動方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving method of a liquid crystal display device having a relatively large screen used as a display of a liquid crystal television, a liquid crystal projector, a personal computer or the like.
【0002】[0002]
【従来の技術】近年、液晶表示パネルの大型化が進み、
液晶テレビや液晶プロジェクタのディスプレイとして用
いられている。また、これらの液晶表示パネルに採用さ
れる液晶の動作モードは、従来はTNモードが主であっ
たが、最近はコントラストの良いSTNモードが多用さ
れている。2. Description of the Related Art In recent years, liquid crystal display panels have become larger,
It is used as a display for LCD TVs and LCD projectors. The operation mode of the liquid crystal used in these liquid crystal display panels has been mainly the TN mode in the past, but recently, the STN mode with good contrast is widely used.
【0003】液晶表示パネルの大型化に伴い走査線の数
が増えるにしたがって液晶のコントラストが低下するこ
とは良く知られている。この対策としては、例えば特公
昭52−19960号に見られるように、液晶表示パネ
ルの信号電極を中央部で切り離して上下2群に分け、各
々を並列的に駆動することにより各走査電極の選択時間
を2倍にする方法がある。また、特に、STNモードに
おいて、液晶駆動のフレーム周波数を上げるとコントラ
ストの向上が認められることも知られている。It is well known that the contrast of liquid crystals decreases as the number of scanning lines increases with the increase in size of liquid crystal display panels. As a countermeasure, for example, as shown in Japanese Examined Patent Publication No. 52-19960, the signal electrodes of the liquid crystal display panel are separated at the central portion to be divided into upper and lower two groups, and each scanning electrode is selected by driving them in parallel. There is a way to double the time. It is also known that, particularly in the STN mode, an improvement in contrast is recognized when the frame frequency for driving the liquid crystal is increased.
【0004】[0004]
【発明が解決しようとする課題】特公昭52−1996
0号の方法によれば、液晶駆動の電圧マージンを上げる
ことができ、コントラストも高まる。理論的には分割数
が多いほどコントラストは上がるが、製造上、分割数は
2が限度であり、それ以上のコントラスト向上は望めな
かった。また、フレーム周波数を上げる方法では、マー
ジン自体は上がらないため、やはりコントラストの向上
には限度があった。[Problems to be Solved by the Invention] Japanese Patent Publication No. 52-1996
According to the method of No. 0, the voltage margin for driving the liquid crystal can be increased and the contrast can be improved. Theoretically, the larger the number of divisions, the higher the contrast, but the number of divisions is limited to 2 in manufacturing, and further improvement in contrast could not be expected. Further, the method of increasing the frame frequency does not increase the margin itself, so that there is a limit to the improvement of contrast.
【0005】本発明は上記の事情に鑑みてなされたもの
で、走査線の数が多い比較的大画面の液晶表示パネルの
分割数を増やさずに、高いコントラストが得られる液晶
表示装置の駆動方法を提供することを目的とする。The present invention has been made in view of the above circumstances, and a driving method of a liquid crystal display device which can obtain a high contrast without increasing the number of divisions of a liquid crystal display panel of a relatively large screen having a large number of scanning lines. The purpose is to provide.
【0006】[0006]
【課題を解決するための手段】本発明は上記課題を解決
するために、2群に分割された液晶表示パネルを有する
液晶表示装置の駆動方法において、各走査電極を1フィ
ールド中に2回走査されると共に、1つの走査電極が1
回走査される期間を第1から第4の期間に分割し、第
1、第3の期間で一方の群の液晶表示パネルを選択し、
第2、第4の期間で他方の群の液晶表示パネルを選択す
る手段と、連続する2本の走査電極を同時に選択する手
段とを具備したことを特徴とするものである。To solve the above problems, the present invention provides a method of driving a liquid crystal display device having a liquid crystal display panel divided into two groups, in which each scanning electrode is scanned twice in one field. And one scan electrode is
The period scanned once is divided into first to fourth periods, and one group of liquid crystal display panels is selected in the first and third periods,
It is characterized in that it comprises means for selecting the other group of liquid crystal display panels in the second and fourth periods and means for simultaneously selecting two continuous scanning electrodes.
【0007】[0007]
【作用】本発明は、2群に分割された液晶表示パネルを
有する液晶表示装置の駆動方法において、各走査電極を
1フィールド中に2回走査されると共に、1つの走査電
極が1回走査される期間を第1から第4の期間に分割
し、第1、第3の期間で一方の群の液晶表示パネルを選
択し、第2、第4の期間で他方の群の液晶表示パネルを
選択する手段と、連続する2本の走査電極を同時に選択
する手段とを具備することにより、従来に比べて少ない
容量のメモリを用いて、且つ、信号側駆動回路のデータ
転送速度を速くせずに駆動周波数を2倍にできる。特
に、スタート信号のパルス幅を2Hとして映像データに
対応した走査電極を複数本づつ駆動し、各走査線の選択
期間を2倍とすることにより、デューティが低くなり、
表示マージンが上がってコントラストが向上する。According to the present invention, in a driving method of a liquid crystal display device having a liquid crystal display panel divided into two groups, each scanning electrode is scanned twice in one field and one scanning electrode is scanned once. The period is divided into first to fourth periods, one group of liquid crystal display panels is selected in the first and third periods, and the other group of liquid crystal display panels is selected in the second and fourth periods. And a means for selecting two consecutive scan electrodes at the same time, by using a memory having a smaller capacity than before and without increasing the data transfer rate of the signal side drive circuit. The drive frequency can be doubled. In particular, by setting the pulse width of the start signal to 2H and driving a plurality of scan electrodes corresponding to video data to double the selection period of each scan line, the duty becomes low,
The display margin is increased and the contrast is improved.
【0008】[0008]
【実施例】以下図面を参照して本発明の実施例を詳細に
説明する。Embodiments of the present invention will now be described in detail with reference to the drawings.
【0009】この実施例は、本発明の液晶表示装置を液
晶テレビに採用した例である。図1はこの液晶テレビの
ブロック構成図、図2は図1の動作状態を示すタイムチ
ャートである。This embodiment is an example in which the liquid crystal display device of the present invention is applied to a liquid crystal television. FIG. 1 is a block diagram of the liquid crystal television, and FIG. 2 is a time chart showing the operation state of FIG.
【0010】図1において、1はテレビ回路部、10は
液晶表示部である。テレビ回路部1において、11はチ
ューナ、中間周波数回路、検波回路、色信号再生回路、
音声回路などからなる受信回路である。この受信回路1
1は、受信したテレビ信号からR(red)、G(gr
een)、B(blue)の映像信号を含む映像信号S
v を取り出してA/D変換器13に供給するとともに、
水平同期信号φH、垂直同期信号φVを取り出して制御
回路12に供給する。受信回路11は、更に音声信号も
取り出すが、音声系統は省略してある。In FIG. 1, 1 is a television circuit section and 10 is a liquid crystal display section. In the television circuit unit 11, 11 is a tuner, an intermediate frequency circuit, a detection circuit, a color signal reproduction circuit,
It is a receiving circuit including a voice circuit. This receiving circuit 1
1 is R (red), G (gr) from the received television signal.
video signal S including video signals of een) and B (blue)
While taking out v and supplying it to the A / D converter 13,
The horizontal synchronizing signal φH and the vertical synchronizing signal φV are taken out and supplied to the control circuit 12. The receiving circuit 11 also extracts an audio signal, but the audio system is omitted.
【0011】制御回路12は装置全体の動作タイミング
を制御するための各種タイミング信号を発生するもの
で、水平同期信号φH、垂直同期信号φVに同期して、
パルス幅が2Hのスタート信号ST0 、クロック信号φ
s、ラッチ信号φn、反転信号φF、出力禁止信号IN
H1,INH2、切換え信号SEL0 、アドレス信号A
D、読み出し/書き込み信号R/Wなど各種タイミング
信号を出力する。また、制御回路12は、多値の液晶駆
動電圧VLCを出力する。A/D変換器13は、上記R、
G、Bの映像信号を含む映像信号Sv をA/D変換し
て、R、G、Bの映像信号それぞれをkビット、例えば
4ビットのデジタル映像データに変換するもので、R、
G、Bの3つの映像信号を異なったタイミングでA/D
変換し、R、G、Bの映像データがタイムシェアリング
された4ビットの映像データ D1 〜D4 として出力す
る。この映像データEはメモリMに供給されると共に、
液晶表示部10に供給される。上記メモリMは画像メモ
リであり、1/2フィールド分の容量を持ち、上記制御
回路12によりアドレス及び読み出し/書き込みが制御
される。メモリMから出力される映像データEc は液晶
表示部10に供給される。The control circuit 12 generates various timing signals for controlling the operation timing of the entire apparatus, and is synchronized with the horizontal synchronizing signal φH and the vertical synchronizing signal φV,
Start signal ST 0 with a pulse width of 2H, clock signal φ
s, latch signal φn, inverted signal φF, output inhibit signal IN
H1, INH2, switching signal SEL 0 , address signal A
It outputs various timing signals such as D and read / write signals R / W. The control circuit 12 also outputs a multi-valued liquid crystal drive voltage V LC . The A / D converter 13 uses the R,
The video signal S v including the G and B video signals is A / D converted to convert each of the R, G, and B video signals into k-bit, for example, 4-bit digital video data.
A / D of three video signals of G and B at different timings
Conversion, R, G, video data B is output as video data D 1 to D 4 of 4 bits time-sharing. The video data E is supplied to the memory M and
It is supplied to the liquid crystal display unit 10. The memory M is an image memory, has a capacity of 1/2 field, and the address and read / write are controlled by the control circuit 12. The video data E c output from the memory M is supplied to the liquid crystal display unit 10.
【0012】液晶表示部10において、17は240×
528ドットのSTN型の液晶表示パネル、15はデー
タEc ,データEをシリアルで入力し1走査ライン分蓄
えてパラレルで出力するシフトレジスタ、14は切換回
路であり、シフトレジスタ15から出力されるデータE
c とデータEを、制御回路12から与えられる切換え信
号SEL0 に応じて選択し、データとして信号側駆動回
路16に供給される。信号側駆動回路16は上記切換回
路14からのデータに応じて所定の液晶駆動電圧を選択
し、液晶表示パネル17の信号電極Y1〜Y528に印
加する信号電極駆動回路である。In the liquid crystal display unit 17, 17 is 240 ×
A STN type liquid crystal display panel of 528 dots, 15 is a shift register for serially inputting data E c and data E, storing one scanning line and outputting in parallel, 14 is a switching circuit, and is output from the shift register 15. Data E
c and data E are selected according to the switching signal SEL 0 given from the control circuit 12, and are supplied to the signal side drive circuit 16 as data. The signal side drive circuit 16 is a signal electrode drive circuit that selects a predetermined liquid crystal drive voltage according to the data from the switching circuit 14 and applies it to the signal electrodes Y1 to Y528 of the liquid crystal display panel 17.
【0013】図3は前記切換回路14の一画素部分を示
し、アンド回路31〜36,オア回路37〜39,及び
インバ−タ40より構成される。4ビットD1 〜D4 の
シフトレジスタ15に格納された映像デ−タE及びメモ
リデ−タEC のうち D1 〜D3 はアンド回路31〜3
3の一方の入力端にそれぞれ供給され、D4 はアンド回
路34〜36の一方の入力端に供給される。アンド回路
34〜36の他方の入力端には切換信号SEL0 が供給
され、前記アンド回路31〜33の他方の入力端には切
換信号SEL0 がインバ−タ40を介して供給される。
前記アンド回路31,34の出力はオア回路37の入力
端に、前記アンド回路32,35の出力はオア回路38
の入力端に、前記アンド回路33,36の出力はオア回
路39の入力端にそれぞれ供給される。この結果、オア
回路37〜39は信号E、即ち、データD1 〜D3 を信
号側駆動回路16に供給する。切換回路14及びシフト
レジスタ15はこの図3に示す単位が528段で構成さ
れている。FIG. 3 shows one pixel portion of the switching circuit 14, which is composed of AND circuits 31 to 36, OR circuits 37 to 39, and an inverter 40. Of the video data E and the memory data E C stored in the shift register 15 of 4 bits D 1 to D 4 , D 1 to D 3 are AND circuits 31 to 31.
3 is supplied to one of the input terminals of the AND circuits 3, and D 4 is supplied to one of the input terminals of the AND circuits 34 to 36. To the other input terminal of the AND circuit 34 to 36 is supplied with the switching signal SEL 0, the AND circuit other in the input switching signal SEL 0 of 31-33 inverter - is supplied via the data 40.
The outputs of the AND circuits 31 and 34 are input to the OR circuit 37, and the outputs of the AND circuits 32 and 35 are OR circuit 38.
The outputs of the AND circuits 33 and 36 are supplied to the input terminal of the OR circuit 39, respectively. As a result, the OR circuits 37 to 39 supply the signal E, that is, the data D 1 to D 3 to the signal side drive circuit 16. The switching circuit 14 and the shift register 15 are composed of 528 stages as the unit shown in FIG.
【0014】また、18、19は液晶表示パネル17を
走査するために、制御回路12からのパルス幅が2Hの
スタート信号ST0 を順次シフトしてその出力信号を出
力制御回路22,23を介して走査側駆動回路20,2
1に供給するシフトレジスタである。出力制御回路2
2,23は制御回路12からの出力禁止信号INH1,
INH2により一部の信号の出力を禁止するためのもの
である。走査側駆動回路20,21は出力制御回路2
2,23を介して送られてくる信号に応じて所定の液晶
駆動電圧をVLCの中から選択し、液晶表示パネル17の
走査電極に印加する。走査側駆動回路20は走査電極X
1〜X120を駆動し、走査側駆動回路21は走査電極
X121〜X240を駆動する。In order to scan the liquid crystal display panel 17, reference numerals 18 and 19 sequentially shift the start signal ST 0 having a pulse width of 2H from the control circuit 12 and output the output signals via the output control circuits 22 and 23. Scan side drive circuit 20, 2
1 is a shift register for supplying 1 Output control circuit 2
2 and 23 are output prohibition signals INH1 from the control circuit 12
This is for inhibiting the output of some signals by INH2. The scanning side drive circuits 20 and 21 are the output control circuit 2
A predetermined liquid crystal drive voltage is selected from V LC in accordance with the signal sent via 2 and 23 and applied to the scanning electrodes of the liquid crystal display panel 17. The scanning side drive circuit 20 is a scanning electrode X.
1 to X120 are driven, and the scanning side drive circuit 21 drives the scanning electrodes X121 to X240.
【0015】上記制御回路12が発生する上記パルス幅
が2Hのスタート信号ST0 は液晶表示パネル17を走
査するスタートタイミングを決める信号であり、シフト
レジスタ18、19へ供給される。クロック信号φsは
上記A/D変換器13のサンプリングクロックとなると
ともに、各回路を構成する論理回路を動作させる基本ク
ロックとなる。ラッチ信号φnはシフトレジスタ18、
19へ供給されて上記パルス幅が2Hのスタート信号S
T0 をシフトさせるシフト信号すなわち上記液晶表示パ
ネル17の走査タイミング信号となるとともに、信号側
駆動回路16において1ライン分のデータをラッチする
ためのラッチ信号となる。反転信号φFは液晶を交流駆
動するために走査電極及び信号電極に印加される電圧
(VLC)を所定周期、例えば1フレーム周期で反転させ
るための信号である。出力禁止信号INH1,INH2
は出力制御回路22,23へ供給されて一部の出力を禁
止するための信号である。切換え信号SEL0 は切換回
路14の2入力のうち一方を選択するための信号であ
る。アドレス信号ADはメモリMのアドレスを指定する
信号、読み出し/書き込み信号R/WはメモリMの読み
出し/書き込みを指定するための信号である。制御回路
12はこれらのタイミング信号を図2で示すタイミング
で発生する。The start signal ST 0 having a pulse width of 2H generated by the control circuit 12 is a signal for determining the start timing for scanning the liquid crystal display panel 17, and is supplied to the shift registers 18 and 19. The clock signal φs serves as a sampling clock for the A / D converter 13 and also serves as a basic clock for operating the logic circuits constituting each circuit. The latch signal φn is transferred to the shift register 18,
19 is supplied to the start signal S having a pulse width of 2H.
It becomes a shift signal for shifting T 0, that is, a scanning timing signal of the liquid crystal display panel 17, and a latch signal for latching data for one line in the signal side drive circuit 16. The inversion signal φF is a signal for inverting the voltage (V LC ) applied to the scan electrodes and the signal electrodes for AC driving the liquid crystal in a predetermined cycle, for example, one frame cycle. Output inhibit signals INH1, INH2
Is a signal which is supplied to the output control circuits 22 and 23 to inhibit a part of the outputs. The switching signal SEL 0 is a signal for selecting one of the two inputs of the switching circuit 14. The address signal AD is a signal for designating the address of the memory M, and the read / write signal R / W is a signal for designating the read / write of the memory M. The control circuit 12 generates these timing signals at the timing shown in FIG.
【0016】上記液晶表示パネル17は、走査電極がX
1〜X240の240本、信号電極がY1〜Y528の
528本配列されたSTN型のものである。上記信号電
極に対応してR,G,Bのカラーフィルターが設けられ
ている。次に、上記実施例の動作を説明する。In the liquid crystal display panel 17, the scanning electrode is X.
The STN type has 240 electrodes 1 to X240 and 528 signal electrodes Y1 to Y528. R, G, and B color filters are provided corresponding to the signal electrodes. Next, the operation of the above embodiment will be described.
【0017】受信回路11は受信されたテレビ信号から
映像信号Sv 、水平同期信号φH、垂直同期信号φVを
取り出し、映像信号Sv をA/D変換器13へ、水平同
期信号φHと垂直同期信号φVを制御回路12へそれぞ
れ送る。制御回路12は水平同期信号φHと垂直同期信
号φVからパルス幅が2Hのスタート信号ST0 、クロ
ック信号φs、ラッチ信号φn、反転信号φF、出力禁
止信号INH1,INH2、切換え信号SEL0 、アド
レス信号AD、読み出し/書き込み信号R/Wなど各種
タイミング信号を発生し、シフトレジスタ15,18,
19、駆動回路16,20,21、切換回路14、メモ
リM、出力制御回路22,23等に出力する。また、制
御回路12は複数の種類の液晶駆動電圧VLCを発生し駆
動回路16,20,21に出力する。The receiving circuit 11 is video signals from the received television signal S v, the horizontal synchronizing signal .phi.H, the vertical synchronization signal φV is taken out, the video signal S v to the A / D converter 13, a horizontal synchronizing signal .phi.H and vertical sync The signal φV is sent to the control circuit 12, respectively. The control circuit 12 uses the horizontal synchronizing signal φH and the vertical synchronizing signal φV to generate a start signal ST 0 having a pulse width of 2H, a clock signal φs, a latch signal φn, an inverted signal φF, output inhibit signals INH1 and INH2, a switching signal SEL 0 , and an address signal. Generating various timing signals such as AD and read / write signals R / W, the shift registers 15, 18,
19, the drive circuits 16, 20, and 21, the switching circuit 14, the memory M, the output control circuits 22 and 23, and the like. Further, the control circuit 12 generates a plurality of types of liquid crystal drive voltage V LC and outputs it to the drive circuits 16, 20, and 21.
【0018】一方、A/D変換器13は入力された映像
信号Sv をkビット例えば4ビット(D1 〜D4 )の映
像データに変換するとともに、メモリMに出力する。メ
モリMは、制御回路12からのアドレス信号ADおよび
読み出し/書き込み信号R/Wに従って映像データの最
上位ビット(D4 )を読み込む。On the other hand, the A / D converter 13 converts the input video signal S v into k-bit, for example, 4-bit (D 1 to D 4 ) video data and outputs it to the memory M. The memory M reads the most significant bit (D 4 ) of the video data according to the address signal AD and the read / write signal R / W from the control circuit 12.
【0019】メモリMに読み込まれた1/2フィールド
分のデータは1/2フィールド後に、制御回路12から
のアドレス信号ADおよび読み出し/書き込み信号R/
Wに従って、読み出されて、1ビットのデータEcとし
てシフトレジスタ15に出力される。シフトレジスタ1
5に入力されたA/D変換器13からの3ビット(D1
〜D3 )の映像データEとメモリMからの1ビットのデ
ータEcのタイミング関係は図2に示されるようにな
る。データEとデータEcは、制御回路12のクロック
信号φsに同期して4ビットづつパラレルにシフトレジ
スタ15に蓄えられる。このシフトレジスタ15に蓄え
られたデータEとデータEcは、次の水平走査期間Hに
切換回路14に出力される。切換回路14は制御回路1
2からの切換え信号SEL0 に従って、1H期間の前半
1/2HはデータE、後半1/2HはデータEcを選択
して出力し、信号側駆動回路16に入力する。信号側駆
動回路16は制御回路12からのラッチ信号φnに応答
して1/2H期間毎にデータをラッチする。さらに、信
号側駆動回路16はラッチしたデータに応じてその階調
に対応した液晶駆動電圧VLCを選択すると共に、電圧V
LCを反転信号φFによって交流駆動を行なうために、極
性反転する。そして信号側駆動回路16は、得られた信
号を液晶表示パネル17の信号電極に供給する。なお、
データEは液晶駆動電圧VLCに変換される際E×23 に
対応する電圧VLCに変換される。The data of 1/2 field read into the memory M is 1/2 field later, and then the address signal AD and the read / write signal R / from the control circuit 12 are read.
According to W, it is read and output to the shift register 15 as 1-bit data Ec. Shift register 1
3 bits from the A / D converter 13 (D 1
The timing relationship between the video data E of D 3 to D 3 ) and the 1-bit data Ec from the memory M is as shown in FIG. The data E and the data Ec are stored in the shift register 15 in parallel every 4 bits in synchronization with the clock signal φs of the control circuit 12. The data E and the data Ec stored in the shift register 15 are output to the switching circuit 14 during the next horizontal scanning period H. The switching circuit 14 is the control circuit 1
According to the switching signal SEL 0 from 2, the data E is selected in the first half ½H of the 1H period and the data Ec is selected and output in the second half ½H and is input to the signal side drive circuit 16. The signal side driving circuit 16 responds to the latch signal φn from the control circuit 12 and latches the data every 1 / 2H period. Further, the signal side drive circuit 16 selects the liquid crystal drive voltage V LC corresponding to the gradation according to the latched data, and
The polarity of the LC is inverted in order to drive the AC by the inversion signal φF. Then, the signal side drive circuit 16 supplies the obtained signal to the signal electrode of the liquid crystal display panel 17. In addition,
When the data E is converted into the liquid crystal drive voltage V LC , E × 2 3 Is converted into a voltage V LC corresponding to
【0020】制御回路12からの1/2フィールド毎に
2H期間Hレベルとなるスタート信号ST0 はシフトレ
ジスタ18,19に入力され、クロック信号φnに応答
して1H毎に順次シフトレジスタ18,19内をシフト
される。そのためシフトレジスタ18,19の1ビット
だけが「H」レベルの各出力信号が常時、出力制御回路
22,23に出力される。出力制御回路22,23は、
水平同期信号φHに同期して1H毎に反転する出力禁止
信号INH1,INH2に従って1H毎に交互に、シフ
トレジスタ18,19を切換えて走査側駆動回路20,
21に供給する。即ち、出力制御回路22,23は信号
X’1 〜X’120 ,X’121 〜X’240をそれぞれ走査
側駆動回路20,21に加える。この走査側駆動回路2
0,21は各出力信号X’1 〜X’120 ,X’121 〜
X’240 を液晶駆動電圧VLCに変換すると共に液晶表示
パネル17の駆動を行なうために反転信号φFに応答し
て電圧VLCを極性反転する。走査側駆動回路20,21
は得られた交流の液晶駆動電圧VLCを液晶表示パネル1
7の走査電極X1 〜X240 に印加し、走査電極X1 〜X
240 を駆動する。The start signal ST 0 from the control circuit 12 which is at H level for 2H period for each 1/2 field is input to the shift registers 18 and 19, and in response to the clock signal φn, the shift registers 18 and 19 are sequentially shifted every 1H. Is shifted in. Therefore, each output signal in which only one bit of the shift registers 18 and 19 is at "H" level is always output to the output control circuits 22 and 23. The output control circuits 22 and 23 are
In accordance with the output inhibit signals INH1 and INH2, which are inverted every 1H in synchronization with the horizontal synchronizing signal φH, the shift registers 18 and 19 are alternately switched every 1H to switch the scanning side drive circuit 20.
21. That is, the output control circuits 22 and 23 apply the signals X'1 to X'120 and X'121 to X'240 to the scanning side drive circuits 20 and 21, respectively. This scanning side drive circuit 2
0 and 21 are output signals X'1 to X'120, X'121 to
X'240 is converted into the liquid crystal drive voltage V LC , and the polarity of the voltage V LC is inverted in response to the inversion signal φF in order to drive the liquid crystal display panel 17. Scanning side drive circuits 20, 21
The obtained AC liquid crystal drive voltage V LC is applied to the liquid crystal display panel 1
7 to the scan electrodes X1 to X240 to apply the scan electrodes X1 to X240.
Drive the 240.
【0021】以上のように、各フィールドの前半では液
晶表示パネル17の信号電極に、1H,121H(MS
B),2H,122H(MSB)……………の映像デ−
タ(E,Ec )に対応する駆動電圧が供給され、走査電
極はX1 ,X121 ,X1 とX2 ,X121 とX122 ………
……の順に選択される。一方、各フィールドの後半で
は、信号電極に、121H,1H(MSB),122
H,2H(MSB),……………の映像デ−タが供給さ
れ、走査電極はX121 ,X1 ,X121 とX122 ,X1 と
X2 ,……………と選択される。液晶には蓄積効果があ
るため、1フィールドを平均すると、正しい駆動が行わ
れたことになる。As described above, in the first half of each field, 1H, 121H (MS
B), 2H, 122H (MSB) …………… video data
(E, E c ) is supplied with a drive voltage, and the scan electrodes are X 1 , X 121 , X 1 and X 2 , X 121 and X 122 ....
... are selected in this order. On the other hand, in the latter half of each field, 121H, 1H (MSB), 122H
The image data of H, 2H (MSB), ... Is supplied, and the scanning electrodes are selected as X 121 , X 1 , X 121 and X 122 , X 1 and X 2 ,. It Since liquid crystal has a storage effect, averaging one field means that correct driving is performed.
【0022】このように、スタート信号ST0 のパルス
幅を2Hとすることにより、制御回路22,23の出力
信号X’1 〜X’240 は図2のようになり、各走査線の
選択期間が2倍となる。従って、デューティが低くな
り、表示マージンが上がってコントラストが向上する。As described above, by setting the pulse width of the start signal ST 0 to 2H, the output signals X'1 to X'240 of the control circuits 22 and 23 become as shown in FIG. 2 and the selection period of each scanning line. Is doubled. Therefore, the duty is reduced, the display margin is increased, and the contrast is improved.
【0023】[0023]
【発明の効果】以上述べたように本発明によれば、2群
に分割された液晶表示パネルを有する液晶表示装置の駆
動方法において、各走査電極を1フィールド中に2回走
査されると共に、1つの走査電極が1回走査される期間
を第1から第4の期間に分割し、第1、第3の期間で一
方の群の液晶表示パネルを選択し、第2、第4の期間で
他方の群の液晶表示パネルを選択する手段と、連続する
2本の走査電極を同時に選択する手段とを具備すること
により、従来に比べて少ない容量のメモリを用いて、且
つ、信号側駆動回路のデータ転送速度を速くせずに駆動
周波数を2倍にできる。特に、スタート信号のパルス幅
を2Hとして映像データに対応した走査電極を複数本づ
つ駆動することにより、各走査線の選択期間が2倍とな
る。従って、デューティが低くなり、表示マージンが上
がってコントラストが向上する。As described above, according to the present invention, in a driving method of a liquid crystal display device having a liquid crystal display panel divided into two groups, each scanning electrode is scanned twice in one field, and A period in which one scan electrode is scanned once is divided into first to fourth periods, one group of liquid crystal display panels is selected in the first and third periods, and in the second and fourth periods. By providing a means for selecting the liquid crystal display panel of the other group and a means for simultaneously selecting two continuous scanning electrodes, a memory having a smaller capacity than the conventional one is used and a signal side drive circuit is used. The drive frequency can be doubled without increasing the data transfer rate of. In particular, when the pulse width of the start signal is set to 2H and a plurality of scan electrodes corresponding to the video data are driven, the selection period of each scan line is doubled. Therefore, the duty is reduced, the display margin is increased, and the contrast is improved.
【図1】本発明の一実施例の回路構成を示すブロック図
である。FIG. 1 is a block diagram showing a circuit configuration of an embodiment of the present invention.
【図2】図1の各部の波形及びデ−タの内容を示す説明
図である。FIG. 2 is an explanatory diagram showing waveforms and data contents of each part of FIG.
【図3】図1の切換え回路の一例を示す回路説明図であ
る。 M…メモリ、11…受信回路、12…制御回路、13…
A/D変換器、14…切換回路、15,18,19…シ
フトレジスタ、16…信号側駆動回路、17…液晶表示
パネル、20,21…走査側駆動回路、22,23…出
力制御回路。FIG. 3 is a circuit explanatory diagram showing an example of a switching circuit of FIG. M ... Memory, 11 ... Reception circuit, 12 ... Control circuit, 13 ...
A / D converter, 14 ... Switching circuit, 15, 18, 19 ... Shift register, 16 ... Signal side drive circuit, 17 ... Liquid crystal display panel, 20, 21 ... Scan side drive circuit, 22, 23 ... Output control circuit.
Claims (3)
る液晶表示装置の駆動方法において、 各走査電極を1フィールド中に2回走査されると共に、
1つの走査電極が1回走査される期間を第1から第4の
期間に分割し、第1、第3の期間で一方の群の液晶表示
パネルを選択し、第2、第4の期間で他方の群の液晶表
示パネルを選択する手段と、連続する2本の走査電極を
同時に選択する手段とを具備したことを特徴とする液晶
表示装置の駆動方法。1. A method of driving a liquid crystal display device having a liquid crystal display panel divided into two groups, wherein each scanning electrode is scanned twice in one field, and
A period in which one scan electrode is scanned once is divided into first to fourth periods, one group of liquid crystal display panels is selected in the first and third periods, and in the second and fourth periods. A method of driving a liquid crystal display device, comprising: a means for selecting the other group of liquid crystal display panels and a means for simultaneously selecting two continuous scanning electrodes.
記1フィールド中の2回の走査のうち一方は該メモリを
介した映像データを表示し、他方は該メモリを介さない
映像データを表示することを特徴とする請求項1記載の
液晶表示装置の駆動方法。2. A memory for storing video data, wherein one of two scans in one field displays video data through the memory, and the other displays video data not through the memory. The method for driving a liquid crystal display device according to claim 1, wherein:
憶することを特徴とする請求項2記載の液晶表示装置の
駆動方法。3. The method of driving a liquid crystal display device according to claim 2, wherein the memory stores only a part of video data.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3237897A JPH0573001A (en) | 1991-09-18 | 1991-09-18 | Driving method for liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3237897A JPH0573001A (en) | 1991-09-18 | 1991-09-18 | Driving method for liquid crystal display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0573001A true JPH0573001A (en) | 1993-03-26 |
Family
ID=17022051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3237897A Pending JPH0573001A (en) | 1991-09-18 | 1991-09-18 | Driving method for liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0573001A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005092181A (en) * | 2003-08-12 | 2005-04-07 | Seiko Epson Corp | Display device, method of driving the same, and projection display device |
JP2005173418A (en) * | 2003-12-15 | 2005-06-30 | Tohoku Pioneer Corp | Driving device of light emitting display panel |
WO2005114632A1 (en) * | 2004-05-24 | 2005-12-01 | Sony Corporation | Display device and display device driving method |
JP2007279765A (en) * | 2007-07-17 | 2007-10-25 | Sony Corp | Display apparatus and method for driving display apparatus |
-
1991
- 1991-09-18 JP JP3237897A patent/JPH0573001A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005092181A (en) * | 2003-08-12 | 2005-04-07 | Seiko Epson Corp | Display device, method of driving the same, and projection display device |
JP2005173418A (en) * | 2003-12-15 | 2005-06-30 | Tohoku Pioneer Corp | Driving device of light emitting display panel |
WO2005114632A1 (en) * | 2004-05-24 | 2005-12-01 | Sony Corporation | Display device and display device driving method |
JP2005338152A (en) * | 2004-05-24 | 2005-12-08 | Sony Corp | Display apparatus and driving method of the same |
US8462093B2 (en) | 2004-05-24 | 2013-06-11 | Sony Corporation | Display device and driving method of display device |
JP2007279765A (en) * | 2007-07-17 | 2007-10-25 | Sony Corp | Display apparatus and method for driving display apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2702941B2 (en) | Liquid crystal display | |
KR100324843B1 (en) | Liquid Crystal Display Controller, Liquid Crystal Display Unit Using the same and Information Processor | |
JP2001100687A (en) | Device and method for displaying image | |
JPH0335219A (en) | Display device | |
JP2000206492A (en) | Liquid crystal display | |
JPH0573001A (en) | Driving method for liquid crystal display device | |
JP2664780B2 (en) | Liquid crystal display | |
JP3230405B2 (en) | Liquid crystal display device and driving method thereof | |
JP3258773B2 (en) | Multi-mode liquid crystal display | |
JPH084331B2 (en) | Image display device | |
JPH04120590A (en) | Liquid crystal driving device | |
JP2003208133A (en) | Liquid crystal display device and its driving method | |
JPH0573005A (en) | Picture display device | |
JPH07121098B2 (en) | Liquid crystal matrix panel driving method | |
JPH07129125A (en) | Picture element arrangement display device | |
JP2642578B2 (en) | Image display device | |
JP3269082B2 (en) | Liquid crystal drive | |
JP4572442B2 (en) | Conversion circuit and image processing apparatus using the same | |
JPH0725829Y2 (en) | Liquid crystal drive | |
JP2000032296A (en) | Planar display device | |
JPH09307787A (en) | Vertical synchronization circuit and timing controller | |
JPH0573004A (en) | Picture display device | |
JPH01218183A (en) | Image display device | |
JPH0856322A (en) | Liquid crystal display device | |
JP3109897B2 (en) | Matrix display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050228 |
|
A131 | Notification of reasons for refusal |
Effective date: 20050906 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051027 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060328 |