JPS6253990B2 - - Google Patents

Info

Publication number
JPS6253990B2
JPS6253990B2 JP9059679A JP9059679A JPS6253990B2 JP S6253990 B2 JPS6253990 B2 JP S6253990B2 JP 9059679 A JP9059679 A JP 9059679A JP 9059679 A JP9059679 A JP 9059679A JP S6253990 B2 JPS6253990 B2 JP S6253990B2
Authority
JP
Japan
Prior art keywords
electrodes
scanning lines
electrode
flip
flops
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9059679A
Other languages
Japanese (ja)
Other versions
JPS5614297A (en
Inventor
Tamotsu Matsuo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9059679A priority Critical patent/JPS5614297A/en
Publication of JPS5614297A publication Critical patent/JPS5614297A/en
Publication of JPS6253990B2 publication Critical patent/JPS6253990B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】 本発明はマトリツクスデイスプレイ装置の駆動
装置に関し、特に走査線の本数の多い放送エリア
向けに構成されたマトリツクスデイスプレイ装置
で、走査線の本数の少ない放送エリアにおいても
支障なくテレビジヨン画像を表示できる駆動装置
を提供することを目的とする。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a drive device for a matrix display device, and in particular to a matrix display device configured for broadcasting areas with a large number of scanning lines. It is an object of the present invention to provide a drive device capable of displaying television images without any noise.

例えばドイツのように625本の走査線数のテレ
ビジヨン画像の放送エリアでは、垂直帰線期間に
走査線が50本含まれるため、残りの575本が有効
走査線となる。ゆえにデイスプレイ装置の要部で
あるXYマトリツクスパネルは、横方向の絵素数
を560個前後か、560/N個(Nは整数)に構成
し、行電極(X電極)も、その絵素数と同じ本数
に構成するのが一般的である。ここではN=2の
時すなわちX電極数が280本のXYマトリツクスパ
ネル1を例にとつて従来の駆動装置を説明する。
For example, in a television image broadcast area with 625 scanning lines, such as Germany, 50 scanning lines are included in the vertical retrace period, so the remaining 575 are effective scanning lines. Therefore, the XY matrix panel, which is the main part of the display device, has a horizontal pixel count of around 560 or 560/N (N is an integer), and the row electrodes (X electrodes) also have the same number of picture elements. It is common to configure them with the same number. Here, a conventional drive device will be explained using an example of an XY matrix panel 1 when N=2, that is, the number of X electrodes is 280.

端子2に入力された映像信号は同期分離回路3
により複合同期信号を得て、さらにV/H分離回
路4にて第2図aの垂直同期信号と第2図bの水
平同期信号とを得る。次に制御信号発生回路5に
て垂直同期信号aを基準に第2図cの垂直走査ス
タートパルスを得て、これをシフトレジスタで構
成されているX電極駆動回路6のシリアル入力と
する。さらに水平同期信号bをX電極駆動回路6
のクロツク信号とすれば、X電極駆動回路の各段
6の出力より、順次第2図d,e,f……に示す
走査パルスが得られ、X1,X2,X3……と順にX
電極にパルスが加わりXYマトリツクスパネル1
が走査される。一方主としてサンプルホールド回
路で構成されているY電極駆動回路7においては
シリアルの映像信号が総Y電極数個のパラレルの
映像信号に変換され、各々変換された映像信号は
対応するY電極に、同時に印加される。そしてX
電極に加わる走査パネルにより順次line at a
time(線順次)で画素8が選択され、パネルが
駆動される。なお、この従来例ではX電極数が
280本であるためインタレースを行なつていな
い。
The video signal input to terminal 2 is sent to synchronization separation circuit 3.
A composite synchronizing signal is obtained, and a vertical synchronizing signal shown in FIG. 2a and a horizontal synchronizing signal shown in FIG. 2b are obtained in the V/H separation circuit 4. Next, the control signal generating circuit 5 generates a vertical scanning start pulse as shown in FIG. Furthermore, the horizontal synchronization signal b is sent to the X electrode drive circuit 6.
If the clock signal of X
Pulses are applied to the electrodes, XY matrix panel 1
is scanned. On the other hand, in the Y electrode drive circuit 7, which mainly consists of a sample and hold circuit, the serial video signal is converted into parallel video signals for a total of several Y electrodes, and each converted video signal is simultaneously sent to the corresponding Y electrode. applied. And X
The scanning panel applied to the electrodes sequentially scans the line at a
Pixel 8 is selected in time (line sequentially) and the panel is driven. Note that in this conventional example, the number of X electrodes is
Since it is 280 lines, it is not interlaced.

次にこのXYマトリツクスパネル1で日本のテ
レビジヨン放送を受信し、画像を表示する場合に
ついて述べる。日本では走査線が525本で、垂直
帰線期間に42本含まれているので、残りの483本
が有効走査線数となる。このXYマトリツクスパ
ネルを駆動する場合12はインタレースを行わな
いので、一枚の画像を表示するには483本/2≒
241のX電極数があれば良い。したがつて第1図
に示したX電極数280本のXYマトリツクスパネル
1を用いて画像を表示すれば、280−241=39本分
のX電極数に相当するXYマトリツクスパネル1
の一部に表示する映像がない状態になる。
Next, a case will be described in which this XY matrix panel 1 receives Japanese television broadcasting and displays images. In Japan, there are 525 scanning lines, and 42 are included in the vertical retrace period, so the remaining 483 are the effective number of scanning lines. When driving this XY matrix panel, 12 does not perform interlacing, so to display one image, 483 lines/2≒
It is sufficient to have 241 X electrodes. Therefore, if an image is displayed using the XY matrix panel 1 with 280 X electrodes shown in Figure 1, the XY matrix panel 1 will have 280-241=39 X electrodes.
There is no image to display in some parts of the screen.

本発明の駆動装置の一実施例におけるX電極駆
動回路9の詳細を第3図に示す。F.F1,F.F.
2,F.F.3……F.F.280はそれぞれフリツプ
フロツプでシフトレジスタを構成しており各段の
フリツプフロツプの出力は各々対応するX電極に
印加され、XYマトリツクスパネル1を走査す
る。端子10はクロツク信号入力端子で第2図b
の水平同期信号が加わる。端子11はシリアル入
力端子で、制御信号発生回路5で得たパルス信号
が加わる。端子12は走査線が異る放送エリア時
で受信し、画像を表示する時の切り換え端子で、
ドイツのように走査線数が625本の放送エリアで
は端子12を“L”とし、日本やアメリカのよう
に走査線数が525本の放送エリアで受信する時に
は“H”となるように電圧が印加される。
FIG. 3 shows details of the X electrode drive circuit 9 in one embodiment of the drive device of the present invention. F.F1, FF
FF2, FF3, . Terminal 10 is a clock signal input terminal as shown in Figure 2b.
horizontal synchronization signal is added. Terminal 11 is a serial input terminal to which a pulse signal obtained by control signal generation circuit 5 is applied. Terminal 12 is a switching terminal for receiving and displaying images in broadcast areas with different scanning lines.
In broadcasting areas with 625 scanning lines like Germany, terminal 12 is set to "L", and when receiving in broadcasting areas with 525 scanning lines like Japan and America, the voltage is set to "H". applied.

今走査線数625本のテレビジヨン放送画像を表
示する時を最初に説明する。端子11のシリアル
入力端子に加わつた第2図cの垂直走査スタート
パルスのデータは、端子10のクロツクパルス第
2図bの入力毎に1つずつ右方にシフトしてゆ
く。そしてF.F.1からF.F.7の各段の出力より
第2図d,e,f,g,h,i,jに示す、位相
が一水平走査期間ずつ遅れたパルスが得られ、そ
れぞれ対応するX電極X1からX7に加わる。今端
子12は“L”なのでインバータ16の出力
“H”は、F.F.7の出力jとともにNAND回路1
3に印加され、このNAND回路13の出力として
jに示した信号の位相反転したパルス信号を得
る。一方端子12の“L”とF.F.6の出力iと
がNAND回路14に印加され、その出力として
“H”の出力を得る。この出力“H”と前記
NAND回路13の出力とがNAND回路15に印加
され、この出力として第2図jに示すパルス信号
が再び得られる。このパルス信号jがF,F,8
の入力データとなり、また順次クロツク信号によ
り、右方にシフトしてゆきF.F.8,F.F.9より
第2図のk,l……に示すパルスが得られ、対応
するX電極X8,X9に加わる。以上によつてXYマ
トリツクスパネル1は走査され、走査線数625本
のTV放送画像が全面にわたつて表示される。
First, we will explain how to display a television broadcast image with 625 scanning lines. The data of the vertical scanning start pulse of FIG. 2c applied to the serial input terminal of terminal 11 is shifted to the right one by one each time the clock pulse of FIG. 2b of terminal 10 is input. Then, from the outputs of each stage from FF1 to FF7, pulses whose phase is delayed by one horizontal scanning period are obtained as shown in Fig. 2 d, e, f, g, h, i, and j, and the corresponding X electrodes X 1 to join X 7 . Since the terminal 12 is now "L", the output "H" of the inverter 16 is sent to the NAND circuit 1 along with the output j of FF7.
3, and as the output of this NAND circuit 13, a pulse signal whose phase is inverted from the signal shown at j is obtained. On the other hand, "L" of the terminal 12 and the output i of the FF6 are applied to the NAND circuit 14, and an "H" output is obtained as its output. This output “H” and the above
The output of the NAND circuit 13 is applied to the NAND circuit 15, and the pulse signal shown in FIG. 2j is again obtained as its output. This pulse signal j is F, F, 8
The pulses shown in FIG. 2 are obtained from FF8 and FF9 by shifting to the right according to the clock signal, and are applied to the corresponding X electrodes X8 and X9 . As described above, the XY matrix panel 1 is scanned, and a TV broadcast image with 625 scanning lines is displayed over the entire surface.

次に走査線525本のテレビジヨン放送画像を表
示する時の動作を説明する。F.F.1からF,F.
7までの動作は前述と同じで、X1,X2,X3
X4,X5,X6,X7の各電極にd,e,f,g,
h,i,jのパルスが加わる。このとき端子12
は“H”に切り換わつており、インバータ16の
出力は“L”になる。この“L”出力とF.F.7
の出力jとがNAND回路13に印加され、NAND
回路13の出力は“H”となる。一方F.F.6の
出力iと端子12の“H”がNAND回路14に印
加され、iに示した信号の位相反転したパルス信
号を出力として得る。この出力とNAND回路13
の出力“H”とがNAND回路15に加えられ
NAND回路15の出力に再びiに示すパルス信号
を得る。このパルス信号iがF.F.8の入力デー
タとなつてクロツク信号により読み込まれ、F.
F.8と出力としてはF.F.7の出力と同じ、jに
示すパルス信号が得られ、このパルス信号がX8
電極に加わる。そしてこの信号jが次段のF.F.
9の入力データとなり、又順次クロツク信号によ
り右方にシフトしてゆく。そしてF.F.9,F.F.
10……の出力としてk,l……を得て、X9
X10……電極に加わる。以上によつてパネル1は
走査され、走査線数525本のTV画像がパネル1に
表示される。
Next, the operation when displaying a television broadcast image with 525 scanning lines will be explained. From FF1 to F, F.
The operation up to 7 is the same as above, X 1 , X 2 , X 3 ,
d , e, f , g ,
Pulses h, i, and j are added. At this time, terminal 12
is switched to "H", and the output of the inverter 16 becomes "L". This “L” output and FF7
The output j of is applied to the NAND circuit 13, and the NAND
The output of the circuit 13 becomes "H". On the other hand, the output i of the FF 6 and "H" of the terminal 12 are applied to the NAND circuit 14, and a pulse signal having the phase inverted of the signal shown at i is obtained as an output. This output and NAND circuit 13
The output “H” is added to the NAND circuit 15.
At the output of the NAND circuit 15, the pulse signal shown at i is again obtained. This pulse signal i becomes the input data of FF8 and is read by the clock signal.
The output of F.8 is the same as the output of FF7, the pulse signal shown in j is obtained, and this pulse signal is
Add to the electrode. And this signal j is the next stage FF
9, and is sequentially shifted to the right by the clock signal. And FF9, FF
10... Obtain k, l... as outputs, and X 9 ,
X 10 ...Added to the electrode. As described above, the panel 1 is scanned, and a TV image with 525 scanning lines is displayed on the panel 1.

なお端子10のクロツク信号をインバータ1
7,18を介してF.F.8に印加したのは、F.F.
6あるいはF.F.7の出力データがF.F.8の入力
端までにNAND回路14,15あるいはNAND回
路13,15を介して加わるために生じるデータ
の位相遅れを、クロツク信号の位相をインバータ
17,18で遅らせて、F.F8に確実にデータが
読み込まれる様にするためである。
Note that the clock signal at terminal 10 is connected to inverter 1.
The voltage applied to FF8 via 7 and 18 is FF
By delaying the phase of the clock signal by using inverters 17 and 18, the phase delay of the data caused by the output data of FF 6 or FF 7 being added via the NAND circuits 14 and 15 or the NAND circuits 13 and 15 to the input end of FF 8 is eliminated. This is to ensure that data is read into F.F8.

上記の実施例によれば、ドイツのように走査線
数625本の放送エリアでは、端子12を“L”に
しておくことにより、X電極X1,X2,X3,X4
X5,X6,X7……には第2図d,e,f,g,
h,i,j……の波形が一水平走査期間ずつのタ
イミングで印加され、280本めのX電極X280まで
走査が行なわれる。この場合上述のようにインタ
ーレースを行なつていないので、ちようど一枚分
の画像がこの280本のX電極を備えたマトリツク
スパネル1上に表示される。
According to the above embodiment, in a broadcasting area with 625 scanning lines like Germany, by keeping the terminal 12 at "L", the X electrodes X 1 , X 2 , X 3 , X 4 ,
X 5 , X 6 , X 7 ... in Figure 2 d, e, f, g,
Waveforms h, i, j... are applied at the timing of one horizontal scanning period, and scanning is performed up to the 280th X electrode X280 . In this case, since interlacing is not performed as described above, one image is displayed on the matrix panel 1 having 280 X electrodes.

次に日本やアメリカのような、走査線数が525
本の放送エリアでは、端子12を“H”とするこ
とにより、X電極X1,X2,X3,X4,X5,X6,X7
には上記と同様にd,e,f,g,h,i,jの
波形が加わり、X電極X8にはkでなく、X7と同
じjの信号が印加される。次いでX9,X10……
X14にはk,l……の信号が順次加わり、X電極
X15にはまたX14と同じ信号が再び加えられる。こ
のようにして8本のX電極ごとに、7本めと8本
め加わるパルス信号が同じとなつて加えられ、
280本めのX電極には走査線の240本めのタイミン
グでパルスが印加される。いま525本の走査線の
放送エリアでは、有効走査線数が483本で、イン
ターレースを行なつていないので一画面は約240
本分となり、上間280本のX電極を有するパネル
1で、ちようど表示することが可能となる。
Next, the number of scanning lines is 525, such as Japan and America.
In the main broadcast area, by setting the terminal 12 to "H", the X electrodes X1 , X2 , X3 , X4 , X5 , X6 , X7
Similarly to the above, the waveforms d, e, f, g, h, i, and j are added, and the signal j, which is the same as X 7 , is applied to the X electrode X 8 instead of k. Then X 9 , X 10 ...
K, l... signals are sequentially applied to X14 , and the X electrode
The same signal as X 14 is also applied to X 15 again. In this way, the same pulse signal is applied to the 7th and 8th electrodes for each of the 8 X electrodes.
A pulse is applied to the 280th X electrode at the timing of the 240th scanning line. In the current broadcasting area with 525 scanning lines, the effective number of scanning lines is 483, and since interlacing is not performed, one screen has approximately 240 scanning lines.
This is the main function, and the panel 1, which has 280 X electrodes between the upper and lower sides, can now display images.

もちろんのことであるが、走査線数が異なるご
とに端子11に加えられた垂直同期信号aを基準
につくられた垂直走査スタートパルスcの位置を
変える必要がある。また、Y電極駆動回路7にお
いてもサンプリング周波数を変更するだけでよ
い。
Of course, it is necessary to change the position of the vertical scanning start pulse c generated based on the vertical synchronizing signal a applied to the terminal 11 each time the number of scanning lines changes. Furthermore, it is sufficient to simply change the sampling frequency in the Y electrode drive circuit 7 as well.

上記の実施例では、ICによる構成に適してお
り、NAND回路13,14,15、インバータ1
6,17,18等の追加は容易である。また上記
では、X電極X7とX8,X14とX15のように一定の
間隔で同じパルスが加わるように構成したが、一
部に集中しなければ正確に規則的でなくてもよい
ことは自明であろう。
The above embodiment is suitable for an IC configuration, and includes NAND circuits 13, 14, 15, and an inverter 1.
Addition of 6, 17, 18, etc. is easy. Furthermore, in the above example, the same pulses are applied at regular intervals such as to X electrodes X 7 and X 8 and X 14 and That should be obvious.

したがつて、あらかじめ2つ以上の走査線数の
異なる放送エリアを想定して上記のNAND回路等
を組合わせて配置しておけば、例えばフランスに
は819本の走査線数の放送エリアがあるが、この
ときはマトリツクスパネルとしてその走査線数の
エリアにちようどよいX電極数のあるものを構成
することにより、ドイツ(625本)や日本(525
本)等でも画質をほとんど損なうことなく映出す
ることが可能である。このことは、X電極を上記
の2倍の本数だけ設けてインターレースを行なう
場合も全く同様である。
Therefore, if you assume in advance a broadcasting area with two or more different numbers of scanning lines and place the above NAND circuits in combination, for example in France there is a broadcasting area with 819 scanning lines. However, in this case, by configuring a matrix panel with the appropriate number of X electrodes according to the area of the number of scanning lines, it is possible to achieve
It is possible to project even books (books) etc. with almost no loss in image quality. This is exactly the same when interlacing is performed by providing twice the number of X electrodes as described above.

以上のように本発明によれば、X電極に接続さ
れたX電極数と同数のN個のフリツプフロツプ
と、前記N個のフリツプフロツプのM個の部分に
挿入され、隣り合う2個のフリツプフロツプの出
力が同一となるように切換えるスイツチ群とを備
え、N個のフリツプフロツプがカスケード接続さ
れてN段のシフトレジスタとしてN本のX電極を
駆動し、または、前記スイツチ群を選択してN―
M段のシフトレジスタを構成してN本のX電極の
うちM本を隣りと重なるタイミングで駆動するこ
とにより、走査線数の異なる放送エリアにおいて
も画像をほとんど乱さずに一画面分の情報を定め
られた一種の表示部に表示することが可能な、優
れたマトリツクスデイスプレイ装置の駆動装置を
提供することができる。
As described above, according to the present invention, the number of N flip-flops is the same as the number of X electrodes connected to the X electrode, and the outputs of two adjacent flip-flops are N flip-flops are cascade-connected to drive the N X electrodes as an N-stage shift register, or the switch group is selected and the N-
By configuring an M-stage shift register and driving M of the N X electrodes at timings that overlap with the adjacent ones, it is possible to transmit information for one screen without disturbing the image even in broadcast areas with different numbers of scanning lines. It is possible to provide an excellent drive device for a matrix display device that can display on a predetermined type of display section.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はマトリツクスデイスプレイとその駆動
装置の要部を示す構成図、第2図は本発明の一実
施例を説明するための波形図、第3図は本実施例
の要部構成図である。 1……マトリツクスパネル、5……制御信号発
生回路、7……Y電極駆動回路、9……X電極駆
動回路、12……端子、13,14,15……
NAND回路、16,17,18……インバータ、
F.F.1,F.F.2……F.F280……フリツプフロ
ツプ、X1,X2……X280……X電極。
Fig. 1 is a block diagram showing the main parts of a matrix display and its driving device, Fig. 2 is a waveform diagram for explaining one embodiment of the present invention, and Fig. 3 is a block diagram of the main parts of this embodiment. be. DESCRIPTION OF SYMBOLS 1... Matrix panel, 5... Control signal generation circuit, 7... Y electrode drive circuit, 9... X electrode drive circuit, 12... Terminal, 13, 14, 15...
NAND circuit, 16, 17, 18...inverter,
FF1, FF2...F.F280...Flip-flop, X1 , X2 ... X280 ...X electrode.

Claims (1)

【特許請求の範囲】[Claims] 1 X電極群とY電極群のマトリツクスにより画
素を1ラインずつ選択表示するマトリツクスデイ
スプレイパネルと、前記X電極群を走査駆動する
X電極駆動回路と、前記Y電極を駆動するY電極
駆動回路とを備え、前記X電極駆動回路は、N本
のX電極と同数のN個でそれぞれX電極に対応し
て配置接続されたフリツプフロツプと、前記N個
のフリツプフロツプの間のM個所に挿入され、隣
り合う2個のフリツプフロツプの出力が同一とな
るよう切換えるスイツチ群と、前記スイツチ群を
制御する手段とを有し、表示すべき一枚の画像の
走査線数がN本であるときにはN個のフリツプフ
ロツプがカスケード接続されてN段のシフトレジ
スタとしてN本のX電極を駆動し、表示すべき一
枚の画像の走査線数がN−M本であるときには前
記スイツチ群を選択してN−M段のシフトレジス
タを構成しN本のX電極のうちのM本を隣りと重
なる出力で駆動することを特徴とするマトリツク
スデイスプレイ装置の駆動装置。
1. A matrix display panel that selects and displays pixels line by line using a matrix of X electrode groups and Y electrode groups, an X electrode drive circuit that scans and drives the X electrode group, and a Y electrode drive circuit that drives the Y electrodes. The X electrode drive circuit is inserted at M locations between the N flip-flops, the same number of which are arranged and connected to the N flip-flops, and the N flip-flops. It has a group of switches for switching the outputs of two matching flip-flops to be the same, and means for controlling the group of switches, and when the number of scanning lines of one image to be displayed is N, the number of flip-flops is are connected in cascade to drive N X electrodes as an N-stage shift register, and when the number of scanning lines of one image to be displayed is N-M, the switch group is selected and the N-M stage shift register is connected. 1. A driving device for a matrix display device, comprising a shift register, and driving M out of N X electrodes with outputs that overlap with adjacent ones.
JP9059679A 1979-07-17 1979-07-17 Drive gear for matrix display device Granted JPS5614297A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9059679A JPS5614297A (en) 1979-07-17 1979-07-17 Drive gear for matrix display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9059679A JPS5614297A (en) 1979-07-17 1979-07-17 Drive gear for matrix display device

Publications (2)

Publication Number Publication Date
JPS5614297A JPS5614297A (en) 1981-02-12
JPS6253990B2 true JPS6253990B2 (en) 1987-11-12

Family

ID=14002841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9059679A Granted JPS5614297A (en) 1979-07-17 1979-07-17 Drive gear for matrix display device

Country Status (1)

Country Link
JP (1) JPS5614297A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0357013U (en) * 1989-10-11 1991-05-31
JPH0615992U (en) * 1992-02-17 1994-03-01 有限会社フジ工機 Push-cut type cutter

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685109B2 (en) * 1983-12-09 1994-10-26 株式会社日立製作所 Selective drive circuit
JPH074009B2 (en) * 1986-04-01 1995-01-18 シチズン時計株式会社 Drive system of television set
JPH084331B2 (en) * 1987-01-08 1996-01-17 株式会社東芝 Image display device
JP2795845B2 (en) * 1987-09-25 1998-09-10 シチズン時計株式会社 LCD panel drive

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0357013U (en) * 1989-10-11 1991-05-31
JPH0615992U (en) * 1992-02-17 1994-03-01 有限会社フジ工機 Push-cut type cutter

Also Published As

Publication number Publication date
JPS5614297A (en) 1981-02-12

Similar Documents

Publication Publication Date Title
JPH088674B2 (en) Display device
US7656381B2 (en) Systems for providing dual resolution control of display panels
JPS6253989B2 (en)
JPS6253990B2 (en)
KR100266211B1 (en) Liquid crystal display device and its driving method with image display function of various horizontal and vertical ratio
JP2556007B2 (en) Color liquid crystal display
JPH07168542A (en) Liquid crystal display device
JPH07146666A (en) Scanning electrode driving circuit and image display device using the same
JPH03132274A (en) Liquid crystal display device
JP3262175B2 (en) LCD driving method
JPH04292087A (en) Liquid crystal display device
JPH0556374A (en) Liquid crystal display device
JPH084331B2 (en) Image display device
JP3169377B2 (en) Driving method of liquid crystal display panel
JP3211320B2 (en) LCD drive system
JPS6313582B2 (en)
KR0148138B1 (en) Method and apparatus for transmitting video signal to liquid crystal panel
KR100227981B1 (en) Image processing circuit
JPH0573001A (en) Driving method for liquid crystal display device
JP3109897B2 (en) Matrix display device
JPH0435284A (en) Liquid crystal display device
JPH0725829Y2 (en) Liquid crystal drive
JPH0614280A (en) Picture display device
JP2748201B2 (en) LCD panel drive circuit
JPH0817494B2 (en) Driving circuit for matrix liquid crystal display