JPH05199083A - クロック最小幅保証装置および方法 - Google Patents
クロック最小幅保証装置および方法Info
- Publication number
- JPH05199083A JPH05199083A JP24637291A JP24637291A JPH05199083A JP H05199083 A JPH05199083 A JP H05199083A JP 24637291 A JP24637291 A JP 24637291A JP 24637291 A JP24637291 A JP 24637291A JP H05199083 A JPH05199083 A JP H05199083A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- threshold level
- voltage
- voltage threshold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】
【目的】 クロック発生源が他のパッケージにあり、そ
のクロックを受信して動作するシステムにおいて、受信
側でクロックのＤＵＴＹ変動が生じた場合でもクロック
の最小幅を保証する。 【構成】 微分回路２により入力クロックの直流成分を
カットし、定電圧回路３、整流回路４により振幅値を決
定する。積分回路５において、電圧スレッショルドレベ
ルＶC に達する時間Ｔがクロックの最小幅を保証する時
間になるように時定数を定める。クロック受信部１の出
力と積分回路５の出力の両方の電圧値が電圧比較回路６
において設定した電圧スレッショルドレベルＶC より高
い場合にクロックを出力する。
のクロックを受信して動作するシステムにおいて、受信
側でクロックのＤＵＴＹ変動が生じた場合でもクロック
の最小幅を保証する。 【構成】 微分回路２により入力クロックの直流成分を
カットし、定電圧回路３、整流回路４により振幅値を決
定する。積分回路５において、電圧スレッショルドレベ
ルＶC に達する時間Ｔがクロックの最小幅を保証する時
間になるように時定数を定める。クロック受信部１の出
力と積分回路５の出力の両方の電圧値が電圧比較回路６
において設定した電圧スレッショルドレベルＶC より高
い場合にクロックを出力する。
Description
【０００１】
【産業上の利用分野】本発明は、クロック発生源が他の
パッケージにあり、そのクロックを受信して動作するシ
ステムにおいて、クロックのＤＵＴＹ変動が生じた場合
に、受信側でクロックの最小幅を保証するクロック最小
幅保証装置および方法に関する。
パッケージにあり、そのクロックを受信して動作するシ
ステムにおいて、クロックのＤＵＴＹ変動が生じた場合
に、受信側でクロックの最小幅を保証するクロック最小
幅保証装置および方法に関する。
【０００２】
【従来の技術】従来、クロック発生源が他のパッケージ
にあり、そのクロックを受信して動作するシステムにお
いては、クロックのＤＵＴＹはクロック発生源の特性で
決まっており、特に受信側でクロックの最小幅を保証す
るようなものはない。
にあり、そのクロックを受信して動作するシステムにお
いては、クロックのＤＵＴＹはクロック発生源の特性で
決まっており、特に受信側でクロックの最小幅を保証す
るようなものはない。
【０００３】
【発明が解決しようとする課題】この従来のクロックの
最小幅が保証されていない受信側の回路では、クロック
発生源の障害によりクロックＤＵＴＹが変動した場合、
データ誤りやメモリの内容が書き替わってしまうという
問題点がある。
最小幅が保証されていない受信側の回路では、クロック
発生源の障害によりクロックＤＵＴＹが変動した場合、
データ誤りやメモリの内容が書き替わってしまうという
問題点がある。
【０００４】本発明の目的は、クロックのＤＵＴＹ変動
が生じた場合でも受信側でクロックの最小幅を保証する
クロック最小幅保証装置および方法を提供することにあ
る。
が生じた場合でも受信側でクロックの最小幅を保証する
クロック最小幅保証装置および方法を提供することにあ
る。
【０００５】
【課題を解決するための手段】本発明は、クロックを受
信するクロック受信部と、クロックを微分して直流成分
をカットする微分回路と、微分回路出力の振幅値を電圧
スレッショルドレベルＶC の２倍程度に設定する定電圧
回路と、振幅値が電圧スレッショルドレベルＶC の２倍
程度に設定された微分回路出力を整流する整流回路と、
電圧スレッショルドレベルＶC に達する時間Ｔがクロッ
クの最小幅を保証する時間になるように時定数が設定さ
れた積分回路と、電圧スレッショルドレベルＶC を設定
し、クロック受信部出力と積分回路出力の両方の電圧値
を、電圧スレッショルドレベルＶC と比較し、両方の電
圧値が電圧スレッショルドレベルＶC より高い場合にパ
ルスを立ち上げる電圧比較回路とを備えることを特徴と
している。
信するクロック受信部と、クロックを微分して直流成分
をカットする微分回路と、微分回路出力の振幅値を電圧
スレッショルドレベルＶC の２倍程度に設定する定電圧
回路と、振幅値が電圧スレッショルドレベルＶC の２倍
程度に設定された微分回路出力を整流する整流回路と、
電圧スレッショルドレベルＶC に達する時間Ｔがクロッ
クの最小幅を保証する時間になるように時定数が設定さ
れた積分回路と、電圧スレッショルドレベルＶC を設定
し、クロック受信部出力と積分回路出力の両方の電圧値
を、電圧スレッショルドレベルＶC と比較し、両方の電
圧値が電圧スレッショルドレベルＶC より高い場合にパ
ルスを立ち上げる電圧比較回路とを備えることを特徴と
している。
【０００６】また、本発明は、入力されたクロックを微
分して直流成分をカットし、微分された信号の振幅値を
電圧スレッショルドレベルＶC の２倍程度に設定した後
に整流し、整流された信号を、電圧スレッショルドレベ
ルＶC に達する時間Ｔがクロックの最小幅を保証する時
間になるように時定数を設定して積分し、入力されたク
ロックと積分された信号の両方の電圧値が、設定された
電圧スレッショルドレベルＶC より高い倍にパルスを立
ち上げることを特徴としている。
分して直流成分をカットし、微分された信号の振幅値を
電圧スレッショルドレベルＶC の２倍程度に設定した後
に整流し、整流された信号を、電圧スレッショルドレベ
ルＶC に達する時間Ｔがクロックの最小幅を保証する時
間になるように時定数を設定して積分し、入力されたク
ロックと積分された信号の両方の電圧値が、設定された
電圧スレッショルドレベルＶC より高い倍にパルスを立
ち上げることを特徴としている。
【０００７】
【実施例】次に、本発明の実施例について、図面を参照
して説明する。
して説明する。
【０００８】図１は、本発明のクロック最小幅保証装置
の一実施例の構成図である。図１のクロック最小幅保証
装置は、クロック受信部１、微分回路２、定電圧回路
３、整流回路４、積分回路５および電圧比較回路６から
構成されている。
の一実施例の構成図である。図１のクロック最小幅保証
装置は、クロック受信部１、微分回路２、定電圧回路
３、整流回路４、積分回路５および電圧比較回路６から
構成されている。
【０００９】クロック受信部１の出力は微分回路２に接
続され、微分回路２および定電圧回路３の出力は整流回
路４に接続され、整流回路４の出力は積分回路５に接続
され、積分回路５およびクロック受信部１の出力は電圧
比較回路６に接続されている。
続され、微分回路２および定電圧回路３の出力は整流回
路４に接続され、整流回路４の出力は積分回路５に接続
され、積分回路５およびクロック受信部１の出力は電圧
比較回路６に接続されている。
【００１０】次に、本実施例の動作を説明する。
【００１１】図２は、本実施例の各部の波形を示す図で
ある。図２（ａ）に示す入力クロックは、クロック受信
部を経て微分回路２に入り、ここでクロックの直流成分
がカットされる。この出力の振幅値は、定電圧回路３、
整流回路４によって決められ、振幅値は定電圧回路によ
り電圧比較回路６で比較する電圧値の２倍程度に設定す
る。図２（ｂ）はこの状態の波形を示している。
ある。図２（ａ）に示す入力クロックは、クロック受信
部を経て微分回路２に入り、ここでクロックの直流成分
がカットされる。この出力の振幅値は、定電圧回路３、
整流回路４によって決められ、振幅値は定電圧回路によ
り電圧比較回路６で比較する電圧値の２倍程度に設定す
る。図２（ｂ）はこの状態の波形を示している。
【００１２】次に、図２（ｃ）に示すように、積分回路
５において、電圧比較回路６で比較する電圧スレッショ
ルドレベルＶC に達する時間Ｔがクロックの最小幅を保
証する時間になるように積分回路の時定数を設定する。
電圧比較回路６では、クロック受信部出力と積分回路出
力の両方の電圧値が電圧比較回路に設定した電圧スレッ
ショルドレベルＶC より高いか、低いかを判定し、両方
の電圧値が電圧スレッショルドレベルＶC より高い場合
に、図２（ｄ）に示すようにパルスを立ち上げる。
５において、電圧比較回路６で比較する電圧スレッショ
ルドレベルＶC に達する時間Ｔがクロックの最小幅を保
証する時間になるように積分回路の時定数を設定する。
電圧比較回路６では、クロック受信部出力と積分回路出
力の両方の電圧値が電圧比較回路に設定した電圧スレッ
ショルドレベルＶC より高いか、低いかを判定し、両方
の電圧値が電圧スレッショルドレベルＶC より高い場合
に、図２（ｄ）に示すようにパルスを立ち上げる。
【００１３】このように、本実施例は、積分回路の時定
数Ｔを、保証したいクロック最小幅時間に設定すれば任
意の最小幅時間を保証することができる。
数Ｔを、保証したいクロック最小幅時間に設定すれば任
意の最小幅時間を保証することができる。
【００１４】
【発明の効果】以上説明したように、本発明のクロック
最小幅保証装置および方法は、クロックのＤＵＴＹ変動
やノイズによって短い幅のクロックが入力されても、実
際使用するクロックの最小幅を受信側において任意に設
定することができ、任意の最小幅時間を保証することが
できるという効果を有する。
最小幅保証装置および方法は、クロックのＤＵＴＹ変動
やノイズによって短い幅のクロックが入力されても、実
際使用するクロックの最小幅を受信側において任意に設
定することができ、任意の最小幅時間を保証することが
できるという効果を有する。
【図１】本発明のクロック最小幅保証装置の一実施例を
示すブロック図である。
示すブロック図である。
【図２】本実施例の各部の波形図である。
１ クロック受信部 ２ 微分回路 ３ 定電圧回路 ４ 整流回路 ５ 積分回路 ６ 電圧比較回路
Claims (2)
- 【請求項１】クロックを受信するクロック受信部と、 クロックを微分して直流成分をカットする微分回路と、 微分回路出力の振幅値を電圧スレッショルドレベルＶC
の２倍程度に設定する定電圧回路と、 振幅値が電圧スレッショルドレベルＶC の２倍程度に設
定された微分回路出力を整流する整流回路と、 電圧スレッショルドレベルＶC に達する時間Ｔがクロッ
クの最小幅を保証する時間になるように時定数が設定さ
れた積分回路と、 電圧スレッショルドレベルＶC を設定し、クロック受信
部出力と積分回路出力の両方の電圧値を、電圧スレッシ
ョルドレベルＶC と比較し、両方の電圧値が電圧スレッ
ショルドレベルＶC より高い場合にパルスを立ち上げる
電圧比較回路とを備えることを特徴とするクロック最小
幅保証装置。 - 【請求項２】入力されたクロックを微分して直流成分を
カットし、 微分された信号の振幅値を電圧スレッショルドレベルＶ
C の２倍程度に設定した後に整流し、 整流された信号を、電圧スレッショルドレベルＶC に達
する時間Ｔがクロックの最小幅を保証する時間になるよ
うに時定数を設定して積分し、 入力されたクロックと積分された信号の両方の電圧値
が、設定された電圧スレッショルドレベルＶC より高い
場合にパルスを立ち上げることを特徴とするクロック最
小幅保証方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24637291A JPH05199083A (ja) | 1991-09-26 | 1991-09-26 | クロック最小幅保証装置および方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24637291A JPH05199083A (ja) | 1991-09-26 | 1991-09-26 | クロック最小幅保証装置および方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05199083A true JPH05199083A (ja) | 1993-08-06 |
Family
ID=17147567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24637291A Pending JPH05199083A (ja) | 1991-09-26 | 1991-09-26 | クロック最小幅保証装置および方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05199083A (ja) |
-
1991
- 1991-09-26 JP JP24637291A patent/JPH05199083A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7113547B2 (en) | Data communication system, controller device and data communication method | |
| JPH06167517A (ja) | コンパレータ回路 | |
| EP0003762B1 (en) | Fire detector with a monitor circuit | |
| US5099180A (en) | Ultrasonic motor driving circuit | |
| JPH05199083A (ja) | クロック最小幅保証装置および方法 | |
| US7092435B2 (en) | Line quality monitoring apparatus and method | |
| US4430618A (en) | Input buffer circuit | |
| JPS6255580A (ja) | 受信レベル変動補償ステツプトラツク追尾方式 | |
| JPH0213860B2 (ja) | ||
| JPH0237097Y2 (ja) | ||
| JPS61254075A (ja) | 電源回路 | |
| JP3881450B2 (ja) | タイミング検出回路及び振幅検出回路 | |
| KR100215472B1 (ko) | 능동형 위상동기루프회로 | |
| TW201700981A (zh) | 波形下降點偵測電路 | |
| JP2004147179A (ja) | ２線式通信用回路 | |
| JPH03143012A (ja) | ２値化回路、中間レベル検出回路及びピーク包絡線検出回路 | |
| JPS6345053Y2 (ja) | ||
| JPS59139869A (ja) | 転流検出方法と装置 | |
| EP0833240A3 (en) | Loop control detection circuit | |
| JPH04249774A (ja) | 信号検出回路 | |
| JPH0353582B2 (ja) | ||
| JPS62163413A (ja) | 高周波変換回路 | |
| JPS6346878A (ja) | 垂直同期検出回路 | |
| JPS62130017A (ja) | 音響装置 | |
| JPH06236494A (ja) | セキュリティシステム用自動感度設定回路 |