JPH05198736A - 電子部品および電子部品の製造方法 - Google Patents

電子部品および電子部品の製造方法

Info

Publication number
JPH05198736A
JPH05198736A JP24906692A JP24906692A JPH05198736A JP H05198736 A JPH05198736 A JP H05198736A JP 24906692 A JP24906692 A JP 24906692A JP 24906692 A JP24906692 A JP 24906692A JP H05198736 A JPH05198736 A JP H05198736A
Authority
JP
Japan
Prior art keywords
electronic component
substrate
lead frame
chip
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24906692A
Other languages
English (en)
Other versions
JPH07105470B2 (ja
Inventor
Masahide Koyama
賢秀 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP24906692A priority Critical patent/JPH07105470B2/ja
Publication of JPH05198736A publication Critical patent/JPH05198736A/ja
Priority to US08/175,666 priority patent/US5406699A/en
Publication of JPH07105470B2 publication Critical patent/JPH07105470B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 集積度が高く、また製品検査を行いやすい電
子部品及びその製造方法を提供する。 【構成】 基板1と、この基板1から外方へ延出するリ
ード10aと、この基板1とリード10aの接合部に形
成されてリード10aと基板1を結合するモールド体3
と、この基板1に搭載された複数個のチップPと、この
チップPを保護する保護手段5とから電子部品Aを構成
する。 【効果】 1個の電子部品Aに複数個のチップ2をパッ
ケージして、集積度の高い電子部品Aを得ることができ
る。また電子部品Aをリードフレーム10から完全に分
離する前に、リードフレーム10をキャリヤとして電子
部品Aを検査ラインを搬送しながら、プローブ45をリ
ード10aに接触させて電子部品Aの製品検査が行え
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は電子部品および電子部品
の製造方法に係り、詳しくは、1個の電子部品に複数個
のチップをパッケージする型式の電子部品およびその電
子部品の製造方法に関するものである。
【0002】
【従来の技術】従来の電子部品として、例えばQFPや
SOPのように、モールド体の周囲から外方へリードが
延出したものがある。このような電子部品の一般的な製
造方法は、ダイボンダによりリードフレームにチップを
ボンディングする工程と、ワイヤボンダを用いてチップ
とリードフレームとをワイヤにより接続する工程と、チ
ップの保護のためにモールドプレス装置によりチップを
保護するモールド体を形成する工程と、リードフレーム
を打ち抜いてリードのフォーミングを行う工程とから成
っている。
【0003】
【発明が解決しようとする課題】ところで、近年電子部
品は益々高集積化が要請されているが、上記従来の製造
方法では、1個の電子部品には1個のチップしかパッケ
ージできないため、高集積化には限界があった。
【0004】また電子部品が完成した後、電子部品の製
品検査が行われるが、この製品検査は、電子部品をコン
ベアにより検査ラインを搬走しながら、モールド体から
延出するリードに検査装置のプローブを接触させ、電子
部品の内部に流れる電流を計測することにより行われ
る。ところが電子部品のリードはむき出しになってお
り、しかもリードは極細極薄であって強度が小さいた
め、コンベアにより検査ラインを搬送しにくく、またリ
ードが変形しやすいため、製品検査の際には電子部品を
きわめて慎重に取り扱わねばならず、このため製品検査
に多大な手間と時間を要するという問題点があった。
【0005】そこで本発明は、高集積度の高い信頼性を
有する電子部品を提供することを第1の目的とする。ま
たコンベアにより電子部品を搬送しながら、容易に電子
部品の製品検査を行える電子部品の製造方法を提供する
ことを第2の目的とする。
【0006】
【課題を解決するための手段】このために本発明は、回
路パターンが設けられた基板と、回路パターンの外端部
に半田接合されてこの基板から外方へ延出するリード
と、この基板とリードの接合部を覆うように設けられた
モールド体と、この基板に搭載されて前記回路パターン
の内端部に接続された複数個のチップと、このチップを
保護する保護手段とから電子部品を構成した。
【0007】
【作用】上記構成によれば、1個の電子部品に複数個の
チップをパッケージし、また電子部品をリードフレーム
から分離する前に、リードに検査装置のプローブを接触
させて電子部品の製品検査をする。この場合、リードフ
レームを電子部品の搬送用キャリアとし、このリードフ
レームをコンベアにより検査ラインを搬送しながら、製
品検査を行える。
【0008】
【実施例】以下に、図面を参照しながら本発明の実施例
を説明する。
【0009】図1は本発明の第一実施例に係る電子部品
Aの斜視図、図2は断面図である。この電子部品Aは、
基板1と、この基板1に搭載された2個のチップ2と、
基板1に接続されたリード10aと、基板1とリード1
0aを結合するモールド体3を有している。図2に示す
ように、チップ2の電極2aと基板1の回路パターン7
はワイヤ4で接続されている。またモールド体3は枠型
であり、その内部には、チップ2やワイヤ4を保護する
ための合成樹脂ペースト5が充填されている。この電子
部品Aは主基板6に搭載される。図2において図面上左
下に拡大して示すように、ワイヤ4の下端部は基板1の
周縁部に形成された回路パターン7の内端部7aに接続
されている。またこの回路パターン7の外端部7bとリ
ード10aの基端部は半田8により接続されている。ま
た図2において図面上右下に拡大して示すように、リー
ド10aの下端部は主基板6の回路パターン11の電極
11aに半田9により接続されている。
【0010】図3は電子部品Aを構成する部品の分解斜
視図である。チップ2はウェハから切り出されたもので
あり、その上面には電極2aが形成されている。基板1
はガラスエポキシ樹脂やセラミックスから成り、その上
面には回路パターン7が形成されている。部分拡大して
示すように、回路パターン7の外端部7bは巾広となっ
ており、この外端部7bにリード10aの基端部が半田
付けされる。また内端部7aで取り囲まれたアイランド
11A、11Bにチップ2が搭載される。
【0011】リードフレーム10の中央部は4角形の開
口部10bになっており、この開口部10bの周囲には
リード10aが多数本形成されている。リード10aは
第1のタイバー10cと第2のタイバー10dにより結
合されている。また開口部10bの角部には、支持バー
10eが対角線上に延出している。後述するように、こ
の支持バー10eはモールド体3を支持する。またリー
ドフレーム10の側端部には位置決め用のピン孔10f
が形成されている。
【0012】次にこの電子部品Aの製造方法を説明す
る。図4は製造工程のフローチャートであって、製造工
程はステップ1〜ステップ15から成っている。また図
5、図6、図7は一連の製造工程を示している。まず、
図5(a)に示すように、スクリーン印刷機により、基
板1の回路パターン7の外端部7bにクリーム半田8A
を塗布する(ステップ1)。すなわち、図示するように
基板1の上面にマスクホルダー24に保持されたスクリ
ーンマスク21を重ね、スクリーンマスク21の上面を
スキージ22を矢印方向に摺動させることにより、スク
リーンマスク21に開口されたパターン孔23を通して
外端部7bにクリーム半田8Aを塗布する。
【0013】次に図5(b)に示すように、クリーム半
田8Aが塗布された基板1上にリードフレーム10を搭
載する(ステップ2)。すなわち、移送ヘッド31のノ
ズル32にリードフレーム10を真空吸着し、リードフ
レーム10を基板1に搭載する。この場合、リードフレ
ーム10のリード10aをクリーム半田8Aに着地させ
る。次にクリーム半田8Aを加熱して溶融させた後、溶
融したクリーム半田8Aを冷却して固化させることによ
り、リード10aは外端部7bに半田付けされる(ステ
ップ3)。図5(c)において、符号8はクリーム半田
8Aが溶融して、再度固化した半田を示している(図2
参照)。
【0014】次に、図5(d)に示すように、リード1
0aと基板1の接合部にモールド体3を形成する(ステ
ップ4)。このモールド体3は、リード10aと基板1
を強固に結合するために形成されるものである。図8
は、ステップ4でモールド体3が形成されたリードフレ
ーム10を示している。このモールド体3の形成方法
は、後で図11〜図13を参照しながら詳しく説明す
る。
【0015】次に、図3において、破線a、bに示す線
に沿って、タイバー10cを切断する(ステップ5)。
図6(a)は切断装置により切断中の断面図である。リ
ードフレーム10は下型33のダイ34上に載置されて
いる。上型35を下降させることにより、上型35の下
面に設けられたパンチ36の刃部36aにより、破線
a、bに沿ってタイバー10cを切断する。この後、同
様の切断装置によりリード10aは破線Cに沿って切断
され、タイバー10dは除去される(ステップ6)。
【0016】次に、図6(b)に示すように、基板1の
アイランド11A、11Bにボンド37を塗布する(ス
テップ7)。このボンド塗布は、デイスペンサ38のノ
ズル39からボンド37を吐出することにより行われ
る。
【0017】次に図6(c)に示すように、ボンド37
上にチップ2を搭載する(ステップ8)。チップ2は移
送ヘッド41のノズル42に真空吸着されており、ノズ
ル42を下降させてチップ2をボンド37に着地させ、
次に真空吸着状態を解除してノズル42を上昇させるこ
とにより、チップ2はボンド37上に搭載される。
【0018】次に、図7(a)に示すように、ワイヤボ
ンダによりチップの電極2aと基板1の回路パターン7
の内端部7aをワイヤ4で接続する(ステップ9)。す
なわち、ホーン43の先端部に保持されたキャピラリツ
ール44にワイヤ4を挿通し、キャピラリツール44を
X方向やY方向に移動させながら、ワイヤ4をチップ2
の電極2aと回路パターン7の内端部7aにボンディン
グする。図9は、ステップ9においてワイヤ4の接続が
終了したリードフレーム10の斜視図である。
【0019】次に、図7(b)及び図9に示すように検
査装置のプローブ45をリード10aに接触させ、電子
部品Aの製品検査を行う(ステップ10)。図9に示す
ように、この段階で、リード10aはタイバー10c、
10dから分離されているので、プローブ45を接触さ
せて実際に電流を流し、電子部品Aの製品検査を行うこ
とができる。
【0020】図10は、ステップ10における検査装置
の斜視図である。プローブ45はボックス46の下面か
ら突出している。ボックス46にはケーブル47が接続
されており、このケーブル47の内部に、プローブ45
に接続されたコード48が収納されている。ボックス4
6の背面にはスライダ101が装着されている。このス
ライダ101はZテーブル103の前面に設けられた垂
直なガイドレール102に嵌合しており、ボックス46
はガイドレール102に沿って上下動する。またZテー
ブル103はXYテーブル104に保持されており、X
Yテーブル104が駆動すると、ボックス46はXY方
向に移動する。またリードフレーム10はコンベア49
により検査ラインを搬送される。リードフレーム10を
ボックス46の下方で停止させ、そこでZテーブル10
3を駆動してボックス46を下降させ、プローブ45を
リード10aに接触させて電流を流すことにより、電子
部品の製品検査を行う。
【0021】この段階で電子部品Aはリードフレーム1
0と一体であるので、リードフレーム10を搬送用のキ
ャリアとしてリードフレーム10をコンベア49により
搬送しながら製品検査を行うことができる。しかもこの
段階で、リード10aはリードフレーム10やモールド
体3にガード(防護)されているので、製品検査のため
の取り扱い中や搬送中に、リード10aに器物が当るな
どしてリード10aが屈曲変形するのを防止できる。
【0022】ステップ11において、電子部品Aが良品
と判定されたならば、ステップ12へ移る。また電子部
品Aが不良と判定されたならば、チップ2を不良チップ
として基板1から取り除き、新たなチップ2を基板1に
搭載する(ステップ15)。すなわち本方法によれば、
電子部品Aが完全に完成する前に不良品を発見し、チッ
プ2を搭載し直すことができるので、歩留りの向上を図
れる。なお不良の原因としては、ワイヤ4の接続不良、
チップ2のアイランド11A、11Bからの位置ずれ、
別品種のチップを基板1に誤って搭載した場合などがあ
る。
【0023】次に、図7(c)に示すように、ディスペ
ンサ511のノズル521からモールド体3の内部に合
成樹脂ペースト5を吐出してチップ2やワイヤ4を封止
する(ステップ12)。このペースト5は、チップ2や
ワイヤ4を保護する。
【0024】次に、図7(d)に示すように、リード1
0aの屈曲フォーミングを行う(ステップ13)。すな
わち、下型54のダイ55上にリード10aを載置し、
上型56を下降させて、パンチ57とダイ55によりリ
ード10aをL字型に屈曲させる。次に図7(e)に示
すように、支持バー10eを破線d(図3参照)から切
断することにより、リードフレーム10をモールド体3
から分離する(ステップ14)。リードフレーム10は
ダイ105上に載置されており、上型106のパンチ1
07が下降することにより切断される。以上のように図
5(a)〜図7(e)に示す工程から、図1および図2
に示す電子部品Aが完成する。
【0025】次に、上記図5(d)の工程において、モ
ールド体3を形成するためのモールドプレス装置を図1
1〜図13を参照しながら説明する。
【0026】図11はモールドプレス装置50の斜視図
である。ベースプレート51の4隅には、垂直なガイド
ロッド54が立設されている。このガイドロッド54の
上部には、昇降プラテン52、トッププレート53が設
けられている。ベースプレート51の上面には下型55
が装着されており、またプラテン52の下面には上型5
6が装着されている。この下型55上には、前記リード
フレーム10がセットされる。トッププレート53上に
はACサーボモータ57が配置されている。このACサ
ーボモータ57の回転は減速用ウォーム58を介して、
ウォームホイール59に伝達される。
【0027】昇降プラテン52とトッププレート53の
センターには垂直なボールねじ61が設けられている。
ウォームホイール59の内部には、ボールねじ61に螺
合するナット60が一体的に結合されている。モータ5
7が駆動すると、ウォーム58、ウォームホイール5
9、ナット60は回転し、ボールねじ61は上下動す
る。昇降プラテン52はボールねじ61に結合されてお
り、ボールねじ61が上下動すると、昇降プラテン52
と上型56はボールねじ61と一体的に上下動する。
ボールねじ61の上端部やウォームホイール59はカバ
ーケース62でカバーされている。またベースプレート
51の下方には、タブレット67を押上げるためのプラ
ンジャ(後述)75を上下動させるためのACサーボモ
ータ63が設けられている。
【0028】図12は下型55と上型56の断面図であ
って、モールド体3の原料樹脂である円柱状のタブレッ
ト67は、下型55の上部に配設された円筒状ケーシン
グ68に収納されている。なおタブレット67を加熱し
て溶融させるためのヒータ等は、図が繁雑になるので省
略している。
【0029】下型55と上型56には、キャビティ69
が形成されている。下型55のキャビティ69は溝状の
ゲート70を介してケーシング68と連通している。リ
ードフレーム10を下型55上にセットし、上型56を
下降させて、下型55と上型56とによりリードフレー
ム10を挟持した状態で、加熱溶融されたタブレット6
7をキャビティ69に圧入することにより、リードフレ
ーム10と基板1の接合部に対応する位置に枠型の上記
モールド体3が成形される。
【0030】図12において、下型55の内部にはブロ
ック90が昇降自在に設けられている。ブロック90の
下面には筒孔91が形成されている。筒孔91内に収納
されたばね材92のばね力によりブロック90を弾持し
ている。ブロック90はフランジ部90aを有してい
る。ブロック90のセンターに穿孔された貫通孔93お
よびベースプレート51のセンターに穿孔された貫通孔
51aにエジェクタピン71が挿通されている。モール
ド作業の終了後、シリンダ94を駆動してロッド95を
上方へ突出させると、エジェクタピン71が上昇し、こ
のエジェクタピン71により基板1を突き上げて、リー
ドフレーム10を下型55から取り外す。
【0031】図12において、ブロック90の上面に形
成された突部90bと、上型56の下面に形成された突
部56aは、上型56と下型55が接合した状態で、基
板1を挟持する。この場合、ブロック90は伸縮自在な
ばね材92に支持されているので、基板1に厚さのばら
つきがあっても、このばらつきはばね材92が伸縮する
ことにより吸収され、両突部90b,56aは基板1を
しっかり挾持し、キャビティ69の気密性を維持する。
【0032】図12において、タブレット67はプラン
ジャ75に支持されている。このプランジャ75はロッ
ド76の上端部に取り付けられている。このロッド76
はカプリング80を介してボールねじ81に支持されて
いる。ボールねじ81にはナット82が螺合している。
このナット82と、前記モータ63に駆動されて回転す
るプーリ83にはベルト84が調帯されている。したが
ってモータ63が正回転すると、ナット82は回転して
ボールねじ81は上昇する。するとプランジャ75も上
昇して、タブレット67を徐々に押し上げる。またモー
タ63が逆回転すると、プランジャ75は下降する。
【0033】次に、このモールドプレス装置50の動作
の説明をする。図12に示すように、リードフレーム1
0を下型55上に載置し、次いでモータ57を駆動して
上型56を下降させて上型56を下型55に接合させ
る。このように上型56を下型55に接合させると、ブ
ロック90の突部90bと上型56の突部56aは基板
1に当接するが、上述したように本手段では、ブロック
90はばね材92に弾支されているので、基板1の厚さ
のばらつきを吸収してこのばね材92によりキャビティ
69をしっかり密閉できる。
【0034】次に、モータ63を駆動してプランジャ7
5を上昇させ、加熱溶融されたタブレット67をキャビ
ティ69に徐々に圧入する。キャビティ69が加熱溶融
されたタブレット67で充填されたならば、モータ63
のトルクを落して送り圧を低減し、引き続き保圧とキュ
アを行い、キャビティ69内の樹脂を硬化させる。そし
てキュアが終了したならば、再びモータ57を駆動して
上型56を上昇させる。すると、上型56による押圧状
態が解除されたことにより、図13においてばね材92
が若干上方へ伸びてブロック90の突部90bは基板1
をわずかに押し上げ、その結果、モールド体3は実線位
置から鎖線位置へ若干浮き上って、その外側面aと下面
bはキャビティ69から剥離される。この状態で、モー
ルド体3の内側面cはキャビティ69の内壁面になおも
付着している。
【0035】次いで、同図鎖線に示すようにシリンダ9
4を駆動してエジェクタピン71を上昇させると、この
エジェクタピン71により基板1の下面が押し上げられ
て、モールド体3の内壁面cもキャビティ69から剥離
され、モールド体3はキャビティ69から完全に剥離さ
れる。このような二段モーションによりモールド体3を
キャビティ69から剥離すれば、エジェクタピン71の
みによる単独の押し上げの場合よりも、リードフレーム
10の下型55からの型離れを確実に行える。以上説明
したように、このモールドプレス装置50によれば、リ
ードフレーム10と基板1の接合部を結合するモールド
体3を簡単に形成できる。
【0036】ところで、一般に、半田は鉛37%、錫6
3%の重量比で配合した合金であり、半田の溶融温度は
180℃〜200℃程度である。またモールドプレス装
置により加熱させて溶融したタブレット67の温度は1
80℃〜190℃である。したがって図12、図13を
参照しながら説明したように、リード10aを半田8で
基板1の回路パターン7に半田付けした後、モールドプ
レス装置によりモールド体3を成形する際に、半田8が
溶融したタブレット67に加熱されて溶融し、その結
合、リード10aが回路パターン7の外端部7bから剥
離するおそれがある。したがってリード10aと基板1
の回路パターン7を結合する半田としては、融点の高い
ものが使用されなければならない。このように融点の高
い半田としては、錫と銀の合金が知られている。例え
ば、錫と銀を96.5%と3.5%の重量比で配合した
半田の融点は約221℃である。したがって、上記半田
8としては、このような高融点半田を使用すれば、モー
ルド体3を形成する際に、半田8が溶融して、リード1
0aが回路パターン7から剥離することはない。
【0037】図14は本発明の第2実施例の電子部品B
の断面図である。このものは、チップ2は基板1の下面
に搭載されている点において、第1実施例の電子部品A
と相違している。基板1の表面は平滑であり、したがっ
て基板1の表面を露呈させておけば、チップマウンタの
ヘッドのノズルにこの基板1を真空吸着して電子部品B
を主基板6(図2参照)に搭載しやすい利点がある。
【0038】図15は本発明の第3実施例の電子部品C
の断面図である。このチップ2Aはフリップチップであ
って、その下面には突出電極であるバンプ2bが突設さ
れている。バンプ2bは基板1の回路パターン7の内端
部7aにボンデイングされる。したがってこのチップ2
Aにはワイヤ4は不要である。
【0039】図16は本発明の第4実施例の電子部品D
の断面図である。モールド体3にはカバー板19が装着
されている。このカバー板19がチップ2やワイヤ4を
保護するものであり、したがって上記ペースト5は不要
である。
【0040】
【発明の効果】以上説明したように本発明によれば、複
数のチップがパッケージされた集積度の高い電子部品を
得ることができる。また電子部品をリードフレームから
分離する前に、リードフレームを電子部品のキャリヤと
して検査ラインを搬送しながら、リードにプローブを接
触させて電子部品の製品検査を行うことができる。
【図面の簡単な説明】
【図1】本発明の一実施例に係る電子部品の斜視図
【図2】本発明の一実施例に係る電子部品の断面図
【図3】本発明の一実施例に係る電子部品の構成部品の
斜視図
【図4】本発明の一実施例に係る製造工程のフローチャ
ート
【図5】(a)本発明の一実施例に係る電子部品の製造
工程図 (b)本発明の一実施例に係る電子部品の製造工程図 (c)本発明の一実施例に係る電子部品の製造工程図 (d)本発明の一実施例に係る電子部品の製造工程図
【図6】(a)本発明の一実施例に係る電子部品の製造
工程図 (b)本発明の一実施例に係る電子部品の製造工程図 (c)本発明の一実施例に係る電子部品の製造工程図
【図7】(a)本発明の一実施例に係る電子部品の製造
工程図 (b)本発明の一実施例に係る電子部品の製造工程図 (c)本発明の一実施例に係る電子部品の製造工程図 (d)本発明の一実施例に係る電子部品の製造工程図 (e)本発明の一実施例に係る電子部品の製造工程図
【図8】本発明の一実施例に係る電子部品のリードフレ
ームの斜視図
【図9】本発明の一実施例に係る電子部品のリードフレ
ームの斜視図
【図10】本発明の一実施例に係る電子部品の製品検査
処理の説明図
【図11】本発明の一実施例に係る電子部品のモールド
プレス装置の斜視図
【図12】本発明の一実施例に係る電子部品のモールド
プレス装置の要部断面図
【図13】本発明の一実施例に係る電子部品のモールド
プレス装置の要部断面図
【図14】本発明の他の実施例に係る電子部品の断面図
【図15】本発明の他の実施例に係る電子部品の断面図
【図16】本発明の他の実施例に係る電子部品の断面図
【符号の説明】
A,B,C,D 電子部品 1 基板 2 チップ 2A フリップチップ 2b バンプ 3 モールド体 4 ワイヤ 5 ペースト(保護手段) 7 回路パターン 7a 内端部 7b 外端部 8 半田 10 リードフレーム 10a リード 19 プレート(保護手段) 45 プローブ

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】表面上に回路パターンが設けられた基板
    と、前記回路パターンの外端部に半田接合されて前記基
    板に対し外方へ延出する複数のリードと、前記基板とリ
    ードとの接合部を覆うように設けられたモールド体と、
    前記基板に搭載されて前記回路パターンの内端部に接続
    された複数個のチップと、前記チップを覆う保護手段と
    を有することを特徴とする電子部品。
  2. 【請求項2】前記チップと前記回路パターンの内端部が
    ワイヤにより接続されたことを特徴とする請求項1記載
    の電子部品。
  3. 【請求項3】前記チップがフリップチップであって、前
    記フリップチップの下面に設けられたバンプを前記回路
    パターンの内端部にボンディングして接続したことを特
    徴とする請求項1記載の電子部品。
  4. 【請求項4】前記保護手段が合成樹脂ペーストであっ
    て、前記モールド体の内部に塗布されて前記チップを保
    護することを特徴とする請求項1記載の電子部品。
  5. 【請求項5】前記保護手段が前記チップを覆うように前
    記モールド体に装着された板部材であることを特徴とす
    る請求項1記載の電子部品。
  6. 【請求項6】リードフレームに基板を接着する第1の工
    程と、 前記基板の周囲にモールド体を設けて前記リードフレー
    ムと基板を結合する第2の工程と、 前記基板を支持する支持部を残して前記リードフレーム
    のリードを切断する第3の工程と、 前記基板上に複数個のチップを搭載する第4の工程と、 搭載された前記チップを保護する保護手段を設ける第5
    の工程と、 前記リードフレームの支持部を切断して前記電子部品を
    前記リードフレームから分離する第6の工程と、 を有することを特徴とする電子部品の製造方法。
  7. 【請求項7】前記第4の工程と、前記第5の工程の間
    に、前記リードにプローブを接触させて前記電子部品の
    製品検査する検査工程を設けることを特徴とする請求項
    6記載の電子部品の製造方法。
JP24906692A 1991-09-19 1992-09-18 電子部品の製造方法 Expired - Fee Related JPH07105470B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP24906692A JPH07105470B2 (ja) 1991-09-19 1992-09-18 電子部品の製造方法
US08/175,666 US5406699A (en) 1992-09-18 1993-12-30 Method of manufacturing an electronics package

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP23921891 1991-09-19
JP3-296854 1991-11-13
JP3-239218 1991-11-13
JP29685491 1991-11-13
JP24906692A JPH07105470B2 (ja) 1991-09-19 1992-09-18 電子部品の製造方法

Publications (2)

Publication Number Publication Date
JPH05198736A true JPH05198736A (ja) 1993-08-06
JPH07105470B2 JPH07105470B2 (ja) 1995-11-13

Family

ID=27332670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24906692A Expired - Fee Related JPH07105470B2 (ja) 1991-09-19 1992-09-18 電子部品の製造方法

Country Status (1)

Country Link
JP (1) JPH07105470B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211901A (zh) * 2019-06-11 2019-09-06 凌顶世纪科技成都有限公司 一种新型全自动成型机

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01187846A (ja) * 1988-01-22 1989-07-27 Hitachi Ltd 半導体装置
JPH0388358A (ja) * 1989-08-31 1991-04-12 Mitsumi Electric Co Ltd 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01187846A (ja) * 1988-01-22 1989-07-27 Hitachi Ltd 半導体装置
JPH0388358A (ja) * 1989-08-31 1991-04-12 Mitsumi Electric Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211901A (zh) * 2019-06-11 2019-09-06 凌顶世纪科技成都有限公司 一种新型全自动成型机

Also Published As

Publication number Publication date
JPH07105470B2 (ja) 1995-11-13

Similar Documents

Publication Publication Date Title
US5406699A (en) Method of manufacturing an electronics package
US3724068A (en) Semiconductor chip packaging apparatus and method
JP4094515B2 (ja) 半導体装置の製造方法
US5118370A (en) LSI chip and method of producing same
US6737285B2 (en) Semiconductor device manufacturing method
JP2002050645A (ja) 半導体装置の製造方法
JP2008544554A (ja) 薄型可撓性基板を使用するフリップチップダイ組立体
KR100216840B1 (ko) 반도체 패키지용 인쇄회로기판 스트립
JP2002050591A (ja) 半導体装置の製造方法
JPH11163006A (ja) ペレットボンディング方法
TWI248672B (en) Method of manufacturing semiconductor integrated circuit device
JP3569386B2 (ja) 半導体集積回路装置の製造方法およびそれにより得られるモジュール基板ならびに電子機器
WO1998047175A1 (fr) Procede de fabrication de dispositif et composant semiconducteurs
US20050106786A1 (en) Method of manufacturing a semiconductor device
JPH05198736A (ja) 電子部品および電子部品の製造方法
JPH06310563A (ja) 半導体装置および半導体装置の製造方法
WO1998012568A1 (en) Process for producing semiconductor device and semiconductor device
JPH0964244A (ja) 半導体装置およびその製造方法
JP3087395B2 (ja) 電子部品の製造方法
JP2008153491A (ja) 半導体装置の製造方法
CN110739238A (zh) Cof封装方法
JPH0870082A (ja) 半導体集積回路装置およびその製造方法ならびにリードフレーム
JP2001351938A (ja) 半導体装置の製造方法および半導体製造装置
JP2669756B2 (ja) 表面実装部品及びその半製品
JPH09116251A (ja) 半導体ベアチップの取付方法および取付構造

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees