JPH05197800A

JPH05197800A - 画像処理装置

Info

Publication number: JPH05197800A
Application number: JP4008150A
Authority: JP
Inventors: Yasunori Hashimoto; 康訓橋本
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1992-01-21
Filing date: 1992-01-21
Publication date: 1993-08-06
Anticipated expiration: 2014-01-20
Also published as: JP2849260B2

Abstract

(57)【要約】【目的】画像データに変倍処理を施す際に必要とされ
るラインバッファの容量を減らす。【構成】スキャナ１６０１でシリアル方式で読み込ん
だ画像データを線形補間処理部１６０２で変倍処理し、
変倍処理済のデータを縦横変換処理部１６０３でラスタ
形式の画像データに変換する。シリアル方式による形式
の画像データはラスタ形式に比して１ドット列の長さが
短く、補間処理の際に必要とする１ライン分のバッファ
が小さくて済む。画像記憶部１６０５にはそのラスタ形
式のデータが格納される。その画像データを出力する際
には、まず、縦横変換処理部１６０４でラスタ形式から
シリアルプリンタ１６０６に適合した形式に変換する。
その後、線形補間処理部１６０２で変倍処理を施した
後、シリアルプリンタ１６０６で印刷出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画像情報の入出力ならび
に記憶を行う画像処理装置に関する。

【０００２】

【従来の技術】従来、シリアル方式でデータの入出力を
行い、ラスタ形式で格納する画像処理装置では、シリア
ル方式で読み取った形式の画像情報（以下、シリアル形
式と称する）をラスタ形式に変換した後、変倍処理を行
ってメモリに格納していた。また、読み出し時には、メ
モリに格納されているラスタ形式の画像情報を読み出し
て変倍処理を行った後、シリアル形式に変換し、そのデ
ータを印刷等の出力していた。

【０００３】

【発明が解決しようとする課題】しかしながら、従来例
ではラスタ形式の画像に対して変倍処理を行うため、変
倍処理のための画像データ用バッファがラスタ方式の主
走査１回にあたる画素分だけ必要であった。

【０００４】本発明は上記従来例に鑑みてなされたもの
で、変倍処理のために使用する画像データ用バッファと
して必要とされる記憶容量を低減させた画像処理装置を
提供することを目的とする。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に本発明の画像処理装置は次のような構成からなる。画
像データの入出力機能を備えた画像処理装置であって、
シリアル形式の画像データに対して変倍処理を施す変倍
手段と、画像データを格納しておく格納手段と、前記変
倍手段と前記格納手段との間にあって、ラスタ形式とシ
リアル形式との画像データの縦横変換を行う手段とを備
えることを特徴とする。

【０００６】

【作用】上記構成により、シリアル形式で読み込んだ画
像をそのままの形式で倍変処理し、倍変処理された画像
データを縦横変換する。

【０００７】

【実施例】図１６は本発明を最も良く表す図面であり、
１６０１はシリアル方式で画像を読みとるスキャナ、１
６０２は読み取った画像データについて線形補間法によ
り変倍処理を行う線形補間処理部、１６０３はシリアル
方式で読み取った画像をラスタ形式に変換する縦横変換
処理部、１６０４はラスタ形式の画像データをシリアル
方式で出力できる画像データに変換する縦横変換処理
部、１６０５はラスタ形式の画像データを記憶する画像
記憶装置、１６０６はシリアル方式で画像を記録するシ
リアルプリンタである。

【０００８】はじめにシリアル形式について説明する。
図１９はシリアル形式を説明するための図であり、１９
０１はスキャナの場合には読みとりヘッド、プリンタの
場合には記録ヘッド、１９０２はスキャナの場合ＣＣＤ
等の読みとり素子、プリンタの場合記録ノズル或いは記
録ヘッド、１９０３は１回目の走査領域、１９０４は２
回目の走査領域、１９０５は１頁分の用紙を表す。

【０００９】シリアル方式とは図１９に示した様に所定
の幅で複数回走査することにより１頁分の読みとり或い
は記録を行うものである。以下、この所定幅をシャトル
幅、シャトル幅の走査をシャトル走査と呼び、１回のシ
ャトル走査で走査される領域をバンドと呼ぶ。シリアル
形式とは、シリアル方式で画像を読み込んだ場合に、読
み取りヘッドの並び方向にヘッドの数だけ画素データを
直列に並べ、それをシャトル走査の方向に繰り返す形式
である。

【００１０】図１６において、本実施例の画像処理装置
では、読みとり側の縦横変換処理部１６０３では、スキ
ャナ１６０１で読み込まれて線形補間処理部１６０２で
変倍処理が施された画像データをシリアル形式からラス
タ形式へと変換し、そのラスタ形式のデータを画像記憶
部１６０５に格納する。記録時には、逆に画像記憶部１
６０５の画像データを縦横変換してシリアル形式にし、
そのデータに変倍処理を施してプリンタ１６０６から出
力する。

【００１１】まず、添付図面を参照して線形補間法によ
る変倍処理ついて詳細に説明する。＜線形補間の説明＞本実施例ではシリアル形式で説明す
るため、ラスタ形式に於る主走査方向はシャトル走査方
向であり、副走査方向はシャトル幅の方向となる。以
下、本実施例の説明においては、シャトル走査方向とバ
ンド幅方向という言葉で説明する。ただし、以下説明す
る線形補間処理においては、シリアル形式のデータにお
ける１バンド（１シャトル走査分のデータ）をラスタ形
式の１ページと同様に扱って処理を行うために、画像の
縦と横の扱いがラスタ形式とシリアル形式とで逆転す
る。なお、以下の説明で、ラインとは主走査方向の画素
の並び、すなわちシリアル方式におけるシャトル幅をな
す１列の画素のことである。

【００１２】図１は本発明の実施例に係る線形補間処理
部（以下、装置という）構成を示すブロック図である。
同図において、入力画像信号はラインバッファ１０１に
て１ライン遅延され、フリップフロップ１０２，１０３
にて１画素遅延される。また、発振器１３１では画像ク
ロックが生成され、ライン同期信号生成装置１３２でラ
イン同期信号が生成される。

【００１３】その他、本装置は、乗算器１０４〜１０
７，１１３、加算器１０８〜１１０、バンド幅方向の辺
の長さを演算する演算部１１１、シャトル走査方向の辺
の長さを演算する演算部１１２、固定値（ここでは１２
８）を出力するブロック１１４、減算器１１５〜１１
８、インバータ１１９，１２０，１２５，１２６、ＡＮ
Ｄゲート１２１，１２２，１２９，１３０、ＯＲゲート
１２３，１２４、ＮＡＮＤゲート１２７，１２８を有
し、後述する所定の演算を行う。

【００１４】図２は線形補間法における変換前の点と変
換後の点との関係を示す。図中、点Ｖ，点Ｗ，点Ｘ，点
Ｙは、変換前の点を表す。また、各点の明るさのレベル
を、それぞれｖ，ｗ，ｘ，ｙとする。

【００１５】変換後の点を点Ｐとし、点Ｐと変換前の点
との位置関係は、バンド幅方向（図の左右方向）に点Ｖ
からＬａ、点ＷからＬｂの位置にあり、シャトル走査方
向（図の上下方向）には、点ＶからＫａ、点ＸからＫｂ
の位置にあるとする。尚、本実施例では変換前の１辺の
長さを１２８として考えるので、Ｌａ＋Ｌｂ＝１２８、
Ｋａ＋Ｋｂ＝１２８となる。

【００１６】線形補間法に依れば、図２における点Ｐの
レベルｐは、 (v・Lb・Kb+w・La・Kb+x・Lb・Ka+y・La・Ka)/((La+Lb)・(Ka+Kb)) となる。

【００１７】図３は、本装置で扱う画像信号のタイミン
グチャートである。同図において、シャトル同期信号は
１バンドの画像信号が有効となる期間中、論理レベルと
してＨｉｇｈになるハイアクティブの信号であり、ライ
ン同期信号は１ライン分の画像信号が有効となる期間中
Ｈｉｇｈになるハイアクティブの信号である。また、画
像同期クロックは１画素単位に出力されるクロックで、
このクロック立ち上がりエッジに同期して画像信号が出
力される。尚、画像信号は１画素につき８ビットで構成
される多値データである。

【００１８】図１１は、本実施例に係る線形補間処理部
と画像供給源との関係を示すブロック図である。また、
図１２は画像供給源と線形補間処理部の信号タイミング
チャートである。

【００１９】図１１において、画像供給源１１０１から
出力される信号は、図３に示す画像信号と同じである
が、線形補間処理部１１０２は画像供給源に対してライ
ン要求信号と画像要求クロックを出力する。そして、図
１２に示すように線形補間処理部から画像供給源にライ
ン同期信号が入力されたときに、画像供給源は画像信号
を出力する。また、画像要求クロックが入力されたとき
に画像供給源は画像信号を更新する。つまり、ライン要
求信号と画像要求クロックを制御することにより、画像
の供給を止めることが可能となる。

【００２０】＜レベルの演算方法の説明＞本実施例に係
る装置におけるレベルの演算方法について説明する。

【００２１】画像信号の入力は、図３に示すようにライ
ン単位で行われ、図１に示すラインバッファ１０１で１
ライン遅延される。ここで、１ライン遅延された信号が
フリップフロップ１０２で１画素遅延された画像データ
をｖ、フリップフロップ１０２を通らない画像データを
ｗとする。また、ライン遅延が行われていない入力画像
信号で、フリップフロップ１０３で１画素遅延された画
像データをｘ、フリップフロップ１０３を通らない画素
データをｙとする。このようにして、線形補間法による
処理に必要な４点の参照点を同時に参照できるようにす
る。

【００２２】図１のバンド幅方向辺演算部１１１は上述
のＬａを演算して出力する機能と、バンド幅方向の縮小
を行う場合に画像同期クロックを間引くための信号、及
びバンド幅方向の拡大を行う場合に画像信号の供給源に
対して出力する画像要求クロックを間引くための信号で
あるバンド幅方向制御信号を出力する機能とを有する。
また、シャトル走査方向辺演算部１１２はＫａを演算し
て出力する機能と、シャトル走査方向の縮小を行う場合
にライン同期信号を間引くための信号、及びシャトル走
査方向の拡大を行う場合に画像信号の供給源に対して出
力する画像要求信号を間引くための信号であるシャトル
走査方向制御信号を出力する機能とを有する。

【００２３】上記Ｌａ，Ｋａともに最小値は０、最大値
は８０Ｈ（Ｈは１６進数を示す）である。また、本実施
例では、内部の演算ビット数はすべて８ビットにて処理
を行う。

【００２４】レベルの演算にあたり、バンド幅方向辺演
算部１１１から出力されるＬａと、シャトル走査方向辺
演算部１１２から出力されるＫａより、Ｌａ・Ｋａ／１
２８，Ｌａ・Ｋｂ／１２８，Ｌｂ・Ｋａ／１２８及びＬ
ｂ・Ｋｂ／１２８を求める必要がある。ここで、すべて
１２８で除算されているのは、辺の長さの最大値は８０
Ｈであるので、最大値どうしを乗算した場合４０００Ｈ
となり、下位１５ビット目から８ビット目が有効となる
ためである。

【００２５】乗算器１１３は、バンド幅方向辺演算部１
１１から出力されるＬａとシャトル走査方向辺演算部１
１２から出力されるＫａとを乗算し、下位１５ビット目
から８ビット目を出力する。この値がＬａ・Ｋａ／１２
８である。また、減算器１１６は、ＬａからＬａ・Ｋａ
／１２８を減算することによりＬａ・Ｋｂ／１２８を求
める。これは、Ｌａ＝Ｌａ・（Ｋａ＋Ｋｂ）／１２８で
あることによる。

【００２６】同様に、減算器１１７は、ＫａからＬａ・
Ｋａ／１２８を減算することにより、Ｌｂ・Ｋａ／１２
８を求め、減算器１１５により１２８からＬａを減算す
ることによってＬｂを求める。また、減算器１１８は、
減算器１１５の出力であるＬｂからＬｂ・Ｋａ／１２８
を減算することによってＬｂ・Ｋｂ／１２８を求める。

【００２７】乗算器１０４は、上述のｖとＬｂ・Ｋｂ／
１２８とを乗算し、下位１５ビット目から８ビット目を
出力する。この値がｖ・Ｌｂ・Ｋｂ／１６３８４であ
る。また、乗算器１０５は、ｗとＬａ・Ｋｂ／１２８と
を乗算し、下位１５ビット目から８ビット目を出力す
る。この値がｗ・Ｌａ・Ｋｂ／１６３８４である。さら
に、乗算器１０６は、ｘとＬｂ・Ｋａ／１２８とを乗算
し、下位１５ビット目から８ビット目を出力する。この
値がｘ・Ｌｂ・Ｋａ／１６３８４である。そして、乗算
器１０７は、ｙとＬａ・Ｋａ／１２８とを乗算し、下位
１５ビット目から８ビット目を出力する。この値がｙ・
Ｌａ・Ｋａ／１６３８４である。

【００２８】また、加算器１０８は、乗算器１０４の出
力と乗算器１０５の出力を加算し、下位９ビット目から
２ビット目を出力する。この値が（ｖ・Ｌｂ・Ｋｂ＋ｗ
・Ｌａ・Ｋｂ）／３２７６８である。加算器１０９は、
乗算器１０６の出力と乗算器１０７の出力を加算し、下
位９ビット目から２ビット目を出力する。この値が（ｘ
・Ｌｂ・Ｋａ＋ｙ・Ｌａ・Ｋａ）／３２７６８である。
さらに、加算器１１０は、加算器１０８の出力と加算器
１０９の出力を加算し、下位９ビット目から２ビット目
を出力する。この値が点Ｐのレベルｐ、即ち、（ｖ・Ｌ
ｂ・Ｋｂ＋ｗ・Ｌａ・Ｋｂ＋ｘ・Ｌｂ・Ｋａ＋ｙ・Ｌａ
・Ｋａ）／６５５３６である。

【００２９】＜同期信号の制御方法の説明＞次に、同期
信号の制御方法について、縮小，拡大そして等倍の場合
に分け、具体的な数値を用いて説明する。

【００３０】図４は、図１に示したバンド幅方向辺演算
部１１１の詳細構成を示すブロック図である。同図にお
いて、ｎ−１２８の値を持つブロック４０１、ｎの値を
持つブロック４０２がセレクタ４０３に入力され、セレ
クタ４０３は、そのＳ端子への縮小＊／拡大信号が論理
Ｌｏｗのときはブロック４０１の値を出力し、Ｈｉｇｈ
のときにはブロック４０２の値を出力する。また、ブロ
ック４０４は−１２８の値を持ち、ブロック４０５はｎ
−１２８の値を持つ。そして、セレクタ４０６はブロッ
ク４０４，４０５の値を入力し、Ｓ端子への縮小＊／拡
大信号がＬｏｗのときはブロック４０４の値を出力、Ｈ
ｉｇｈのときはブロック４０５の値を出力する。

【００３１】セレクタ４０９は、加算器４０７，４０８
からの値を入力し、加算器４０８のキャリーが０のとき
は加算器４０７の値を出力、キャリーが１のときは加算
器４０８の値を出力する。このセレクタ４０９の出力
は、８ビットのラッチ４１０に入力される。また、ブロ
ック４１１は、変換前の画素と変換後の画素の位置関係
の初期値を有し、その値は不図示のＣＰＵにて書き替え
ることができる。そして、セレクタ４１２は、ブロック
４１１とラッチ４１０からの値を入力し、最初の画素デ
ータが入力されたときはブロック４１１の値を出力し、
２画素目以降は、ラッチ４１０の値を出力する。このセ
レクタ４１２へのセレクト信号は、フリップフロップ４
１３によりライン同期信号を１画素分遅延させて生成し
ている。尚、加算器４０８のキャリー信号は、バンド幅
方向の縮小処理の画像同期クロックの制御及び拡大処理
の画像要求クロックの制御にも使用する。

【００３２】バンド幅方向の縮小処理時は、バンド幅方
向の縮小＊／拡大信号はＬｏｗとなるので、図１におい
て、ＡＮＤゲート１２１の入力端子ａはＨｉｇｈとな
る。従って、バンド幅方向辺演算部１１１から出力され
るバンド幅方向制御信号は有効となり、ＯＲゲート１２
３により出力画像同期クロックが制御される。このバン
ド幅方向制御信号がＬｏｗのときは、出力画像同期クロ
ックは出力され、Ｈｉｇｈのときに間引かれる。また、
このとき、ＡＮＤゲート１２２の入力端子ｃはＬｏｗで
あるから、ＯＲゲート１２４の入力端子ｆもＬｏｗとな
り、画像要求クロックが常に出力される。

【００３３】また、バンド幅方向を拡大処理するときに
は、バンド幅方向の縮小＊／拡大信号はＨｉｇｈとな
り、ＡＮＤゲート１２２の入力端子ｃもＨｉｇｈとなる
ので、バンド幅方向制御信号は有効となり、ＯＲゲート
１２４により画像要求クロックが制御される。従って、
バンド幅方向制御信号がＨｉｇｈのとき画像要求クロッ
クが出力され、Ｌｏｗのとき間引かれる。このとき、Ａ
ＮＤゲート１２１の入力端子ａはＬｏｗとなり、ＯＲゲ
ート１２３の入力端子ｅも常にＬｏｗとなるので、出力
画像同期クロックは常に出力される。

【００３４】尚、シャトル走査方向についての処理も、
上記バンド幅方向と同様であるため、ここではその説明
を省略する。

【００３５】そこで、バンド幅方向辺演算部１１１の動
作を具体的な数値を用いて説明する。尚、図５は、１２
８／２００倍（６４％）の縮小処理を行ったときの辺の
長さを表し、同図においてＳ１，Ｓ２，Ｓ３，…は変換
前の参照画素を示し、Ｄ１，Ｄ２，Ｄ３，…は変換後の
画素を示す。また、図６は、１２８／２００倍の縮小処
理を行ったときのタイミングチャートである。

【００３６】図６において、クロックは、図１の発振器
１３１により生成される基本動作クロックである。ま
た、画像要求クロックは画像供給源に対して出力するク
ロックで、画像供給源は、このクロックに同期して画像
信号を出力する。４０７の出力値は、図１のバンド幅方
向辺演算部１１１の内部構成を示した図４の加算器４０
７の出力値である。４０８の出力値、４０８のキャリー
も同様に加算器４０８の出力値である。

【００３７】前述のように、Ｌａは、図１のバンド幅方
向辺演算部１１１の辺の長さの演算結果であり、Ｌｂ
は、図１の減算器１１５の出力値である。また、入力ラ
イン同期信号は、画像供給源から画素密度変換装置に入
力されるライン同期信号である。ｖ，ｗ，ｘ，ｙは、そ
れぞれ参照画素を示し、１，２，３，…はバンド幅方向
の画素に順に振った番号、ａ，ｂ，…はラインの順を示
す。そして、出力ライン同期信号，出力画像同期クロッ
ク，出力画像信号は、画素密度変換装置から出力される
画像信号である。

【００３８】＜縮小処理の説明＞縮小処理を行う場合、
上述のように図４における縮小＊／拡大信号はＬｏｗと
なり、セレクタ４０３はブロック４０１の値を選択す
る。このブロック４０１はｎ−１２８の値を持つが、こ
こではｎ＝２００であるのでその値は７２となる。ま
た、セレクタ４０６はブロック４０４の値を選択する
が、このブロックは−１２８の固定値を持つ。

【００３９】また、辺の初期値を有するブロック４１１
の値は、ここでは６４である。最初、セレクタ４１２は
ブロック４１１の値を選択しているので、加算器４０７
での演算結果は６４＋７２＝１３６、加算器４０８での
演算結果は６４−１２８＝−６４＜０であるので、加算
器４０８のキャリーは０となる。従って、Ｌａ＝６４と
して出力する。そして、セレクタ４０９は加算器４０７
の値、つまり１３６を選択し、ラッチ４１０は、画像同
期クロックの立ち上がりエッジのタイミングでこの値を
取り込み、その出力値は１３６となる。

【００４０】次にセレクタ４１２はラッチ４１０の値を
選択し、加算器４０７での演算結果は１３６＋７２＝２
０８、加算器４０８での演算結果は１３６−１２８＝８
≧０となるので、加算器４０８のキャリーは１となる。
このときは、出力する画像同期クロックはゲートをかけ
て間引く。また、セレクタ４０９は加算器４０８の値で
ある８を選択し、ラッチ４１０は画像同期クロックの立
ち上がりエッジでこの値を取り込むので、その出力値は
８となる。

【００４１】そして、加算器４０７の演算結果は８＋７
２＝８０、加算器４０８の演算結果は８−１２８＝−１
２０＜０であるので、加算器４０８のキャリーは０とな
る。従って、Ｌａ＝８として出力する。また、セレクタ
４０９は加算器４０７の値８０を選択し、ラッチ４１２
はこの値を取り込む。以下、同様に、図５に示すように
辺の値を演算する。

【００４２】＜拡大処理の説明＞図７は、１２８／１０
０倍（１２８％）の拡大処理を行ったときの辺の長さを
表す。尚、ここでの記号の意味は図５での記号と同じで
ある。

【００４３】また、図８は、１２８／１００倍の拡大処
理を行ったときのタイミングチャートである。ここでの
各信号についても、図６に示した信号と同様であるた
め、それらの説明を省略する。

【００４４】上述のように、拡大処理時は、図４に示す
縮小＊／拡大信号はＨｉｇｈとなり、セレクタ４０３は
ブロック４０２の値を選択する。ブロック４０２はｎの
値を持つが、ここではｎ＝１００であるので、セレクタ
４０３の出力値は１００となる。また、セレクタ４０６
はブロック４０６の値を選択し、このブロック４０５は
ｎ−１２８の値を持つので、ｎ＝１００のときは、ブロ
ック４０５の値は１００−１２８＝−２８となる。

【００４５】ブロック４１１が有する辺の初期値を６４
とすると、セレクタ４１２は、最初ブロック４１１の値
を選択しているので、加算器４０７での演算結果は６４
＋１００＝１６４、加算器４０８での演算結果は６４−
２８＝３６≧０であるので、加算器４０８のキャリーは
１となる。従って、画像供給源に対して画像要求クロッ
クを出力し、次に参照する画素を更新する。そして、辺
の長さをＬａ＝６４として出力する。また、セレクタ４
０９は加算器４０８の値３６を選択し、ラッチ４１０は
画像同期クロックの立ち上がりエッジでこの値を取り込
み、その出力値は３６となる。

【００４６】セレクタ４１２はラッチ４１０の値を選択
するので、加算器４０７の演算結果は３６＋１００＝１
３６、加算器４０８の演算結果は３６−２８＝８≧０で
あるから、加算器４０８のキャリーは１となる。従っ
て、画像要求クロックを出力し、次に参照する画素を更
新する。そして、辺の長さはＬａ＝３６として出力す
る。また、セレクタ４０９は加算器４０８の値８を選択
し、ラッチ４１０は、画像同期クロックの立ち上がりエ
ッジのタイミングでこの値を取り込み、その出力値は８
となる。

【００４７】加算器４０７での演算結果は８＋１００＝
１０８、また、加算器４０８での演算結果は８−２８＝
−２０＜０であるので、加算器４０８のキャリーは０と
なる。従って、画像要求クロックを間引いて、次に参照
する画素を更新しないようにする。そして、辺の長さは
Ｌａ＝８として出力する。セレクタ４０９は加算器４０
７の値１０８を選択し、ラッチ４１２はこの値を取り込
む。以下、同様に、図７に示すように辺の値が演算され
る。

【００４８】以上のように、バンド幅方向の辺の長さの
演算処理が行われる。

【００４９】尚、シャトル走査方向の辺の長さの演算処
理を行うシャトル走査方向辺演算部については、その構
成は上記バンド幅方向辺演算部と同様であり、そこでの
演算方法もバンド幅方向辺演算部と略同様である。従っ
て、ラッチ４１０のクロックの代わりに１ラインにつき
１回のパルスを用い、シャトル走査方向の縮小処理を行
う場合に加算器４０８のキャリー信号をライン同期信号
に対してのゲート信号として用い、拡大処理を行う場合
は、画像供給源に対するライン要求信号に対してのゲー
ト信号として用いる。そして、参照画素を参照ラインと
読み替えることによりシャトル走査方向の演算方法を説
明することができる。また、出力画素のレベルは、前述
のように参照画素レベルと変換前画素と変換後画素によ
り成される長方形の面積から演算される。

【００５０】＜等倍処理の説明＞図９は、縮小処理の演
算方法で等倍処理を行う場合を示す図であり、図１０
は、拡大処理の演算方法で等倍処理を行う場合に対応す
る図である。

【００５１】図９は、１２８／１２８倍（１００％）の
縮小処理を行ったときの辺の長さを表す。ここでは、縮
小処理を行うので、上述の如く図４に示す縮小＊／拡大
信号はＬｏｗとなり、セレクタ４０３のブロック４０１
の値を選択する。ブロック４０１はｎ−１２８の値を持
つが、ここではｎ＝１２８であるので、その値は０とな
る。また、セレクタ４０６はブロック４０４の値を選択
するが、このブロックは−１２８の固定を有する。

【００５２】辺の初期値を持つブロック４１１の値は６
４である。最初、セレクタ４１２はブロック４１１の値
が選択されているので、加算器４０７での演算結果は６
４＋０＝６４、加算器４０８での演算結果は６４−１２
８＝−６４＜０であるから、加算器４０８のキャリーは
０となる。従って、Ｌａ＝６４として出力する。また、
セレクタ４０９は加算器４０７の値６４を選択し、画像
同期クロックの立ち上がりエッジのタイミングでラッチ
４１０はこの値を取り込み、その出力値は６４となる。

【００５３】セレクタ４１２はラッチ４１０の値を選択
するので、加算器４０７の演算結果は６４＋０＝６４、
加算器４０８の演算結果は６４−１２８＝−６４＜０で
あるから、加算器４０８のキャリーは０となる。従っ
て、Ｌａ＝６４として出力する。また、セレクタ４０９
は加算器４０７の値６４を選択し、ラッチ４１０は、画
像同期クロックの立ち上がりエッジでこの値を取り込
み、その出力値は６４となる。以下、同様に辺の値が演
算され、Ｌａは常に６４、加算器４０８はキャリーは常
に０となり、出力クロックは常に出力される。このよう
に、縮小処理の演算方法を用いて等倍処理がなされる。

【００５４】次に、拡大処理の演算方法で等倍処理を行
う場合について説明する。

【００５５】図１０は、１２８／１２８（１００％）の
拡大処理を行ったときの辺の長さを表す。前述のよう
に、拡大処理を行うときは、図４の縮小＊／拡大信号は
Ｈｉｇｈとなり、セレクタ４０３はブロック４０２の値
を選択する。このブロック４０２はｎの値を持つが、こ
こではｎ＝１２８であるのでセレクタ４０３の出力値は
１２８となる。また、セレクタ４０６はブロック４０５
の値を選択し、ブロック４０５はｎ−１２８の値を持つ
が、ｎ＝１２８であるのでその値は１２８−１２８＝０
となる。

【００５６】辺の初期値を有するブロック４１１の値を
６４とすると、最初、セレクタ４１２はブロック４１１
の値を選択するので、加算器４０７での演算結果は６４
＋１２８＝１９２、加算器４０８での演算結果は６４＋
０＝６４≧０となり、加算器４０８のキャリーは１とな
る。従って、画像供給源に対して画像要求クロックを出
力し、次に参照する画素を更新する。そして、辺の長さ
はＬａ＝６４として出力する。

【００５７】また、セレクタ４０９は加算器４０８の値
である６４を選択し、ラッチ４１０は、画像同期クロッ
クの立ち上がりエッジでこの値を取り込み、その出力値
は６４となる。次に、セレクタ４１２はラッチ４１０の
値を選択するので、加算器４０７での演算結果は６４＋
１２８＝１９２、加算器４０８での演算結果は６４＋０
＝６４≧０となり、加算器４０８のキャリーは１とな
る。従って、画像要求クロックを出力し、次に参照する
画素を更新する。そして、辺の長さはＬａ＝６４として
出力する。

【００５８】セレクタ４０９は加算器４０８の値６４を
選択し、ラッチ４１０は、画像同期クロックの立ち上が
りエッジのタイミングでこの値を取り込み、その出力値
は６４となる。以下、同様に辺の値が演算され、Ｌａは
常に６４、４０８の加算器キャリーは常に１となり、画
像要求クロックは常に出力される。このように、拡大処
理の演算方法を用いて等倍処理がなされる。

【００５９】バンド単位の変倍処理を行う際、バンドの
継ぎ目を特に意識する必要がある。図１７はバンドの継
ぎ目に於る変換前後の画像を示す図であり、丸印が変換
前画素で、ばつ印が変換後画素である。本図では、２バ
ンド目のバンド幅方向の初期値を設定した例であり、変
換後画素の距離が一定に保たれている。なお、本図での
バンド幅方向，シャトル走査方向はシリアル方式を基に
している。

【００６０】以上説明した縦横変換処理及び線形補間処
理は、画像の全体の流れとしては次の様に行われる。ま
ず、スキャナ１６０１で読みとった画像を線形補間処理
部１６０２で変倍処理し、縦横変換処理部１６０３で縦
横変換し、画像記憶装置１６０５に蓄積する。この画像
を記録するときはまず縦横変換処理部１６０４で縦横変
換し、線形補間処理部１６０２で読みとり側で行った変
倍と逆数の変倍処理を行い、プリンタ１６０６で記録す
る。

【００６１】次に、縦横変換処理について説明する。

【００６２】＜縦横変換処理の説明＞図２１は縦横変換
処理部のブロック図である。２１０１はライトアドレス
カウンタ、２１０２はリードアドレスカウンタ、２１０
３はマルチプレクサ、２１０４はメモリである。図２０
はシャトル走査方向４０９６画素、バンド幅方向２５６
画素の場合の画像データの並びの座標を示す図であり、
図２２はシリアル方式でその画像を読み込んだときのメ
モリ２１０４における格納アドレスとデータとの関係を
示す図である。

【００６３】まず、画像データがシリアル方式で入力さ
れてシリアル形式で、すなわち図２０における縦並び方
向に、図２２に示す様なアドレスの順に格納される。こ
の場合、図２０の画像データはバンド幅が２５６画素の
シリアル方式で読み込まれる１バンド分のデータである
ものとする。その格納時のアドレスを生成する部分がラ
イトアドレスカウンタ２１０１である。

【００６４】こうしてメモリ２１０４に記憶された画像
データの読み出し時は、アドレスは、０００００Ｈ，００１００Ｈ，００２００Ｈ，…，Ｆ
ＦＦ００Ｈ，… ００００１Ｈ，００２０１Ｈ，００２０１Ｈ，…，ＦＦ
Ｆ０１Ｈ，… ＦＦＢＦＦＨ，ＦＦＣＦＦＨ，ＦＦＤＦＦＨ，ＦＦＥＦ
ＦＨ，ＦＦＦＦＦＨの様な順で出力して読み出し、記憶部１６０５に格納す
ることにより、シリアル形式からラスタ形式へと縦横変
換を実現する。この読み出し時のアドレスを生成する部
分がリードアドレスカウンタ２１０２である。マルチプ
レクサ２１０３はライトのときカウンタ２１０１の、リ
ードのときカウンタ２１０２のカウント値をメモリ２１
０４のアドレスに出力する。こうした結果、ラスタ形式
による記憶内容が図２３である。

【００６５】記録側の縦横変換処理部１６０４では、読
み込み側の縦横変換処理部１６０３と逆の処理によりラ
スタ形式からシリアル形式に変換を行う。縦横変換部で
は、メモリアドレスをシリアルに出力して画像データを
図２３の形式でメモリ２１０４に書き込む。その読み出
し時に、アドレスを、０００００Ｈ，０１０００Ｈ，０２０００Ｈ，…，ＦＦ
０００Ｈ，… ００００１Ｈ，０１００１Ｈ，０２００１Ｈ，…，ＦＦ
００１Ｈ，… ＦＢＦＦＦＨ，ＦＣＦＦＦＨ，ＦＤＦＦＦＨ，ＦＥＦＦ
ＦＨ，ＦＦＦＦＦＨの様な順で出力することにより、ラスタ形式からシリア
ル形式へと、縦横変換を実現する。実際には１つの画面
は１つのバンドではなく複数のバンドからなるものであ
るから、１画面を処理するためには、以上の変換を画面
を構成するバンドの数だけ繰り返すことになる。もちろ
んバンド幅は２５６でなくとも、いくつであってもよ
い。

【００６６】このように画像データをラスタ形式から縦
横変換して、そのデータをシリアル方式のプリンタ１６
０６で印刷出力するが、そのプリンタとしては図２５の
ようなプリンタがある。

【００６７】図２５はインクジェット方式のプリンタで
あり、図中、８０９はインクジエツト記録ヘツドを有し
たヘツドカートリツジ、８１１はこれを搭載して図中Ｓ
方向に走査するためのキヤリツジである。８１３はヘツ
ドカートリツジ８０９をキヤリツジ８１１に取付けるた
めのフツク、８１５はフツク８１３を操作するためのレ
バーである。このレバー８１５には、後述するカバーに
設けられた目盛を指示してヘツドカートリツジの記録ヘ
ツドによる印字位置や設定位置等を読取り可能とするた
めのマーカ８１７が設けられている。８１９はヘツドカ
ートリツジ８０９に対する電気接続部を支持する支持板
である。８２１はその電気接続部と本体制御部とを接続
するためのフレキシブルケーブルである。

【００６８】８２３は、キヤリツジ８１１をＳ方向に案
内するためのガイド軸であり、キヤリツジ８１１の軸受
８２５に挿通されている。８２７はキヤリツジ８１１が
固着され、これをＳ方向に移動させるための動力を伝達
するタイミングベルトであり、装置両側部に配置された
プーリ８２９Ａ，８２９Ｂに張架されている。一方のプ
ーリ８２９Ｂには、ギヤ等の伝導機構を介してキヤリツ
ジモータ８３１より駆動力が伝達される。

【００６９】８３３は紙等の記録媒体（以下記録紙とも
いう）の被記録面を規制するとともに記録等に際してこ
れを搬送するためのプラテンローラであり、搬送モータ
８３５によつて駆動される。８３７は記録媒体を給紙ト
レー側より記録位置に導くためのペーパーパン、８３９
は記録媒体の送給経路途中に配設されて記録媒体をプラ
テンローラ８３３に向けて押圧し、これを搬送するため
のフイードローラである。８４１は記録媒体搬送方向
上、記録位置より下流側に配置され、記録媒体を不図示
の排紙口へ向けて排紙するための排紙ローラである。８
４２は排紙ローラ８４１に対応して設けられる拍車であ
り、記録媒体を介してローラ８４１を押圧し、排紙ロー
ラ８４１による記録媒体の搬送力を生じさせる。８４３
は記録媒体のセツト等に際してフイードローラ８３９、
押え板８４５、拍車８４２それぞれの付勢を解除するた
めの解除レバーである。

【００７０】８４５は記録位置近傍において記録媒体の
浮上り等を抑制し、プラテンローラ８３３に対する密着
状態を確保するための押え板である。本実施例において
は、記録ヘツドとしてインク吐出を行うことにより記録
を行うインクジエツト記録ヘツドを採用している。従つ
て記録ヘツドのインク吐出口形成面と記録媒体の被記録
面との距離は比較的微少であり、かつ記録媒体と吐出口
形成面との接触を避けるべくその間隔が厳しく管理され
なければならないので、押え板８４５の配設が有効であ
る。８４７は押え板８４５に設けた目盛、８４９はこの
目盛に対応してキヤリツジ８１１に設けられたマーカで
あり、これらによつても記録ヘツドの印字位置や設定位
置が読取り可能である。

【００７１】８５１はホームポジシヨンにおいて記録ヘ
ツドのインク吐出口形成面と対向するゴム等の弾性材料
で形成したキヤツプであり、記録ヘツドに対し当接／離
脱が可能に支持されている。このキヤツプ８５１は、非
記録時等の記録ヘツドの保護や、記録ヘツドの吐出回復
処理に際して用いられる。吐出回復処理とは、インク吐
出口内方に設けられてインク吐出のために利用されるエ
ネルギー発生素子を駆動することにより全吐出口からイ
ンクを吐出させ、これによつて気泡や塵埃、増粘して記
録に適さなくなつたインク等の吐出不良要因を除去する
処理（予備吐出）や、これとは別に吐出口よりインクを
強制的に排出させることにより吐出不良要因を除去する
処理である。

【００７２】８５３はインクの強制排出のために吸引力
を作用するとともに、かかる強制排出による吐出回復処
理や予備吐出による吐出回復処理に際してキヤツプ８５
１に需要されたインクを吸引するために用いられるポン
プである。８５５はこのポンプ８５３によつて吸引され
た廃インクを貯留するための廃インクタンク、８５７は
ポンプ８５３と廃インクタンク８５５とを連通するチユ
ーブである。

【００７３】８５９は記録ヘツドの吐出口形成面のワイ
ピングを行うためのブレードであり、記録ヘツド側に突
出してヘツド移動の過程でワイピングを行うための位置
と、吐出口形成面に係合しない後退位置とに移動可能に
支持されている。８６１は回復系モータ、８６３は回復
系モータ８６１から動力の伝達を受けてポンプ８５３の
駆動およびキヤツプ８５１やブレード８５９の移動をそ
れぞれ行わせるためのカム装置である。尚、この例はバ
ブルジエツト方式の例であるが、インクの吐出を空気流
を利用して行うエアロジエツト方式のプリンタの場合で
も、シリアル方式のプリンタであれば本発明が適用でき
ることは言うまでもない。

【００７４】以上述べたとおり、シリアル形式の画像情
報に対して変倍処理を行うことにより、ラインバッファ
がバンド幅の分で済む効果がある。図２０の例でいえ
ば、ラスタ形式を対象とするならば４０９６画素分のバ
ッファが必要だが、シリアル形式に対してならば２５６
画素分のバッファで済む。

【００７５】また、バンド単位で変倍処理する際に、変
換前画素と変換後画素の位置関係が各バンド間でずれの
無いよう、シャトル走査方向の最初の変換前画素と最初
の変換後画素との位置関係の初期値を設定することによ
り、バンド間の継ぎ目に於て画像の乱れを生じないとい
う効果がある。

【００７６】なお、スキャナとプリンタとが共にシリア
ル方式でなくとも、いずれか一方がシリアル方式である
場合にも適用できることはもちろんである。

【００７７】

【他の実施例】図２４は第２の実施例を示す図であり、
前の実施例と比較して、符号化処理部２３０１と復号化
処理部２３０２を付加している。符号化処理部２３０１
によって縦横変換処理部２３０１の出力を符号化するこ
とで、画像記憶装置１６０５を有効に使用できる。

【００７８】尚、本発明は、複数の機器から構成される
システムに適用しても、１つの機器から成る装置に適用
しても良い。また、本発明はシステム或は装置にプログ
ラムを供給することによって達成される場合にも適用で
きることは言うまでもない。

【００７９】

【発明の効果】以上説明した様に、本発明の画像処理装
置は、変倍処理のために使用する画像データ用バッファ
として必要とされる記憶容量を低減することができると
いう効果がある。

【図面の簡単な説明】

【図１】本発明の実施例に係る線形補間処理部の構成を
示すブロック図である。

【図２】線形補間法における変換前の点と変換後の点と
の関係を示す図である。

【図３】実施例に係る装置にて扱う画像信号のタイミン
グチャートである。

【図４】バンド幅方向辺演算部の詳細構成を示すブロッ
ク図である。

【図５】６４％の縮小処理時の変換前後の画素の位置関
係を表す図である。

【図６】６４％の縮小処理を行ったときのタイミングチ
ャートである。

【図７】１２８％の拡大処理時の変換前後の画素の位置
関係を表す図である。

【図８】１２８％の拡大処理を行ったときのタイミング
チャートである。

【図９】縮小処理の演算方法で等倍処理を行う場合の変
換前後の画素の位置関係を示す図である。

【図１０】拡大処理の演算方法で等倍処理を行う場合の
変換前後の画素の位置関係を示す図である。

【図１１】実施例に係る線形補間処理部と画像供給源と
の関係を示すブロック図である。

【図１２】画像供給源と線形補間処理部間の信号タイミ
ングチャートである。

【図１３】変形例に係る等倍の場合の入力画像と出力画
像の対応を示す図である。

【図１４】変形例に係る１／２倍、初期値６４の場合の
入力画像と出力画像の対応を示す図である。

【図１５】変形例に係る１／２倍、初期値０の場合の入
力画像と出力画像の対応を示す図である。

【図１６】本発明の実施例に係る画像処理装置のブロッ
ク図である。

【図１７】シャトル間の継ぎ目の処理を施した場合の変
換前後の画素の位置関係を示す図である。

【図１８】シャトル間の継ぎ目の処理を施さない従来例
の場合の変換前後の画素の位置関係を示す図である。

【図１９】シリアル方式の説明図である。

【図２０】縦横変換処理部のメモリマッピングを示す図
である。

【図２１】縦横変換処理部のブロック図である。

【図２２】縦横変換処理部のメモリマッピングを示す図
である。

【図２３】縦横変換処理部のメモリマッピングを示す図
である。

【図２４】本発明の第２の実施例に係る画像処理装置の
ブロック図である。

【図２５】実施例で用いるプリンタの外観図である。

【符号の説明】

１６０１スキャナ、１６０２線形補間処理部、１６０３・１６０４縦横変換処理部、１６０５画像記憶部、１６０６プリンタである。

Claims

【特許請求の範囲】

【請求項１】画像データの入出力機能を備えた画像処
理装置であって、シリアル形式の画像データに対して変倍処理を施す変倍
手段と、画像データを格納しておく格納手段と、前記変倍手段と前記格納手段との間にあって、ラスタ形
式の画像データとシリアル形式の画像データとの縦横変
換を行う手段と、を備えることを特徴とする画像処理装置。
【請求項２】前記入出力機能はシリアル形式の画像デー
タを入出力する機能であって、前記格納手段はラスタ形
式の画像データを格納することを特徴とする請求項１項
記載の画像処理装置。
【請求項３】前記変倍処理部は線形補間法を用いること
を特徴とする請求項１項記載の画像処理装置。