JP2004048709A - 画像処理装置および画像処理方法 - Google Patents
画像処理装置および画像処理方法 Download PDFInfo
- Publication number
- JP2004048709A JP2004048709A JP2003134742A JP2003134742A JP2004048709A JP 2004048709 A JP2004048709 A JP 2004048709A JP 2003134742 A JP2003134742 A JP 2003134742A JP 2003134742 A JP2003134742 A JP 2003134742A JP 2004048709 A JP2004048709 A JP 2004048709A
- Authority
- JP
- Japan
- Prior art keywords
- data
- unit
- storage
- pixel data
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/18—Conditioning data for presenting it to the physical printing elements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/18—Conditioning data for presenting it to the physical printing elements
- G06K15/1801—Input data handling means
- G06K15/1817—Buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/18—Conditioning data for presenting it to the physical printing elements
- G06K15/1801—Input data handling means
- G06K15/1822—Analysing the received data before processing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Editing Of Facsimile Originals (AREA)
- Image Processing (AREA)
- Ink Jet (AREA)
- Record Information Processing For Printing (AREA)
Abstract
【課題】変換処理で使用しないデータの格納処理を省略し、全体の処理時間を短縮する。
【解決手段】入力された画像データを1ライン毎にバッファ4に格納するフィルター処理回路3と、格納された画素データを複数用いて出力画像の各画素データを求める変倍処理回路5とを備え、変倍処理回路5は、変倍処理で使用する画素データの位置関係から、バッファ4に次に格納されるラインが必要であるか否かを判断し、必要でないと判断されたラインに対しては不要であることを示す信号をフィルタ処理回路3に送信して、バッファ4への格納処理をスキップさせる。
【選択図】 図2
【解決手段】入力された画像データを1ライン毎にバッファ4に格納するフィルター処理回路3と、格納された画素データを複数用いて出力画像の各画素データを求める変倍処理回路5とを備え、変倍処理回路5は、変倍処理で使用する画素データの位置関係から、バッファ4に次に格納されるラインが必要であるか否かを判断し、必要でないと判断されたラインに対しては不要であることを示す信号をフィルタ処理回路3に送信して、バッファ4への格納処理をスキップさせる。
【選択図】 図2
Description
【0001】
【発明の属する技術分野】
本発明は画像処理装置および画像処理方法に関し、特に、解像度変換や倍率変換などの変換処理を行う前の画像データをバッファに格納する画像処理装置および画像処理方法関する。
【0002】
【従来の技術】
近年、パーソナルコンピュータ等の個人用情報処理機器が高機能化するにつれて、写真などの画像データをデジタルデータに変換して取り込める、スキャナやデジタルカメラなどの画像入力機器に対する需要が増大している。
【0003】
一般的なスキャナは画像データを読み取るCCDなどの光電変換素子を備えており、読み取ったRGBのアナログ画像信号に適切な処理を施した後にデジタルデータに変換し、バッファ等に格納して外部に出力するように構成されている。
【0004】
読み取った多値画像データを二値化する為の画像処理回路は、読み取った1画素単位のRGBデータを1ライン単位のデータに変換して、第1のバッファに格納する入力マスキング回路と、第1のバッファからデータを読み出して、エッジ強調やスムージング処理を行い、第2のバッファへ格納するフィルター処理回路と、第2のバッファからデータを読み出して、解像度変換や倍率変換を行う変倍処理回路と、変倍処理回路から出力されるデータに対してLOG変換、黒色抽出、γ変換、および2値化(又は、多値化)を行い、第3のバッファへ格納する2値化回路と、第3のバッファからデータを読み出して、次段に接続される装置にデータを出力する出力インターフェース回路とで構成されている。
【0005】
従来の処理では、入力マスキング回路に入力された全てのデータは、入力マスキング回路と、フィルター処理回路とで処理され、第2のバッファへ格納されていた。
【0006】
また、変倍処理回路では、第2のバッファから読み出した入力画像データを補間(例えば、線形補間)して、出力値を求めている。図8は、所望の出力画像位置の近傍の入力データから出力データを求める様子を示している。図5において、出力画素データPの値は、その画素を囲む4点の入力画素データA、B、C、Dと、入力画素の主走査方向間隔Lおよび副走査方向間隔Lsと、4点の入力画素の内の1点から出力画素までの距離(主走査方向距離;n、副走査方向距離;m)との関数で表される。
【0007】
特開平09−179968号公報(特許文献1)には、これと同様な変倍処理における補間処理に関する記載がある。
【0008】
【特許文献1】
特開平09−179968号公報
【0009】
【発明が解決しようとする課題】
ところで、変倍処理回路で解像度を低くしたり、サイズの縮小処理を行う場合においては、所望の出力値を得るため処理で使用しない不要な入力データが発生する場合がある。例えば、サイズを33.3%縮小する処理の場合、主走査方向において3画素毎に1画素の不要な入力データが発生し、副走査方向において3ライン毎に1ラインの不要な入力データが発生する。
【0010】
しかしながら、従来の画像処理回路では、上記で述べたようにフィルター処理回路は全ての入力データを処理するため、変倍処理回路で不要となるデータであっても、無条件に第2のバッファへ格納する処理を行っていた。
【0011】
従って、変倍処理回路以降の処理は、フィルター処理回路が不要なデータの格納を終え、次の有効なデータを格納し終えるまで待つ必要があり、無駄な待ち時間により処理速度が低下するという問題が生じていた。
【0012】
本発明は以上のような状況に鑑みてなされたものであり、変換処理で使用しないデータの格納処理を省略し、全体の処理時間を短縮することのできる画像処理装置および画像処理方法を提供することを目的とする。
【0013】
【課題を解決するための手段】
本発明の画像処理装置は上述の課題を達成するために、画素データを格納する格納手段と、
入力された画像データを所定数に分割した画素データの組を、所定の順序で前記格納手段に格納する格納処理手段と、
前記格納手段に格納された画素データに対して所定の処理を施して、出力画像の各画素データを求める変換手段と、
前記所定の順序に従って前記格納手段に次に格納される前記画素データの組が、前記変換手段で使用されるか否かを判断する判断手段と、
前記判断手段で前記画素データの組が前記変換手段で使用されないと判断された場合、該画素データの組が前記格納手段に格納されないように前記格納処理手段を制御する格納制御手段とを備えている。
【0014】
また、上述の課題を達成する本発明の画像処理方法は、入力された画像データを所定数に分割した画素データの組を、所定の順序で格納手段に格納する格納処理工程と、
前記格納手段に格納された画素データに対して所定の処理を施して、出力画像の各画素データを求める変換工程と、
前記所定の順序に従って前記格納手段に次に格納される前記画素データの組が、前記変換工程で使用されるか否かを判断する判断工程と、
前記判断工程で前記画素データの組が前記変換工程で使用されないと判断された場合、該画素データの組が前記格納手段に格納されないように前記格納処理工程を制御する格納制御工程とを備えている。
【0015】
更に、上述の課題は、画素入力手段から入力された画像データに対して画像処理を行い、記録手段に対して出力する画像処理装置であって、
ラインメモリをr本備えた第1記憶手段と、
前記r本のラインメモリに対して順にデータを格納する第1格納制御手段と、前記r本のラインメモリから読み出したデータを入力し、フィルター処理を行うフォル他手段と、
前記フィルター処理がなされたデータを格納するラインメモリをs本備えた第2記憶手段と、
前記フィルター処理が行われる毎に、前記s本のラインメモリに対して順にデータを格納する第2格納制御手段と、
前記フィルター手段からの指示を受けて、前記第2記憶手段から読み出したデータに対して変倍処理を行う変倍手段とを含み、
前記変倍手段は、変倍率に基づいて、所定のラインデータに対するフィルター処理を省く指示を出力する、本発明の画像処理装置によっても達成される。
【0016】
すなわち、入力された画像データを所定数に分割した画素データの組を、所定の順序で格納手段に格納し、格納された画素データに対して所定の処理を施して、出力画像の各画素データを求める変換処理を行う際に、格納手段に次に格納される画素データの組が、変換処理で使用されるか否かを判断し、変換処理で使用されないと判断された画素データの組が格納手段に格納されないように制御する。
【0017】
従って、変換処理で使用されない不要なデータの格納処理を省略することができ、画像処理全体での処理速度を向上させることができる。
【0018】
【発明の実施の形態】
以下添付図面を参照して本発明の好適な実施形態について詳細に説明する。
【0019】
[第1の実施形態]
図1は、本発明の画像処理装置の第1の実施形態の構成を示す制御ブロック図である。
【0020】
本実施形態の画像データ処理装置は、入力されたRGBデータを補正する入力マスキング回路(MSKI)1と、第1バッファ(フィルタバッファ)2と、フィルター処理回路(FIL)3と、第2バッファ(変倍バッファ)4と、変倍処理回路(MAG)5と、DEDCブロック6と、第3バッファ(出力バッファ)7と、インタフェース(IF)8とから構成されている。
【0021】
入力されるデータは、画像入力部で読み取られた画像データであり、このデータは8ビット幅のR、G、Bの色成分のデータである。また、処理されたデータの出力先は、画像記録部である。この出力データは、例えばパックビッツ形式のデータである。
【0022】
図14は、画像処理装置と画像入力部142と画像記録部144を説明する図である。画像入力部142は例えば、ラインセンターを備えたスキャナーであり、その解像度は、600dpi×1200dpiである。
【0023】
画像記録部144は、プリンターやプリンターのエンジン部である。解像度は360dpi×360dpiである。
【0024】
画像処理部143は、図1の入力マスキング回路1、フィルター処理回路3、変倍処理回路5、DEDCブロック6、インターフェース(出力手段)8で構成されている。この画像処理部143は、例えばASICなどで、1チップ化されている。メモリ145は、第1バッファ2、第2バッファ4、第3バッファ、CPUの作業用のエリアを備えている。CPU141は画像処理部143の制御を行う。
【0025】
操作/表示部147は、解像度変換や変倍の設定を行うことができる。CPU141は操作/表示部の処理、画像入力部142や画像記録部との通信などを行う。
【0026】
CCD等の読み取り手段で読み取った1画素単位のRGBデータは、入力マスキング回路1からデータの送信リクエスト信号が出力されると、同期信号に同期して、入力マスキング回路1に入力される。入力マスキング回路1は、受信したデータを、第1バッファ2へ順次格納していく。そして、第1バッファ2に、1ライン(1ラスター)分のデータを格納し終えると、フィルター処理回路3に対し、起動信号を送信する。フィルター処理回路3は、第1バッファ2にフィルター処理に必要な副走査方向のドット数分のデータが格納されたら、第1バッファ2からデータを読み出して処理を行う。例えば、フィルター処理回路3が縦横5×5画素のマトリックスで処理する場合には、5ライン分のデータが第1バッファ2に格納されるまでは、入力マスキング回路1からの起動信号を無視する。
【0027】
フィルター処理回路3は、処理し終えたデータを第2のバッファ4に格納する。そして、2ライン分のデータを格納し終えると、変倍処理回路5に起動信号を送信する。変倍処理回路5は処理を開始してから終了するまでの間、フィルター処理回路3に対してBUSY信号を送信し、フィルター処理回路3が、次のラインのデータを、第2のバッファ4へ書き込まないように制御する。
【0028】
図10は、第1バッファ2、フィルター回路3、第2バッファ4についてのデータの格納を説明する図である。FRAM1から5のそれぞれは、24ビット幅のメモリであり、8ビット幅のR、G、Bのデータについて最大走査幅分のデータが格納できる。
【0029】
第1バッファのFRAM1からFRAM5に、それぞれ1ライン目のデータから5ライン目のデータが入力され、フィルター回路3はフィルター処理を行う。その結果が、第2バッファ4のMRAM1に格納される。
【0030】
そして、次に、FRAM1に、6ライン目のデータが格納される。2ライン目のデータから6ライン目のデータが、フィルター回路3で処理され、第2バッファ4のMRAM2に格納される。そして、次に、FRAM2に3ライン目のデータが格納され、3ライン目のデータから7ライン目のデータが、フィルター回路3で処理され、第2バッファ4のMRAM1に格納される。
【0031】
この第2バッファ4において、MRAM1、2のそれぞれには、24ビット幅のメモリであり、8ビット幅のR、G、Bのデータが最大走査幅分のデータが格納できる。
【0032】
変倍処理回路5は、第2のバッファ4から順次データを1画素づつ読み出して処理を行い、1画素処理する毎に、DEDCブロック6に転送する。変倍処理回路5は、リクエスト信号(REQ信号)をDEDCブロック6へ出力し、DEDCブロック6が出力するACK信号を受け取れば次の画素の処理を行う。
【0033】
このDEDCブロック6は、RGBのデータをCMYのデータに変換するLOG変換処理、CMYのデータをCMYKのデータに変換する出力マスク処理、γ変換処理、二値化処理を順に行う。
【0034】
二値化されたデータは、第3バッファ7に格納される。この第3バッファは、32ビット幅のメモリであり、8ビット幅のC、M、Y、Kのデータについて最大走査幅分(1ライン)のデータを4ライン分格納することができる。
【0035】
IF8は、格納された各色(C、M、Y、K)のデータについて、1ライン分のデータが格納されると、それぞれデータがパッキングされる。この1ライン分のデータが、画像記録部へ出力される。なお、IF8は、第3バッファ7がデータでフルになった場合には、変倍処理回路5の変換処理を中断させるために、変倍処理回路5に対してBUSY信号を出力する(図1のS11)。
【0036】
ここで、図13を用いて、画像記録部(プリンター)の概略を説明する。1305は記録ヘッドであり、キャリッジ1304上に搭載されてシャフト1303に沿って長手方向(主走査方向)に往復運動可能となっている。記録ヘッドより吐出されたインクは、記録ヘッドと微小な間隔をおいて、プラテン1301に記録面を規制された記録媒体1302に到達し、その上に画像を形成する。
【0037】
記録ヘッドには、フレキシブルケーブル1319を介して画像データに応じて吐出信号が供給される。なお、1314はキャリッジ1304をシャフト1303に沿って走査させるためのキャリッジモーターである。1313はモーター1314の駆動力をキャリッジ1304に伝達するワイヤである。また、1318はプラテンローラー1301に結合して被記録媒体1302を搬送させるための搬送モーターである。
【0038】
記録ヘッドの解像度は360dpiである。この記録ヘッドは、インクジェット方式でブラック用(K)は320本、カラー用(C,M,Y)はそれぞれ128本の記録素子が配列されている。従って、例えばブラックについては、1回の走査記録で最大320ラスター分の記録を行うことができる。
【0039】
記録素子は駆動部とノズルから構成されており、駆動部は、ヒーターによりインクに熱を与えることが可能になっている。この熱によりインクは膜沸騰し、この膜沸騰による気泡の成長または収縮によって生じる圧力変化によって、ノズルからインクが吐出される。
【0040】
図11、図12は、各処理のタイミングを説明する図である。図11は、縮小率が50%の場合、図12は、縮小率が50%未満(例えば25%、33.3%など)の場合に対応している。変倍処理回路5は、1ラインの処理を終えると、先のBUSY信号を解除し、フィルター処理回路3に対し、次のラインの処理開始を促す。
【0041】
縮小率が50%未満の場合には、それと同時に、変倍処理回路5は、フィルター処理回路3に対し、次のラインのデータが必要か不要かを示す信号を送信する。フィルター処理回路3は、この信号を参照して変倍処理回路5が次のラインのデータを必要としている場合には、次のラインの処理を行い、変倍処理回路5が次のラインのデータを必要としていない場合には、次のラインの処理を省略し、更に次のラインのデータの処理を行う。
【0042】
図2は、図1に示した構成の主要部10において、フィルター処理回路3、第2バッファ4および変倍処理回路5間でやりとりするデータおよび信号を示した図である。
【0043】
フィルター処理回路3から第2バッファ4へは、書き込み制御信号と共に書き込みデータが送信される。変倍処理回路5から第2バッファ4へは読み込み制御信号が送信され、この信号を受信すると第2バッファ4から変倍処理回路5へ読み込みデータが送信される。フィルター処理回路3から変倍処理回路5へは、データを格納する度に起動信号が送信され、変倍処理回路5からフィルター処理回路3へは、処理中を示すBUSY信号および次のラインが必要であるか否かを示す要・不要信号が送信される。
【0044】
図4は、本実施形態における変倍処理回路5の入力画素と出力画素との関係を示す図であり、この図を参照して、変倍処理回路5が、次のラインのデータが必要であるか不要であるかを判断する方法について説明する。なお、入力画素11、12、13、…が並んでいる方向は、記録ヘッドの走査方向である、主走査方向である。また、入力画素11、21、31、…が並んでいる方向は、記録ヘッドのノズルの配列方向であり、また記録媒体の搬送方向でもある、副走査方向である。
【0045】
ここでは、入力画素の画素間の距離(L,Ls)を10とし、サイズを33.3%に縮小する場合について説明する。なお、図中の各○印は画素データを示し、中の数字の上位の桁は行数、下位の桁は各行における何番目のデータであるかを示している。なお、この縮小率は、操作/表示部(図14参照)において入力された解像度変換の値や変倍率で決まり、その値は、CPUを経由して変倍処理部5に設定される。なお、この変倍率は、例えば、25%から400%の範囲をカバーしている。
【0046】
まず、第2のバッファから、入力画像データのd11(第1ラインの1画素目のデータ)、d12(第1ラインの2画素目のデータ)、d21(第2ラインの1画素目のデータ)、d22(第2ラインの2画素目のデータ)の4つの画素値を読み出し、出力データdout11を決定する。ここでは、d11の値をそのまま用いるが、入力された4つの画素値に対して各種補間処理を行って、dout11の画素値を決定してもよい。
【0047】
そして、主走査方向へデータの処理を進める。次に出力するデータは、最初の画素から主走査方向に、
出力画素間の距離=入力画素の間隔/主走査方向の倍率=10/33.3%=30、だけ距離をおいた位置のデータである。
【0048】
従って、d14,d15,d24,d25から得られる画像データとなる。ここでは、d14のデータをそのままdout12とするが、入力された4つの画素値に対して各種補間処理を行って、dout12の画素値を決定してもよい。
【0049】
そして、dout13、dout14、…と主走査方向に順に出力画素を決定する。このようにして第1ラインの出力画素をすべて決定した後、第2ライン、第3ライン、…と繰り返し処理を行っていく。
【0050】
そして、縮小率が50%より小さい場合には、次のライン(ここでは、第3番目入力ライン)が必要であるかどうかを判断する。この判断は、第1ラインに対するdout11の副走査方向の位置(M)と、対象となるラインが現在処理されているラインを含めて何番目であるのかを示す数(N)と、副走査方向の出力画素間の距離(K)と、副走査方向の入力画素の画素間の距離(Ls)より、
K+M ≧ N×Ls (1)
なら、次のラインのデータは不要であり
K+M < N×Ls (2)
なら、次のラインデータは必要であると、判断する。
【0051】
図4に示した例において3番目のラインでは、M=0、N=3、K=30、Ls=10であるため、上記式(1)に合致し、3番目のラインのデータは不要であると判断される。
【0052】
このようにして、図12に示すように、変倍処理回路5が次のラインのデータは不要であると判断した場合には、フィルター処理回路3に対して、BUSY信号の解除と同時に、要・不要信号をハイレベルにして、次のラインのデータは不要であることを伝える。これを受け取ったフィルター処理回路3は、次の(第3ライン目の)処理を省略する。
【0053】
そして、変倍処理回路では第4ラインに対して上記判断を行うと、M=0、N=4、K=30、Ls=10であるため、上記式(2)に合致し、第4ラインが必要であると判断して、第4ラインが必要であることを示す要・不要信号をローレベルにして、フィルター処理回路3に送信する。フィルター処理回路3は、第4および第5ラインの2つのラインの処理を終えると、変倍処理回路5に対して起動信号を送信する。この起動信号を受信した変倍処理回路5は、出力の第2ラインの処理を行う。
【0054】
尚、出力の第2ライン終了後に、次の入力ラインが必要であるかどうかを判断する場合の副走査方向の位置(M)は、入力の第4ラインに対するdout21の副走査方向の位置の値になる。
【0055】
以上のような処理を繰り返して、入力画像のサイズを33.3%に縮小した画像が得られる。
【0056】
次に、図5を参照して、変倍処理回路5がサイズを25%に縮小する場合について、次のラインのデータが必要であるか不要であるかを判断する方法について説明する。他の条件については上記図4に関するものと同じであるとする。
【0057】
まず、第2のバッファから、入力画像データのd11、d12、d21、d22の4つの画素値を読み出し、出力データdout11を決定する。ここでは、d11の値をそのまま用いるが、入力された4つの画素値に対して各種補間処理を行って、dout11の画素値を決定してもよい。
【0058】
そして、主走査方向へデータの処理を進める。次に出力するデータは、最初の画素から主走査方向に、
出力画素間の距離=入力画素の間隔/主走査方向の倍率=10/25%=40、だけ距離をおいた位置のデータである。
【0059】
従って、d15,d16,d25,d26から得られる画像データとなる。ここでは、d15のデータをそのままdout12とするが、入力された4つの画素値に対して各種補間処理を行って、dout12の画素値を決定してもよい。
【0060】
このようにして出力の第1ラインの処理を終える。その後、次のライン(第3番目入力ライン)が必要であるかどうかを判断する。この判断は、上記と同様に式(1)と(2)とのどちらに合致するかで判断する。
【0061】
図5に示した例において3番目のラインでは、M=0、N=3、K=40、Ls=10であるため、上記式(1)に合致し、3番目のラインのデータは不要であると判断され、変倍処理回路5はフィルター処理回路3に対して、BUSY信号の解除と同時に、上記の要・不要信号で、第3ラインのデータは不要であることを伝える。これを受け取ったフィルター処理回路3は、第3ライン目の処理を省略する。
【0062】
そして、変倍処理回路が第4ラインに対して上記判断を行うと、M=0、N=4、K=40、Ls=10であるため、ここでも上記式(1)に合致する。従って、変倍処理回路5はフィルター処理回路3に対して、上記の要・不要信号で、第4ラインのデータは不要であることを伝える。これを受け取ったフィルター処理回路3は、第4ライン目の処理を省略する。
【0063】
更に、変倍処理回路が第5ラインに対して上記判断を行うと、M=0、N=5、K=40、Ls=10であるため、上記式(2)に合致し、第5ラインが必要であると判断して、第5ラインが必要であることを示す要・不要信号をフィルター処理回路3に送信する。フィルター処理回路3は、第5および第6ラインの2つのラインの処理を終えると、変倍処理回路5に対して起動信号を送信する。この起動信号を受信した変倍処理回路5は、出力の第2ラインの処理を行う。
【0064】
このようにして、変倍処理回路5では様々な倍率に対して、倍率変換処理で使用しない不要なラインを識別して、フィルター処理回路3での処理を省略することができる。
【0065】
ここで、図9のフローチャートを参照して変倍処理回路5の処理について再度説明する。
【0066】
始めに、フィルター処理回路3からの起動信号を受信するまで待ち(ステップS901)、起動信号を受信したらBUSY信号を送信して(ステップS902)データを第2バッファ4から読み込み、1ラインの変倍処理を行u(捨てプS904)。
【0067】
1ラインの変倍処理が終了したら、処理すべきデータが終了したか否かを判定し(ステップS905)、データがまだある場合には次のラインが必要か不要かを上記の式(1)および(2)によって判断し(ステップS906)、次のラインが必要であれば、フィルター処理回路3に要信号を送信し(ステップS907)、BUSY信号を解除して(ステップS908)、再度フィルター処理回路3からの起動信号を待つ。
【0068】
一方、ステップS906で次のラインが不要であると判断されたら、フィルター処理回路3に要・不要信号を送信し(ステップS909)、判断対象となるラインを1つインクリメントし(ステップS910)、ステップS906で再度次のラインが必要か不要かを判断する。
【0069】
ステップS905で、処理すべきデータが終了していれば、BUSY信号を解除して(ステップS911)、処理を終了する。
【0070】
上記では画像処理として変倍処理を行う場合を例に挙げて説明したが、本実施形態は変倍処理以外の画素値を用いて出力データを求める、階調変換などの他の画像処理処理にも適用できる。
【0071】
図3は、本実施形態の変形例の主要部分の構成を図2と同様に示した図である。
【0072】
本変形例は、フィルター処理回路3、第2バッファ4、変倍処理回路5に対応して、格納処理回路3’、バッファ4’、複数の画素の値から出力する位置の画素の値を求める変換回路5’をそれぞれ有している。
【0073】
格納処理回路3’からバッファ4’へは書き込み制御信号と共に書き込みデータが送信され、変換回路5’からバッファ4’へは読み込み制御信号が送信され、これに応答してバッファ4’から変換回路5’へ読み込みデータが送信される。また、格納処理回路3’から変換回路5’へは起動信号が送信され、変換回路5’から格納処理回路3’へは動作の実行を示す実行中信号と、内部の判断回路の判断結果を示す判断結果伝達信号とが送信される。
【0074】
変換回路5’内部の判断回路は、変換回路の行う処理で、格納処理回路3’が次にバッファ4’へ格納する1組のデータが必要であるか否かを判断する。変換回路はこの判断結果を判断結果伝達信号で格納処理回路3’へ伝え、格納処理回路はこの信号の状態に従って、次の1組のデータのバッファ4’への格納を実行するかまたはその処理をスキップする。
【0075】
以上説明したように本実施形態によれば、1組の画像データを解像度や倍率を変換する処理等で使用するか否かを判別し、画像データを50%未満に縮小する場合に、処理に使用しない1組の画像データのバッファへの格納を省略することができる。従って、バッファへの格納時間を短縮でき、画像処理全体にかかる時間を短縮できる。
【0076】
例えば、画像データの解像度を1200dpiから360dpiに変換し縮小率として30%になる場合や、画像データの解像度を600dpiから360dpiに変換(縮小率=60%)し、さらに70%の縮小処理を行うことで、トータルの縮小率が42%(=60%×70%)となる場合に、有効である。
【0077】
[第2の実施形態]
第2の実施形態は、上記で説明した第1の実施形態と同様な画像処理装置であり、以下では相違点のみを説明して同様な部分についての説明を省略する。
【0078】
図6は、第2の実施形態の主要部分を図2と同様に示した図である。本実施形態では、ラインのデータが変倍処理回路5で必要か否かの判断を、フィルター処理回路3が処理を開始する前にフィルター処理回路3の内部で行い、判断結果に従って、そのラインに対する処理の実行を決定すると共に、変倍処理回路5にその結果を伝えるように構成されている。
【0079】
フィルター処理回路3から第2バッファ4へは、書き込み制御信号と共に書き込みデータが送信される。変倍処理回路5から第2バッファ4へは読み込み制御信号が送信され、この信号を受信すると第2バッファ4から変倍処理回路5へ読み込みデータが送信される。フィルター処理回路3から変倍処理回路5へは、2ライン分のデータを格納する度に起動信号が送信され、次のラインが不要である場合にはラインスキップ信号が送信される。一方、変倍処理回路5からフィルター処理回路3へは、処理中を示すBUSY信号が送信される。
【0080】
フィルター処理回路3で行うラインが必要か否かの判断は、上記第1の実施形態で説明したのと同様に、式(1)および(2)のどちらに合致するかに従って行われる。
【0081】
そして、判断結果が必要であれば、通常通り次のラインの処理を行い、判断結果が不要であれば、次の1ラインに対する処理を省略して変倍処理回路5にラインスキップ信号を送信し、更に次のラインに対して、ラインが必要か否かの判断を行う。そして、変倍処理回路5で処理を行うために必要な2ライン分のデータを第2バッファに格納したら、変倍処理回路5に起動信号を送信する。
【0082】
一方、変倍処理回路5は、フィルター処理回路3から起動信号が送信された後、第2バッファ4に格納された2ライン分のデータを使用して倍率変換処理を行い、その間フィルター処理回路3に対してBUSY信号を送信する。
【0083】
上記で説明した変倍処理以外にも本実施形態を適用できる。図7は、本実施形態の変形例の主要部分の構成を図6と同様に示した図である。
【0084】
本変形例は、フィルター処理回路3、第2バッファ4、変倍処理回路5に対応して、格納処理回路3’、バッファ4’、複数の画素の値から出力する位置の画素の値を求める変換回路5’をそれぞれ有している。
【0085】
格納処理回路3’からバッファ4’へは書き込み制御信号と共に書き込みデータが送信され、変換回路5’からバッファ4’へは読み込み制御信号が送信され、これに応答してバッファ4’から変換回路5’へ読み込みデータが送信される。また、格納処理回路3’から変換回路5’へは起動信号と内部の判断回路の判断結果を示す判断結果伝達信号とが送信され、変換回路5’から格納処理回路3’へは動作の実行を示す実行中信号が送信される。
【0086】
格納処理回路3’内部の判断回路は、変換回路の行う処理で、次の1組のデータが必要であるか否かを判断する。格納処理回路3’はこの判断結果を判断結果伝達信号で変換回路5’へ伝えると共に、この信号の状態に従って、次の1組のデータのバッファ4’への格納を実行するかまたはその処理をスキップする。
【0087】
以上説明したように本実施形態によれば、1組の画像データを解像度や倍率を変換する処理等で使用するか否かを判別し、処理に使用しない1組の画像データのバッファへの格納を省略することができる。従って、バッファへの格納時間を短縮でき、画像処理全体にかかる時間を短縮できる。
【0088】
[第3の実施形態]
第3の実施形態は、上記で説明した第1および第2の実施形態と同様な画像処理装置であり、以下では相違点のみを説明して同様な部分についての説明を省略する。
【0089】
上記第1および第2の実施形態では変倍処理で必要であるか否かをライン毎に判断していたが、本実施形態では変倍率から不要となるラインの本数を求めて判断に係る時間を短縮するものである。
【0090】
本実施形態では上記第1および第2の実施形態で用いた式(1)および(2)に代えて、
{[(K+M)/Ls]−2} (3)
を求めてその整数部分を不要となるライン数と判断して、現在処理中のラインの次から該当するライン数だけスキップして処理を行う。
【0091】
上記第1の実施形態において例として示した条件を適用すると、変倍率33.3%の場合に対しては、K=30、M=0、Ls=10であるため、式(3)の値は1となり、第2バッファ4に2本格納した次のライン1本のみが不要となることがわかる。
【0092】
また、変倍率25%の場合に対しては、K=40、M=0、Ls=10であるため、式(3)の値は2であるため、第2バッファ4に2本格納した次の2本のラインが不要となることがわかる。
【0093】
なお、ここでは2ライン分の画像データを用いて変倍処理を行う場合について説明したが、変倍処理に用いるライン数が2以外の場合には、式(3)の最後の数字2の代わりに、用いるラインの数を使用する。
【0094】
以上説明したように本実施形態によれば、サイズを縮小する場合に連続する複数のラインが不要となることを容易に判断できるので、画像のサイズを大幅に縮小する際に処理に使用しないデータを1度に認識でき、バッファへの格納時間を短縮して、画像処理全体にかかる時間を短縮できる。
【0095】
【他の実施形態】
以上説明した実施形態では、記録ヘッドの解像度は360dpiとしたが、この値に限定するものではなく、例えば600dpiや1200dpiでも構わない。また、スキャナーの読み取り解像度(入力解像度)も例えば2400dpi等でも構わない。
【0096】
また、DEDCブロック6において、2値化処理の変わりに、N値処理(例えば3値や4値)を行うようにしても構わない。
【0097】
解像度変換についても、600dpiから360dpiに変換する場合に限定するものではなく、例えば1200dpiから600dpiに変換する場合でも構わない。
【0098】
また、上記実施形態は、ラインデータなどの1連のデータが変倍処理等を行う際に必要であるか否かを、バッファにデータを格納する手段または変倍処理を行う手段のいずれかで実行するものであるが、この判断を格納処理を行う手段と変倍処理を行う手段との両方に設け、両者間の判断結果を示す信号をなくすことも可能である。
【0099】
この場合、バッファへのデータの書き込み処理と、バッファからのデータの読みだし処理を並行して実行するような場合には、各々の処理開始直前に判断処理が実行でき、その結果に基づいて次の処理を決定できる為、判断結果にタイムラグが無く、処理の効率化をはかる事ができる。
【0100】
なお、本発明は、複数の機器(例えばホストコンピュータ、インタフェイス機器、リーダ、プリンタなど)から構成されるシステムに適用しても、一つの機器からなる装置(例えば、複写機、ファクシミリ装置など)に適用してもよい。
【0101】
また、本発明の目的は、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体(または記録媒体)を、システムあるいは装置に供給し、そのシステムあるいは装置のコンピュータ(またはCPUやMPU)が記憶媒体に格納されたプログラムコードを読み出し実行することによっても、達成されることは言うまでもない。この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。また、コンピュータが読み出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているオペレーティングシステム(OS)などが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【0102】
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張カードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれた後、そのプログラムコードの指示に基づき、その機能拡張カードや機能拡張ユニットに備わるCPUなどが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【0103】
本発明を上記記憶媒体に適用する場合、その記憶媒体には、先に説明した(図9に示す)フローチャートに対応するプログラムコードが格納されることになる。
【0104】
【発明の効果】
以上詳細に説明したように本発明によれば、変換処理で使用されない不要なデータの格納処理を省略することができ、画像処理全体での処理速度を向上させることができるという効果がある。
【図面の簡単な説明】
【図1】本発明の画像処理装置の第1の実施形態の構成を示すブロック図である。
【図2】図1のブロック図における主要な構成と送受信される信号を示す詳細ブロック図である。
【図3】第1の実施形態の変形例の主要構成を示す詳細ブロック図である。
【図4】第1の実施形態における変倍処理回路5の入力画素と出力画素の関係を示す第1の図である。
【図5】第1の実施形態における変倍処理回路5の入力画素と出力画素の関係を示す第2の図である。
【図6】本発明の画像処理装置の第2の実施形態の主要構成を示す詳細ブロック図である。
【図7】第2の実施形態の変形例の主要構成を示す詳細ブロック図である。
【図8】変換処理における入力画素と出力画素の位置関係を示す図である。
【図9】第1の実施形態の変倍処理回路の動作を示すフローチャートである。
【図10】第1バッファ、フィルター回路、第2バッファについてのデータの格納を説明する図である。
【図11】縮小率が50%の場合の各処理のタイミングを説明する図である。
【図12】縮小率が50%未満の場合の各処理のタイミングを説明する図である。
【図13】画像記録部(プリンター)の概略を説明するための図である。
【図14】画像処理装置と画像入力部と画像記録部を説明する図である。
【符号の説明】
1 入力マスキング回路
2、4、7 バッファ
3 フィルター処理回路
5 変倍処理回路
6 DEDCブロック
8 インタフェース
【発明の属する技術分野】
本発明は画像処理装置および画像処理方法に関し、特に、解像度変換や倍率変換などの変換処理を行う前の画像データをバッファに格納する画像処理装置および画像処理方法関する。
【0002】
【従来の技術】
近年、パーソナルコンピュータ等の個人用情報処理機器が高機能化するにつれて、写真などの画像データをデジタルデータに変換して取り込める、スキャナやデジタルカメラなどの画像入力機器に対する需要が増大している。
【0003】
一般的なスキャナは画像データを読み取るCCDなどの光電変換素子を備えており、読み取ったRGBのアナログ画像信号に適切な処理を施した後にデジタルデータに変換し、バッファ等に格納して外部に出力するように構成されている。
【0004】
読み取った多値画像データを二値化する為の画像処理回路は、読み取った1画素単位のRGBデータを1ライン単位のデータに変換して、第1のバッファに格納する入力マスキング回路と、第1のバッファからデータを読み出して、エッジ強調やスムージング処理を行い、第2のバッファへ格納するフィルター処理回路と、第2のバッファからデータを読み出して、解像度変換や倍率変換を行う変倍処理回路と、変倍処理回路から出力されるデータに対してLOG変換、黒色抽出、γ変換、および2値化(又は、多値化)を行い、第3のバッファへ格納する2値化回路と、第3のバッファからデータを読み出して、次段に接続される装置にデータを出力する出力インターフェース回路とで構成されている。
【0005】
従来の処理では、入力マスキング回路に入力された全てのデータは、入力マスキング回路と、フィルター処理回路とで処理され、第2のバッファへ格納されていた。
【0006】
また、変倍処理回路では、第2のバッファから読み出した入力画像データを補間(例えば、線形補間)して、出力値を求めている。図8は、所望の出力画像位置の近傍の入力データから出力データを求める様子を示している。図5において、出力画素データPの値は、その画素を囲む4点の入力画素データA、B、C、Dと、入力画素の主走査方向間隔Lおよび副走査方向間隔Lsと、4点の入力画素の内の1点から出力画素までの距離(主走査方向距離;n、副走査方向距離;m)との関数で表される。
【0007】
特開平09−179968号公報(特許文献1)には、これと同様な変倍処理における補間処理に関する記載がある。
【0008】
【特許文献1】
特開平09−179968号公報
【0009】
【発明が解決しようとする課題】
ところで、変倍処理回路で解像度を低くしたり、サイズの縮小処理を行う場合においては、所望の出力値を得るため処理で使用しない不要な入力データが発生する場合がある。例えば、サイズを33.3%縮小する処理の場合、主走査方向において3画素毎に1画素の不要な入力データが発生し、副走査方向において3ライン毎に1ラインの不要な入力データが発生する。
【0010】
しかしながら、従来の画像処理回路では、上記で述べたようにフィルター処理回路は全ての入力データを処理するため、変倍処理回路で不要となるデータであっても、無条件に第2のバッファへ格納する処理を行っていた。
【0011】
従って、変倍処理回路以降の処理は、フィルター処理回路が不要なデータの格納を終え、次の有効なデータを格納し終えるまで待つ必要があり、無駄な待ち時間により処理速度が低下するという問題が生じていた。
【0012】
本発明は以上のような状況に鑑みてなされたものであり、変換処理で使用しないデータの格納処理を省略し、全体の処理時間を短縮することのできる画像処理装置および画像処理方法を提供することを目的とする。
【0013】
【課題を解決するための手段】
本発明の画像処理装置は上述の課題を達成するために、画素データを格納する格納手段と、
入力された画像データを所定数に分割した画素データの組を、所定の順序で前記格納手段に格納する格納処理手段と、
前記格納手段に格納された画素データに対して所定の処理を施して、出力画像の各画素データを求める変換手段と、
前記所定の順序に従って前記格納手段に次に格納される前記画素データの組が、前記変換手段で使用されるか否かを判断する判断手段と、
前記判断手段で前記画素データの組が前記変換手段で使用されないと判断された場合、該画素データの組が前記格納手段に格納されないように前記格納処理手段を制御する格納制御手段とを備えている。
【0014】
また、上述の課題を達成する本発明の画像処理方法は、入力された画像データを所定数に分割した画素データの組を、所定の順序で格納手段に格納する格納処理工程と、
前記格納手段に格納された画素データに対して所定の処理を施して、出力画像の各画素データを求める変換工程と、
前記所定の順序に従って前記格納手段に次に格納される前記画素データの組が、前記変換工程で使用されるか否かを判断する判断工程と、
前記判断工程で前記画素データの組が前記変換工程で使用されないと判断された場合、該画素データの組が前記格納手段に格納されないように前記格納処理工程を制御する格納制御工程とを備えている。
【0015】
更に、上述の課題は、画素入力手段から入力された画像データに対して画像処理を行い、記録手段に対して出力する画像処理装置であって、
ラインメモリをr本備えた第1記憶手段と、
前記r本のラインメモリに対して順にデータを格納する第1格納制御手段と、前記r本のラインメモリから読み出したデータを入力し、フィルター処理を行うフォル他手段と、
前記フィルター処理がなされたデータを格納するラインメモリをs本備えた第2記憶手段と、
前記フィルター処理が行われる毎に、前記s本のラインメモリに対して順にデータを格納する第2格納制御手段と、
前記フィルター手段からの指示を受けて、前記第2記憶手段から読み出したデータに対して変倍処理を行う変倍手段とを含み、
前記変倍手段は、変倍率に基づいて、所定のラインデータに対するフィルター処理を省く指示を出力する、本発明の画像処理装置によっても達成される。
【0016】
すなわち、入力された画像データを所定数に分割した画素データの組を、所定の順序で格納手段に格納し、格納された画素データに対して所定の処理を施して、出力画像の各画素データを求める変換処理を行う際に、格納手段に次に格納される画素データの組が、変換処理で使用されるか否かを判断し、変換処理で使用されないと判断された画素データの組が格納手段に格納されないように制御する。
【0017】
従って、変換処理で使用されない不要なデータの格納処理を省略することができ、画像処理全体での処理速度を向上させることができる。
【0018】
【発明の実施の形態】
以下添付図面を参照して本発明の好適な実施形態について詳細に説明する。
【0019】
[第1の実施形態]
図1は、本発明の画像処理装置の第1の実施形態の構成を示す制御ブロック図である。
【0020】
本実施形態の画像データ処理装置は、入力されたRGBデータを補正する入力マスキング回路(MSKI)1と、第1バッファ(フィルタバッファ)2と、フィルター処理回路(FIL)3と、第2バッファ(変倍バッファ)4と、変倍処理回路(MAG)5と、DEDCブロック6と、第3バッファ(出力バッファ)7と、インタフェース(IF)8とから構成されている。
【0021】
入力されるデータは、画像入力部で読み取られた画像データであり、このデータは8ビット幅のR、G、Bの色成分のデータである。また、処理されたデータの出力先は、画像記録部である。この出力データは、例えばパックビッツ形式のデータである。
【0022】
図14は、画像処理装置と画像入力部142と画像記録部144を説明する図である。画像入力部142は例えば、ラインセンターを備えたスキャナーであり、その解像度は、600dpi×1200dpiである。
【0023】
画像記録部144は、プリンターやプリンターのエンジン部である。解像度は360dpi×360dpiである。
【0024】
画像処理部143は、図1の入力マスキング回路1、フィルター処理回路3、変倍処理回路5、DEDCブロック6、インターフェース(出力手段)8で構成されている。この画像処理部143は、例えばASICなどで、1チップ化されている。メモリ145は、第1バッファ2、第2バッファ4、第3バッファ、CPUの作業用のエリアを備えている。CPU141は画像処理部143の制御を行う。
【0025】
操作/表示部147は、解像度変換や変倍の設定を行うことができる。CPU141は操作/表示部の処理、画像入力部142や画像記録部との通信などを行う。
【0026】
CCD等の読み取り手段で読み取った1画素単位のRGBデータは、入力マスキング回路1からデータの送信リクエスト信号が出力されると、同期信号に同期して、入力マスキング回路1に入力される。入力マスキング回路1は、受信したデータを、第1バッファ2へ順次格納していく。そして、第1バッファ2に、1ライン(1ラスター)分のデータを格納し終えると、フィルター処理回路3に対し、起動信号を送信する。フィルター処理回路3は、第1バッファ2にフィルター処理に必要な副走査方向のドット数分のデータが格納されたら、第1バッファ2からデータを読み出して処理を行う。例えば、フィルター処理回路3が縦横5×5画素のマトリックスで処理する場合には、5ライン分のデータが第1バッファ2に格納されるまでは、入力マスキング回路1からの起動信号を無視する。
【0027】
フィルター処理回路3は、処理し終えたデータを第2のバッファ4に格納する。そして、2ライン分のデータを格納し終えると、変倍処理回路5に起動信号を送信する。変倍処理回路5は処理を開始してから終了するまでの間、フィルター処理回路3に対してBUSY信号を送信し、フィルター処理回路3が、次のラインのデータを、第2のバッファ4へ書き込まないように制御する。
【0028】
図10は、第1バッファ2、フィルター回路3、第2バッファ4についてのデータの格納を説明する図である。FRAM1から5のそれぞれは、24ビット幅のメモリであり、8ビット幅のR、G、Bのデータについて最大走査幅分のデータが格納できる。
【0029】
第1バッファのFRAM1からFRAM5に、それぞれ1ライン目のデータから5ライン目のデータが入力され、フィルター回路3はフィルター処理を行う。その結果が、第2バッファ4のMRAM1に格納される。
【0030】
そして、次に、FRAM1に、6ライン目のデータが格納される。2ライン目のデータから6ライン目のデータが、フィルター回路3で処理され、第2バッファ4のMRAM2に格納される。そして、次に、FRAM2に3ライン目のデータが格納され、3ライン目のデータから7ライン目のデータが、フィルター回路3で処理され、第2バッファ4のMRAM1に格納される。
【0031】
この第2バッファ4において、MRAM1、2のそれぞれには、24ビット幅のメモリであり、8ビット幅のR、G、Bのデータが最大走査幅分のデータが格納できる。
【0032】
変倍処理回路5は、第2のバッファ4から順次データを1画素づつ読み出して処理を行い、1画素処理する毎に、DEDCブロック6に転送する。変倍処理回路5は、リクエスト信号(REQ信号)をDEDCブロック6へ出力し、DEDCブロック6が出力するACK信号を受け取れば次の画素の処理を行う。
【0033】
このDEDCブロック6は、RGBのデータをCMYのデータに変換するLOG変換処理、CMYのデータをCMYKのデータに変換する出力マスク処理、γ変換処理、二値化処理を順に行う。
【0034】
二値化されたデータは、第3バッファ7に格納される。この第3バッファは、32ビット幅のメモリであり、8ビット幅のC、M、Y、Kのデータについて最大走査幅分(1ライン)のデータを4ライン分格納することができる。
【0035】
IF8は、格納された各色(C、M、Y、K)のデータについて、1ライン分のデータが格納されると、それぞれデータがパッキングされる。この1ライン分のデータが、画像記録部へ出力される。なお、IF8は、第3バッファ7がデータでフルになった場合には、変倍処理回路5の変換処理を中断させるために、変倍処理回路5に対してBUSY信号を出力する(図1のS11)。
【0036】
ここで、図13を用いて、画像記録部(プリンター)の概略を説明する。1305は記録ヘッドであり、キャリッジ1304上に搭載されてシャフト1303に沿って長手方向(主走査方向)に往復運動可能となっている。記録ヘッドより吐出されたインクは、記録ヘッドと微小な間隔をおいて、プラテン1301に記録面を規制された記録媒体1302に到達し、その上に画像を形成する。
【0037】
記録ヘッドには、フレキシブルケーブル1319を介して画像データに応じて吐出信号が供給される。なお、1314はキャリッジ1304をシャフト1303に沿って走査させるためのキャリッジモーターである。1313はモーター1314の駆動力をキャリッジ1304に伝達するワイヤである。また、1318はプラテンローラー1301に結合して被記録媒体1302を搬送させるための搬送モーターである。
【0038】
記録ヘッドの解像度は360dpiである。この記録ヘッドは、インクジェット方式でブラック用(K)は320本、カラー用(C,M,Y)はそれぞれ128本の記録素子が配列されている。従って、例えばブラックについては、1回の走査記録で最大320ラスター分の記録を行うことができる。
【0039】
記録素子は駆動部とノズルから構成されており、駆動部は、ヒーターによりインクに熱を与えることが可能になっている。この熱によりインクは膜沸騰し、この膜沸騰による気泡の成長または収縮によって生じる圧力変化によって、ノズルからインクが吐出される。
【0040】
図11、図12は、各処理のタイミングを説明する図である。図11は、縮小率が50%の場合、図12は、縮小率が50%未満(例えば25%、33.3%など)の場合に対応している。変倍処理回路5は、1ラインの処理を終えると、先のBUSY信号を解除し、フィルター処理回路3に対し、次のラインの処理開始を促す。
【0041】
縮小率が50%未満の場合には、それと同時に、変倍処理回路5は、フィルター処理回路3に対し、次のラインのデータが必要か不要かを示す信号を送信する。フィルター処理回路3は、この信号を参照して変倍処理回路5が次のラインのデータを必要としている場合には、次のラインの処理を行い、変倍処理回路5が次のラインのデータを必要としていない場合には、次のラインの処理を省略し、更に次のラインのデータの処理を行う。
【0042】
図2は、図1に示した構成の主要部10において、フィルター処理回路3、第2バッファ4および変倍処理回路5間でやりとりするデータおよび信号を示した図である。
【0043】
フィルター処理回路3から第2バッファ4へは、書き込み制御信号と共に書き込みデータが送信される。変倍処理回路5から第2バッファ4へは読み込み制御信号が送信され、この信号を受信すると第2バッファ4から変倍処理回路5へ読み込みデータが送信される。フィルター処理回路3から変倍処理回路5へは、データを格納する度に起動信号が送信され、変倍処理回路5からフィルター処理回路3へは、処理中を示すBUSY信号および次のラインが必要であるか否かを示す要・不要信号が送信される。
【0044】
図4は、本実施形態における変倍処理回路5の入力画素と出力画素との関係を示す図であり、この図を参照して、変倍処理回路5が、次のラインのデータが必要であるか不要であるかを判断する方法について説明する。なお、入力画素11、12、13、…が並んでいる方向は、記録ヘッドの走査方向である、主走査方向である。また、入力画素11、21、31、…が並んでいる方向は、記録ヘッドのノズルの配列方向であり、また記録媒体の搬送方向でもある、副走査方向である。
【0045】
ここでは、入力画素の画素間の距離(L,Ls)を10とし、サイズを33.3%に縮小する場合について説明する。なお、図中の各○印は画素データを示し、中の数字の上位の桁は行数、下位の桁は各行における何番目のデータであるかを示している。なお、この縮小率は、操作/表示部(図14参照)において入力された解像度変換の値や変倍率で決まり、その値は、CPUを経由して変倍処理部5に設定される。なお、この変倍率は、例えば、25%から400%の範囲をカバーしている。
【0046】
まず、第2のバッファから、入力画像データのd11(第1ラインの1画素目のデータ)、d12(第1ラインの2画素目のデータ)、d21(第2ラインの1画素目のデータ)、d22(第2ラインの2画素目のデータ)の4つの画素値を読み出し、出力データdout11を決定する。ここでは、d11の値をそのまま用いるが、入力された4つの画素値に対して各種補間処理を行って、dout11の画素値を決定してもよい。
【0047】
そして、主走査方向へデータの処理を進める。次に出力するデータは、最初の画素から主走査方向に、
出力画素間の距離=入力画素の間隔/主走査方向の倍率=10/33.3%=30、だけ距離をおいた位置のデータである。
【0048】
従って、d14,d15,d24,d25から得られる画像データとなる。ここでは、d14のデータをそのままdout12とするが、入力された4つの画素値に対して各種補間処理を行って、dout12の画素値を決定してもよい。
【0049】
そして、dout13、dout14、…と主走査方向に順に出力画素を決定する。このようにして第1ラインの出力画素をすべて決定した後、第2ライン、第3ライン、…と繰り返し処理を行っていく。
【0050】
そして、縮小率が50%より小さい場合には、次のライン(ここでは、第3番目入力ライン)が必要であるかどうかを判断する。この判断は、第1ラインに対するdout11の副走査方向の位置(M)と、対象となるラインが現在処理されているラインを含めて何番目であるのかを示す数(N)と、副走査方向の出力画素間の距離(K)と、副走査方向の入力画素の画素間の距離(Ls)より、
K+M ≧ N×Ls (1)
なら、次のラインのデータは不要であり
K+M < N×Ls (2)
なら、次のラインデータは必要であると、判断する。
【0051】
図4に示した例において3番目のラインでは、M=0、N=3、K=30、Ls=10であるため、上記式(1)に合致し、3番目のラインのデータは不要であると判断される。
【0052】
このようにして、図12に示すように、変倍処理回路5が次のラインのデータは不要であると判断した場合には、フィルター処理回路3に対して、BUSY信号の解除と同時に、要・不要信号をハイレベルにして、次のラインのデータは不要であることを伝える。これを受け取ったフィルター処理回路3は、次の(第3ライン目の)処理を省略する。
【0053】
そして、変倍処理回路では第4ラインに対して上記判断を行うと、M=0、N=4、K=30、Ls=10であるため、上記式(2)に合致し、第4ラインが必要であると判断して、第4ラインが必要であることを示す要・不要信号をローレベルにして、フィルター処理回路3に送信する。フィルター処理回路3は、第4および第5ラインの2つのラインの処理を終えると、変倍処理回路5に対して起動信号を送信する。この起動信号を受信した変倍処理回路5は、出力の第2ラインの処理を行う。
【0054】
尚、出力の第2ライン終了後に、次の入力ラインが必要であるかどうかを判断する場合の副走査方向の位置(M)は、入力の第4ラインに対するdout21の副走査方向の位置の値になる。
【0055】
以上のような処理を繰り返して、入力画像のサイズを33.3%に縮小した画像が得られる。
【0056】
次に、図5を参照して、変倍処理回路5がサイズを25%に縮小する場合について、次のラインのデータが必要であるか不要であるかを判断する方法について説明する。他の条件については上記図4に関するものと同じであるとする。
【0057】
まず、第2のバッファから、入力画像データのd11、d12、d21、d22の4つの画素値を読み出し、出力データdout11を決定する。ここでは、d11の値をそのまま用いるが、入力された4つの画素値に対して各種補間処理を行って、dout11の画素値を決定してもよい。
【0058】
そして、主走査方向へデータの処理を進める。次に出力するデータは、最初の画素から主走査方向に、
出力画素間の距離=入力画素の間隔/主走査方向の倍率=10/25%=40、だけ距離をおいた位置のデータである。
【0059】
従って、d15,d16,d25,d26から得られる画像データとなる。ここでは、d15のデータをそのままdout12とするが、入力された4つの画素値に対して各種補間処理を行って、dout12の画素値を決定してもよい。
【0060】
このようにして出力の第1ラインの処理を終える。その後、次のライン(第3番目入力ライン)が必要であるかどうかを判断する。この判断は、上記と同様に式(1)と(2)とのどちらに合致するかで判断する。
【0061】
図5に示した例において3番目のラインでは、M=0、N=3、K=40、Ls=10であるため、上記式(1)に合致し、3番目のラインのデータは不要であると判断され、変倍処理回路5はフィルター処理回路3に対して、BUSY信号の解除と同時に、上記の要・不要信号で、第3ラインのデータは不要であることを伝える。これを受け取ったフィルター処理回路3は、第3ライン目の処理を省略する。
【0062】
そして、変倍処理回路が第4ラインに対して上記判断を行うと、M=0、N=4、K=40、Ls=10であるため、ここでも上記式(1)に合致する。従って、変倍処理回路5はフィルター処理回路3に対して、上記の要・不要信号で、第4ラインのデータは不要であることを伝える。これを受け取ったフィルター処理回路3は、第4ライン目の処理を省略する。
【0063】
更に、変倍処理回路が第5ラインに対して上記判断を行うと、M=0、N=5、K=40、Ls=10であるため、上記式(2)に合致し、第5ラインが必要であると判断して、第5ラインが必要であることを示す要・不要信号をフィルター処理回路3に送信する。フィルター処理回路3は、第5および第6ラインの2つのラインの処理を終えると、変倍処理回路5に対して起動信号を送信する。この起動信号を受信した変倍処理回路5は、出力の第2ラインの処理を行う。
【0064】
このようにして、変倍処理回路5では様々な倍率に対して、倍率変換処理で使用しない不要なラインを識別して、フィルター処理回路3での処理を省略することができる。
【0065】
ここで、図9のフローチャートを参照して変倍処理回路5の処理について再度説明する。
【0066】
始めに、フィルター処理回路3からの起動信号を受信するまで待ち(ステップS901)、起動信号を受信したらBUSY信号を送信して(ステップS902)データを第2バッファ4から読み込み、1ラインの変倍処理を行u(捨てプS904)。
【0067】
1ラインの変倍処理が終了したら、処理すべきデータが終了したか否かを判定し(ステップS905)、データがまだある場合には次のラインが必要か不要かを上記の式(1)および(2)によって判断し(ステップS906)、次のラインが必要であれば、フィルター処理回路3に要信号を送信し(ステップS907)、BUSY信号を解除して(ステップS908)、再度フィルター処理回路3からの起動信号を待つ。
【0068】
一方、ステップS906で次のラインが不要であると判断されたら、フィルター処理回路3に要・不要信号を送信し(ステップS909)、判断対象となるラインを1つインクリメントし(ステップS910)、ステップS906で再度次のラインが必要か不要かを判断する。
【0069】
ステップS905で、処理すべきデータが終了していれば、BUSY信号を解除して(ステップS911)、処理を終了する。
【0070】
上記では画像処理として変倍処理を行う場合を例に挙げて説明したが、本実施形態は変倍処理以外の画素値を用いて出力データを求める、階調変換などの他の画像処理処理にも適用できる。
【0071】
図3は、本実施形態の変形例の主要部分の構成を図2と同様に示した図である。
【0072】
本変形例は、フィルター処理回路3、第2バッファ4、変倍処理回路5に対応して、格納処理回路3’、バッファ4’、複数の画素の値から出力する位置の画素の値を求める変換回路5’をそれぞれ有している。
【0073】
格納処理回路3’からバッファ4’へは書き込み制御信号と共に書き込みデータが送信され、変換回路5’からバッファ4’へは読み込み制御信号が送信され、これに応答してバッファ4’から変換回路5’へ読み込みデータが送信される。また、格納処理回路3’から変換回路5’へは起動信号が送信され、変換回路5’から格納処理回路3’へは動作の実行を示す実行中信号と、内部の判断回路の判断結果を示す判断結果伝達信号とが送信される。
【0074】
変換回路5’内部の判断回路は、変換回路の行う処理で、格納処理回路3’が次にバッファ4’へ格納する1組のデータが必要であるか否かを判断する。変換回路はこの判断結果を判断結果伝達信号で格納処理回路3’へ伝え、格納処理回路はこの信号の状態に従って、次の1組のデータのバッファ4’への格納を実行するかまたはその処理をスキップする。
【0075】
以上説明したように本実施形態によれば、1組の画像データを解像度や倍率を変換する処理等で使用するか否かを判別し、画像データを50%未満に縮小する場合に、処理に使用しない1組の画像データのバッファへの格納を省略することができる。従って、バッファへの格納時間を短縮でき、画像処理全体にかかる時間を短縮できる。
【0076】
例えば、画像データの解像度を1200dpiから360dpiに変換し縮小率として30%になる場合や、画像データの解像度を600dpiから360dpiに変換(縮小率=60%)し、さらに70%の縮小処理を行うことで、トータルの縮小率が42%(=60%×70%)となる場合に、有効である。
【0077】
[第2の実施形態]
第2の実施形態は、上記で説明した第1の実施形態と同様な画像処理装置であり、以下では相違点のみを説明して同様な部分についての説明を省略する。
【0078】
図6は、第2の実施形態の主要部分を図2と同様に示した図である。本実施形態では、ラインのデータが変倍処理回路5で必要か否かの判断を、フィルター処理回路3が処理を開始する前にフィルター処理回路3の内部で行い、判断結果に従って、そのラインに対する処理の実行を決定すると共に、変倍処理回路5にその結果を伝えるように構成されている。
【0079】
フィルター処理回路3から第2バッファ4へは、書き込み制御信号と共に書き込みデータが送信される。変倍処理回路5から第2バッファ4へは読み込み制御信号が送信され、この信号を受信すると第2バッファ4から変倍処理回路5へ読み込みデータが送信される。フィルター処理回路3から変倍処理回路5へは、2ライン分のデータを格納する度に起動信号が送信され、次のラインが不要である場合にはラインスキップ信号が送信される。一方、変倍処理回路5からフィルター処理回路3へは、処理中を示すBUSY信号が送信される。
【0080】
フィルター処理回路3で行うラインが必要か否かの判断は、上記第1の実施形態で説明したのと同様に、式(1)および(2)のどちらに合致するかに従って行われる。
【0081】
そして、判断結果が必要であれば、通常通り次のラインの処理を行い、判断結果が不要であれば、次の1ラインに対する処理を省略して変倍処理回路5にラインスキップ信号を送信し、更に次のラインに対して、ラインが必要か否かの判断を行う。そして、変倍処理回路5で処理を行うために必要な2ライン分のデータを第2バッファに格納したら、変倍処理回路5に起動信号を送信する。
【0082】
一方、変倍処理回路5は、フィルター処理回路3から起動信号が送信された後、第2バッファ4に格納された2ライン分のデータを使用して倍率変換処理を行い、その間フィルター処理回路3に対してBUSY信号を送信する。
【0083】
上記で説明した変倍処理以外にも本実施形態を適用できる。図7は、本実施形態の変形例の主要部分の構成を図6と同様に示した図である。
【0084】
本変形例は、フィルター処理回路3、第2バッファ4、変倍処理回路5に対応して、格納処理回路3’、バッファ4’、複数の画素の値から出力する位置の画素の値を求める変換回路5’をそれぞれ有している。
【0085】
格納処理回路3’からバッファ4’へは書き込み制御信号と共に書き込みデータが送信され、変換回路5’からバッファ4’へは読み込み制御信号が送信され、これに応答してバッファ4’から変換回路5’へ読み込みデータが送信される。また、格納処理回路3’から変換回路5’へは起動信号と内部の判断回路の判断結果を示す判断結果伝達信号とが送信され、変換回路5’から格納処理回路3’へは動作の実行を示す実行中信号が送信される。
【0086】
格納処理回路3’内部の判断回路は、変換回路の行う処理で、次の1組のデータが必要であるか否かを判断する。格納処理回路3’はこの判断結果を判断結果伝達信号で変換回路5’へ伝えると共に、この信号の状態に従って、次の1組のデータのバッファ4’への格納を実行するかまたはその処理をスキップする。
【0087】
以上説明したように本実施形態によれば、1組の画像データを解像度や倍率を変換する処理等で使用するか否かを判別し、処理に使用しない1組の画像データのバッファへの格納を省略することができる。従って、バッファへの格納時間を短縮でき、画像処理全体にかかる時間を短縮できる。
【0088】
[第3の実施形態]
第3の実施形態は、上記で説明した第1および第2の実施形態と同様な画像処理装置であり、以下では相違点のみを説明して同様な部分についての説明を省略する。
【0089】
上記第1および第2の実施形態では変倍処理で必要であるか否かをライン毎に判断していたが、本実施形態では変倍率から不要となるラインの本数を求めて判断に係る時間を短縮するものである。
【0090】
本実施形態では上記第1および第2の実施形態で用いた式(1)および(2)に代えて、
{[(K+M)/Ls]−2} (3)
を求めてその整数部分を不要となるライン数と判断して、現在処理中のラインの次から該当するライン数だけスキップして処理を行う。
【0091】
上記第1の実施形態において例として示した条件を適用すると、変倍率33.3%の場合に対しては、K=30、M=0、Ls=10であるため、式(3)の値は1となり、第2バッファ4に2本格納した次のライン1本のみが不要となることがわかる。
【0092】
また、変倍率25%の場合に対しては、K=40、M=0、Ls=10であるため、式(3)の値は2であるため、第2バッファ4に2本格納した次の2本のラインが不要となることがわかる。
【0093】
なお、ここでは2ライン分の画像データを用いて変倍処理を行う場合について説明したが、変倍処理に用いるライン数が2以外の場合には、式(3)の最後の数字2の代わりに、用いるラインの数を使用する。
【0094】
以上説明したように本実施形態によれば、サイズを縮小する場合に連続する複数のラインが不要となることを容易に判断できるので、画像のサイズを大幅に縮小する際に処理に使用しないデータを1度に認識でき、バッファへの格納時間を短縮して、画像処理全体にかかる時間を短縮できる。
【0095】
【他の実施形態】
以上説明した実施形態では、記録ヘッドの解像度は360dpiとしたが、この値に限定するものではなく、例えば600dpiや1200dpiでも構わない。また、スキャナーの読み取り解像度(入力解像度)も例えば2400dpi等でも構わない。
【0096】
また、DEDCブロック6において、2値化処理の変わりに、N値処理(例えば3値や4値)を行うようにしても構わない。
【0097】
解像度変換についても、600dpiから360dpiに変換する場合に限定するものではなく、例えば1200dpiから600dpiに変換する場合でも構わない。
【0098】
また、上記実施形態は、ラインデータなどの1連のデータが変倍処理等を行う際に必要であるか否かを、バッファにデータを格納する手段または変倍処理を行う手段のいずれかで実行するものであるが、この判断を格納処理を行う手段と変倍処理を行う手段との両方に設け、両者間の判断結果を示す信号をなくすことも可能である。
【0099】
この場合、バッファへのデータの書き込み処理と、バッファからのデータの読みだし処理を並行して実行するような場合には、各々の処理開始直前に判断処理が実行でき、その結果に基づいて次の処理を決定できる為、判断結果にタイムラグが無く、処理の効率化をはかる事ができる。
【0100】
なお、本発明は、複数の機器(例えばホストコンピュータ、インタフェイス機器、リーダ、プリンタなど)から構成されるシステムに適用しても、一つの機器からなる装置(例えば、複写機、ファクシミリ装置など)に適用してもよい。
【0101】
また、本発明の目的は、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体(または記録媒体)を、システムあるいは装置に供給し、そのシステムあるいは装置のコンピュータ(またはCPUやMPU)が記憶媒体に格納されたプログラムコードを読み出し実行することによっても、達成されることは言うまでもない。この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。また、コンピュータが読み出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているオペレーティングシステム(OS)などが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【0102】
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張カードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれた後、そのプログラムコードの指示に基づき、その機能拡張カードや機能拡張ユニットに備わるCPUなどが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【0103】
本発明を上記記憶媒体に適用する場合、その記憶媒体には、先に説明した(図9に示す)フローチャートに対応するプログラムコードが格納されることになる。
【0104】
【発明の効果】
以上詳細に説明したように本発明によれば、変換処理で使用されない不要なデータの格納処理を省略することができ、画像処理全体での処理速度を向上させることができるという効果がある。
【図面の簡単な説明】
【図1】本発明の画像処理装置の第1の実施形態の構成を示すブロック図である。
【図2】図1のブロック図における主要な構成と送受信される信号を示す詳細ブロック図である。
【図3】第1の実施形態の変形例の主要構成を示す詳細ブロック図である。
【図4】第1の実施形態における変倍処理回路5の入力画素と出力画素の関係を示す第1の図である。
【図5】第1の実施形態における変倍処理回路5の入力画素と出力画素の関係を示す第2の図である。
【図6】本発明の画像処理装置の第2の実施形態の主要構成を示す詳細ブロック図である。
【図7】第2の実施形態の変形例の主要構成を示す詳細ブロック図である。
【図8】変換処理における入力画素と出力画素の位置関係を示す図である。
【図9】第1の実施形態の変倍処理回路の動作を示すフローチャートである。
【図10】第1バッファ、フィルター回路、第2バッファについてのデータの格納を説明する図である。
【図11】縮小率が50%の場合の各処理のタイミングを説明する図である。
【図12】縮小率が50%未満の場合の各処理のタイミングを説明する図である。
【図13】画像記録部(プリンター)の概略を説明するための図である。
【図14】画像処理装置と画像入力部と画像記録部を説明する図である。
【符号の説明】
1 入力マスキング回路
2、4、7 バッファ
3 フィルター処理回路
5 変倍処理回路
6 DEDCブロック
8 インタフェース
Claims (13)
- 画素データを格納する格納手段と、
入力された画像データを所定数に分割した画素データの組を、所定の順序で前記格納手段に格納する格納処理手段と、
前記格納手段に格納された画素データに対して所定の処理を施して、出力画像の各画素データを求める変換手段と、
前記所定の順序に従って前記格納手段に次に格納される前記画素データの組が、前記変換手段で使用されるか否かを判断する判断手段と、
前記判断手段で前記画素データの組が前記変換手段で使用されないと判断された場合、該画素データの組が前記格納手段に格納されないように前記格納処理手段を制御する格納制御手段と、
を備えることを特徴とする画像処理装置。 - 前記判断手段および前記格納制御手段が、前記変換手段の内部に設けられていることを特徴とする請求項1に記載の画像処理装置。
- 前記判断手段および前記格納制御手段が、前記格納処理手段の内部に設けられていることを特徴とする請求項1に記載の画像処理装置。
- 前記判断手段および前記格納制御手段が、前記変換手段および前記格納処理手段の内部にそれぞれ設けられていることを特徴とする請求項1に記載の画像処理装置。
- 前記画素データの組は、入力画像の1ライン内にある画素データからなることを特徴とする請求項1から4のいずれか1項に記載の画像処理装置。
- 前記判断手段は、前記変換手段が前記所定の処理に用いる画素データの位置関係から、次に格納される前記画素データの組が前記変換手段で使用されるか否かを判断することを特徴とする請求項1から5のいずれか1項に記載の画像処理装置。
- 前記判断手段は、前記位置関係から、前記変換手段で次に使用される前記画素データの組を求めることを特徴とする請求項6に記載の画像処理装置
- 前記所定の処理は、入力画像の倍率を変更する処理を含むことを特徴とする請求項1から7のいずれか1項に記載の画像処理装置。
- 前記所定の処理は、入力画像の解像度を変換する処理を含むことを特徴とする請求項1から8のいずれか1項に記載の画像処理装置。
- 入力された画像データを所定数に分割した画素データの組を、所定の順序で格納手段に格納する格納処理工程と、
前記格納手段に格納された画素データに対して所定の処理を施して、出力画像の各画素データを求める変換工程と、
前記所定の順序に従って前記格納手段に次に格納される前記画素データの組が、前記変換工程で使用されるか否かを判断する判断工程と、
前記判断工程で前記画素データの組が前記変換工程で使用されないと判断された場合、該画素データの組が前記格納手段に格納されないように前記格納処理工程を制御する格納制御工程と、
を備えることを特徴とする画像処理方法。 - 画素入力手段から入力された画像データに対して画像処理を行い、記録手段に対して出力する画像処理装置であって、
ラインメモリをr本備えた第1記憶手段と、
前記r本のラインメモリに対して順にデータを格納する第1格納制御手段と、前記r本のラインメモリから読み出したデータを入力し、フィルター処理を行うフォル他手段と、
前記フィルター処理がなされたデータを格納するラインメモリをs本備えた第2記憶手段と、
前記フィルター処理が行われる毎に、前記s本のラインメモリに対して順にデータを格納する第2格納制御手段と、
前記フィルター手段からの指示を受けて、前記第2記憶手段から読み出したデータに対して変倍処理を行う変倍手段とを含み、
前記変倍手段は、変倍率に基づいて、所定のラインデータに対するフィルター処理を省く指示を出力することを特徴とする画像処理装置。 - ラインメモリをt本備えた第3記憶手段と、
前記t本のラインメモリに格納されたデータを記録手段に対して出力する出力手段と、を更に備えることを特徴とする請求項11に記載の画像処理装置。 - 前記記録手段は、インクを吐出する記録ヘッドを走査して記録媒体に記録を行う記録装置であるでことを特徴とする請求項11又は12に記載の画像処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003134742A JP2004048709A (ja) | 2002-05-22 | 2003-05-13 | 画像処理装置および画像処理方法 |
US10/442,086 US7304763B2 (en) | 2002-05-22 | 2003-05-21 | Image processing apparatus and method |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002147999 | 2002-05-22 | ||
JP2003134742A JP2004048709A (ja) | 2002-05-22 | 2003-05-13 | 画像処理装置および画像処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004048709A true JP2004048709A (ja) | 2004-02-12 |
Family
ID=29552349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003134742A Withdrawn JP2004048709A (ja) | 2002-05-22 | 2003-05-13 | 画像処理装置および画像処理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7304763B2 (ja) |
JP (1) | JP2004048709A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101894362A (zh) * | 2010-07-05 | 2010-11-24 | 昆山龙腾光电有限公司 | 一种图像放大装置及方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7084889B2 (en) * | 2003-10-23 | 2006-08-01 | Silicon Integrated Systems Corp. | Digital picture scaling |
US9172505B1 (en) * | 2012-09-21 | 2015-10-27 | Altera Corporation | Methods and apparatus for frame detection |
JP6241292B2 (ja) * | 2014-01-27 | 2017-12-06 | 株式会社リコー | 集積回路、画像処理装置および画像形成装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5335295A (en) * | 1991-05-08 | 1994-08-02 | International Business Machines Corporation | System and method for scaling a digital image |
US5901274A (en) * | 1994-04-30 | 1999-05-04 | Samsung Electronics Co. Ltd. | Method for enlargement/reduction of image data in digital image processing system and circuit adopting the same |
JPH09179968A (ja) | 1995-12-27 | 1997-07-11 | Canon Inc | 画像処理装置及び方法 |
JPH10240612A (ja) * | 1997-02-27 | 1998-09-11 | Canon Inc | データ読出装置及び方法とそれを用いた印刷装置 |
US6339434B1 (en) * | 1997-11-24 | 2002-01-15 | Pixelworks | Image scaling circuit for fixed pixed resolution display |
JP3740379B2 (ja) * | 2000-04-19 | 2006-02-01 | キヤノン株式会社 | 画像処理装置及び画像処理方法 |
US6859289B1 (en) * | 2000-05-23 | 2005-02-22 | Silverbrook Research Pty Ltd | Print engine/controller with color mask |
US6941025B2 (en) * | 2001-04-19 | 2005-09-06 | International Business Machines Corporation | Simultaneous vertical spatial filtering and chroma conversion in video images |
-
2003
- 2003-05-13 JP JP2003134742A patent/JP2004048709A/ja not_active Withdrawn
- 2003-05-21 US US10/442,086 patent/US7304763B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101894362A (zh) * | 2010-07-05 | 2010-11-24 | 昆山龙腾光电有限公司 | 一种图像放大装置及方法 |
Also Published As
Publication number | Publication date |
---|---|
US20030218774A1 (en) | 2003-11-27 |
US7304763B2 (en) | 2007-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7095545B2 (ja) | 画像処理装置、画像処理方法、および印刷装置 | |
US7616357B2 (en) | Image processing apparatus, method for controlling image processing apparatus | |
US20060209116A1 (en) | Inkjet printer and multifunctional machine | |
JP2004048709A (ja) | 画像処理装置および画像処理方法 | |
JP7181501B2 (ja) | 画像処理装置、および、コンピュータプログラム | |
JP5644062B2 (ja) | 画像処理装置 | |
JP4941157B2 (ja) | ぬりえ製造装置、ぬりえ製造方法及びそのプログラム | |
JP5228672B2 (ja) | 画像出力装置、画像出力システム、画像出力方法、コンピュータプログラム、及び記録媒体 | |
JP2011031548A (ja) | 画像処理装置 | |
JP4753253B2 (ja) | 画像処理装置 | |
JP2010012635A (ja) | 記録装置 | |
JPH10178537A (ja) | 画像処理装置及び方法 | |
JP4456823B2 (ja) | ドット形成有無の判断結果をグループ分けして記憶しながら画像を印刷する印刷装置、およびそのための印刷制御装置 | |
JP2005111802A (ja) | 印刷装置、印刷方法、及びプログラム | |
JP2005305832A (ja) | 印刷装置 | |
JP2005111843A (ja) | 印刷装置、印刷方法、及びプログラム | |
JP2002118756A (ja) | データ転送方法とデータ転送装置と画像処理装置及び画像形成装置 | |
JP2005117559A (ja) | 画像読取装置、印刷装置及び画像データの読取方法 | |
JP2005117558A (ja) | 画像読取装置、印刷装置及び画像データの読取方法 | |
KR100306747B1 (ko) | 셔틀방식 스캐너의 화상편차 보정방법_ | |
JP2005305833A (ja) | 印刷装置 | |
JP3278340B2 (ja) | 画像読取装置及び画像記録装置 | |
JP2000184218A (ja) | 画像処理装置およびシステム | |
JP5369710B2 (ja) | 画像形成装置、画像形成制御方法、画像形成制御プログラム及び記録媒体 | |
JP2005117328A (ja) | 印刷装置、オーダーシートのチェック方法、及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060801 |