JPH05190771A - モード変更可能な内部回路を有する電子回路 - Google Patents

モード変更可能な内部回路を有する電子回路

Info

Publication number
JPH05190771A
JPH05190771A JP4021722A JP2172292A JPH05190771A JP H05190771 A JPH05190771 A JP H05190771A JP 4021722 A JP4021722 A JP 4021722A JP 2172292 A JP2172292 A JP 2172292A JP H05190771 A JPH05190771 A JP H05190771A
Authority
JP
Japan
Prior art keywords
circuit
output terminal
output
switching
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4021722A
Other languages
English (en)
Other versions
JP2760691B2 (ja
Inventor
Toshio Doi
俊雄 土居
Shoichi Kitagami
尚一 北上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4021722A priority Critical patent/JP2760691B2/ja
Publication of JPH05190771A publication Critical patent/JPH05190771A/ja
Application granted granted Critical
Publication of JP2760691B2 publication Critical patent/JP2760691B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dram (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 外部回路を接続するだけで、半導体回路の調
整,テスト等ができる。 【構成】 半導体回路14の調整,テストをする場合
は、出力端子1に外部回路(測定器15)を接続する。
接続すると、出力端子1の電圧が降下し、インバータ2
8から切換え信号が出力され、タイマA2,B3,C4
が直列に接続され、内部回路の信号が出力端子1から取
り出せる。 【効果】 出力端子1に外部回路を接続することで、内
部回路を電圧降下させ、その電圧変化を利用して回路の
機能を切換えることができ、かつ、出力端子の電圧を変
化させて内部の状態変化を外部回路にて検出できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体回路等の電子
回路に関し、特に内部回路のテスト,調整等を必要とす
るモード変更可能な内部回路を有する電子回路に関す
る。
【0002】
【従来の技術】図5は従来の電子回路の内、半導体回路
におけるシステムの構成の一例を示す模式図である。図
5において、1は出力端子、2はタイマA、3はタイマ
B、4はタイマCである。5は専用タイマであって、こ
の専用タイマ5は制御回路(図示せず)によって制御さ
れている。6はインバータ、7はコンデンサ、8は可変
コンデンサ、9,10はGND(アース)、11は発振
器である。12は時計であって、この時計12はインバ
ータ6とコンデンサ7と可変コンデンサ8とGND9,
10と発振器11とから構成されている。63は機能回
路であって、この機能回路63は時計12とタイマA2
とタイマB3とタイマC4とから構成されている。64
は半導体回路であって、この半導体回路64は出力端子
1とタイマA2とタイマB3とタイマC4と専用タイマ
5とから構成されている。15は内部回路のテスト,調
整等を行うための測定器である。
【0003】可変コンデンサ8は一端がGND10と接
続され、他端が発振器11の一端,インバータ6の入力
側と接続されている。コンデンサ7は一端がGND9と
接続され、他端が発振器11の他端,インバータ6の出
力側,タイマA2の入力側,タイマB3の入力側,タイ
マC4の入力側,専用タイマ5の一端、更に外部入力端
子またはレジスタと接続されている。タイマA2の出力
側,タイマB3の出力側,タイマC4の出力側はそれぞ
れ半導体回路64内の回路(図示せず)と接続され、専
用タイマ5の他端は出力端子1を介して測定器15と接
続されている。
【0004】この図5の半導体回路14において、通常
時の動作では、測定器15は接続されていないため、タ
イマA2,タイマB3,タイマC4からそれぞれ半導体
回路64の各回路(図示せず)に所定の周波数の信号が
出力される。
【0005】次に、半導体回路64のテストや調整を行
う場合、例えば、時計12の基準周波数を調整する場合
について説明する。時計12の基準周波数を調整する場
合は、例えば、オシロスコープ等の測定器15を出力端
子1に接続する。時計12の周波数の信号は、専用タイ
マ5により分周され、オシロスコープ等の測定器15で
観測しやすい周波数に変換される。検査担当者は、専用
タイマ5の出力信号を測定器15で観測しながら、可変
コンデンサ8の容量を調整して時計12の基準周波数の
調整を行う。
【0006】図5においては、テスト,調整等のために
専用タイマが設けられている場合について説明したが、
更に図6で示すように、専用タイマ5の代わりに、機能
回路13に含まれているタイマA2,タイマB3,タイ
マC4に論理回路を設けて行う場合もある。すなわち、
図6は従来の半導体回路におけるシステム構成の他の例
を示す模式図であり、1〜4,6〜12,15は図5と
同じ機能のものである。16〜18はOR(オア)ゲー
ト、19〜24はAND(アンド)ゲート、25〜28
はインバータ、29はGND、30は入力端子である。
13は図5の回路構成と異なる機能回路であって、この
機能回路13は、時計12とタイマA2とタイマB3と
タイマC4とOR(オア)ゲート16〜18とANDゲ
ート19〜24とインバータ25〜27とGND29と
で構成されている。また、14は図5の回路構成と異な
る半導体回路であって、この半導体回路14は出力端子
1と入力端子30と機能回路13とインバータ28とで
構成されている。
【0007】可変コンデンサ8は一端がGND10と接
続され、他端が発振器11の一端,インバータ6の入力
側と接続されている。コンデンサ7は一端がGND9と
接続され、他端が発振器11の他端,インバータ6の出
力側,タイマA2の入力側,ANDゲート20の一方の
入力側と接続されている。タイマA2は出力側が半導体
回路14内の回路(図示せず),ANDゲート19の一
方の入力側と接続されている。ORゲート16は、一方
の入力側がANDゲート19の出力側、他方の入力側が
ANDゲート20の出力側と接続され、出力側がタイマ
B3の入力側と接続されている。タイマB3は出力側が
半導体回路14内の回路(図示せず),ANDゲート2
1の一方の入力側と接続されている。また、ANDゲー
ト22は一方の入力側が外部入力端子またはレジスタ
(図示せず)と接続されている。ORゲート17は、一
方の入力側がANDゲート21の出力側、他方の入力側
がANDゲート22の出力側と接続され、出力側がタイ
マC4の入力側と接続されている。タイマC4は出力側
が半導体回路14内の回路(図示せず),ANDゲート
23の一方の入力側と接続されている。また、ANDゲ
ート24は一方の入力側がGND29と接続されてい
る。ORゲート18は一方の入力側がANDゲート23
の出力側、他方の入力側がANDゲート24の出力側と
接続され、出力側が出力端子1を介して測定器15と接
続されている。インバータ28は、入力側が入力端子3
0と接続され、出力側がANDゲート19,20,23
の他方の入力側、インバータ25を介してANDゲート
20の他方の入力側、インバータ26を介してANDゲ
ート22の他方の入力側、インバータ27を介してAN
Dゲート24の他方の入力側と接続されている。
【0008】この図6の半導体回路14において、通常
時の動作では、測定器15は接続されていない。ここ
で、入力端子30に「H」信号が入力されると、インバ
ータ28の出力が反転して「L」信号の状態となる。こ
の結果、ANDゲート19,21,23が無効、AND
ゲート20,22,24がインバータ25,26,27
により「H」信号で有効となる。タイマA2,タイマB
3は、時計12の出力信号にもとづいて、半導体回路1
4の回路(図示せず)に必要な所定の周波数の信号を出
力する。また、タイマC4は外部入力端子またはレジス
タ(図示せず)の出力信号にもとづいて、半導体回路1
4の回路(図示せず)に必要な所定の周波数の信号を出
力する。
【0009】次に、この図6の半導体回路において、テ
ストや調整を行う場合、すなわち図5と同様の基準周波
数を調整する場合について説明する。初めに、オシロス
コープ等の測定器15を入力端子1に接続するととも
に、入力端子30に「L」信号を入力する。インバータ
28は入力端子30からの「L」信号を反転して、
「H」信号を出力する。この結果、ANDゲート19,
21,23が有効、ANDゲート20,22,24が無
効となり、図5における専用タイマ5の代わりに時計1
2と測定器15との間にタイマA2,タイマB3,タイ
マC4が互いに直列に接続され、時計12の出力周波数
の信号が測定器15で観測しやすい周波数に分周され
る。そして、検査担当者はタイマA2,タイマB3,タ
イマC4の、出力信号をANDゲート23,ORゲート
18,出力端子1を介して測定器15で観測しながら、
可変コンデンサ8の容量を調整して時計12の調整を行
っている。
【0010】また、図6での入力端子30の代わりにモ
ード切換え用レジスタ40が使用される場合もある。す
なわち、例えば図7で示すようにモード切換え用レジス
タ40を半導体回路14に内蔵し、そのレジスタの出力
をインバータ28入力と接続する。通常動作時はモード
切換え用レジスタ40に「1」を書込んでおき、インバ
ータ28に「H」信号が入力されるようにする。これに
より、図6の通常動作の場合と同様にタイマA2,タイ
マB3,タイマC4から半導体回路41の回路(図示せ
ず)に必要な所定の周波数の信号を出力できる。また、
テストや調整時にはモード切換え用レジスタ40に外部
から「0」を書込んでインバータ28に「L」信号を入
力して、図6における入力端子30に「L」信号が入力
された場合と同様の動作が行われるようにする。
【0011】
【発明が解決しようとする課題】従来の電子回路では、
テストや調整を行う場合には、専用タイマのようなテス
ト等のための専用ハードや専用の入力端子やモードを切
換えるモード切換え用レジスタを設ける必要があった。
このため、専用のハードが比較的大規模になるという問
題がある。また、半導体回路に入力端子を増加させるこ
とは通常好ましくないという問題もあり、また、モード
切換え用レジスタを設ける場合は他の回路機能との調整
が必要となる問題もあった。
【0012】この発明は、電子回路のテストや調整を行
う際に生じる上記問題点を解決するためになされたもの
であり、専用のハードや入力端子の増加やモード切換え
用レジスタの追加が不要なモード変更可能な内部回路を
有する電子回路を提供することを目的としている。
【0013】
【課題を解決するための手段】この第1の発明に係る電
子回路は、図1で示すように、切換え信号にもとづき通
常時の動作モードとは異なる変更機能モードに切換えら
れる内部回路(機能回路13)を有する電子回路におい
て、出力端子1に所定の大きさの抵抗31を介して電流
を供給する電源32と、上記出力端子に測定器等の外部
回路が接続された時に、所定値まで下降する電圧値を検
出して、切換え信号を出力する切換え信号出力回路(イ
ンバータ28)を有する切換え回路35とを備えた。こ
の第2の発明に係る電子回路は、図3で示すように、複
数種の切換え信号に応じて機能が通常動作モードとは異
なる変更機能モードに切換えられる内部回路(機能回路
13a)を有する電子回路において、出力端子1に所定
の大きさの抵抗31を介して電流を供給する電源32
と、上記出力端子に上記外部回路が接続された時に、上
記抵抗の大きさに依存して所定値まで下降する出力端子
の電圧値の大きさを検出して、それぞれの電圧値の大き
さに応じた異なる切換え信号を出力する複数の切換え信
号出力回路(インバータ37,36,28)を有する切
換え回路35aを備えた。
【0014】
【作用】この第1の発明における電子回路は、上記出力
端子に上記外部回路が接続されると、上記出力端子の電
圧値が抵抗によって所定値まで下降する。そして、切換
え信号出力回路に上記電圧値が検出されると、内部回路
に切換え信号が出力される。内部回路では、上記切換え
信号を受けると、通常時と異なる変更機能モードに切換
え、内部回路の信号を上記外部回路に出力する。検査担
当者は測定器等の外部回路で受けた上記信号をもとに、
テストや調整を行う。テストや調整が終了し、上記外部
回路が上記内部回路から取り外されると、上記内部回路
は通常時の機能モードに復帰する。この第2の発明にお
ける電子回路は、測定器等の外部回路が接続されると、
外部回路の抵抗によって上記出力端子の電圧値が下降す
る。この下降した電圧値を複数種の切換え信号を出力す
る切換え信号出力回路で検出する。下降した電圧値に対
応する切換え信号を内部回路に出力して、内部回路を特
定の種類の変更機能モードに切換える。また、外部回路
で受ける内部回路の信号も大きさが異なるものとなる。
【0015】
【実施例】以下、この発明の実施例を図について説明す
る。図1はこの第1の発明の一実施例である半導体回路
の模式図である。図1において、1は出力端子、2はタ
イマA、3はタイマB、4はタイマCである。6はイン
バータ、7はコンデンサ、8は可変コンデンサ、9,1
0はGND(アース)である。12は時計であって、こ
の時計12はインバータ6とコンデンサ7と可変コンデ
ンサ8とGND9,10とから構成されている。16〜
18はORゲート、19〜24はANDゲート、25〜
27はインバータ、29はGNDである。13は内部回
路としての機能回路であって、この機能回路13はタイ
マA2,B3,C4とORゲート16〜18とANDゲ
ート19〜24とインバータ25〜27とアース29と
から構成されている。28は切換え信号出力回路として
のインバータ、31は抵抗、32は電源、33はトラン
ジスタ、34はGNDである。35は切換え回路であっ
て、この切換え回路35はインバータ28と抵抗31と
電源32とトランジスタ33とGND34とから構成さ
れている。14は半導体回路であって、この半導体回路
14は機能回路13と切換え回路35とから構成されて
いる。15はテストや調整を行うためのオシロスコープ
等の測定器である。なお、1〜29は従来例(図6)と
同じ機能であるため、図6と同符号を付し、以下の構成
の説明については省略する。
【0016】機能回路13の内部の接続は既述した従来
例と同じであるため説明を省略する。出力端子1は抵抗
31の一端、インバータ28の入力側、トランジスタ3
3の一端と接続されている。抵抗31の他端は電源32
と接続され、インバータ28の出力側はANDゲート1
9,21,23の入力側とそれぞれ接続され、ANDゲ
ート20,22,24の入力側とインバータ25,2
6,27を介してそれぞれ接続されている。トランジス
タ33は、他端がGND34と接続され、ゲートがOR
ゲート18の出力側と接続されている。
【0017】図2は、この第1の発明の実施例における
動作を示すタイミング図である。次に、図1および図2
を用いてこの実施例の動作を説明する。通常時の動作
(動作モード)では、出力端子1に何も接続されておら
ず、インバータ28には電源32の電圧値(例えば5
V)が入力され、例えばインバータ28のしきい値が2
Vであれば、インバータ28の出力が「L」信号である
ため、ANDゲート20,22,24が有効、ANDゲ
ート20,22,24がインバータ25,26,27で
無効となり、各タイマA2,タイマB3,タイマC4は
半導体回路14の回路(図示せず)にそれぞれ所定の周
波数の信号を出力する。
【0018】従来と同様に、半導体回路14でテストや
調整を行う場合(変更機能モード)、例えば、時計12
の基準周波数を調整する場合は、出力端子1にオシロス
コープ等の測定器15を接続する。そして電源32から
供給される電流が、抵抗31,出力端子1を介して測定
器15に流れる。この結果、インバータ28の入力電圧
は、始めに電源32と同じ電圧、例えば、図2の「未接
続」の期間のように、5Vあっても、出力端子1に測定
器15が接続されることによって生じる電流によって1
Vまで電圧下降する。例えばインバータ28のしきい値
が2Vであれば、測定器15の接続によってインバータ
28の出力が反転し「H」信号となり、切換え信号を発
生することになる。すなわち、切換え回路35は測定器
15の接続によって機能回路13に対して切換え信号を
発生することになる。図2では、この時の出力端子1の
電圧変化を示しており、具体的にはタイマC4と出力端
子1との「未接続」期間から「接続」期間への変化を示
している。
【0019】インバータ28の出力が反転し「H」信号
になると、ANDゲート19,21,23が有効とな
り、タイマA2,タイマB3,タイマC4が直列に接続
され、時計12の出力周波数の信号がオシロスコープ等
の測定器で観測しやすい周波数の信号に分周される。そ
して、タイマC4の出力信号が切換え回路35のトラン
ジスタ33のゲートに入力される。トランジスタ33で
は、入力が「L」信号であれば、出力端子1とGND3
4が切り離されて出力端子1の電圧が1Vとなり、トラ
ンジスタ33の入力が「H」信号であれば、出力端子1
とGND34とが接続されて出力端子1の電圧は0Vに
なる。したがって、タイマA2,タイマB3,タイマC
4によって分周された時計12の周波数の信号が測定器
15で1Vの振幅で観測される。そして、図2の「接
続」期間の変化となる。検査担当者はこの周波数の信号
を観測しながら、可変コンデンサ7の容量を調整して時
計12の調整を行う。なお、この実施例での切換え回路
35を構成する抵抗はダイオード等でもよい。また、切
換え回路は通常動作時にタイマA2,タイマB3,タイ
マC4を独立して動作させ、テストや調整時にこれらの
タイマを互いに直列接続する機能をもてばよく、上記実
施例の構成に限定されるものではない。
【0020】図3は、この第2の発明の一実施例である
半導体回路のシステム構成の一例を示す模式図である。
図3において、36,37は切換え信号出力回路として
のインバータ、35aは切換え回路であって、この切換
え回路35aは抵抗31と電源32とインバータ28,
36,37とトランジスタ33とGND34とから構成
されている。38は可変抵抗、40は発振回路切換え
器、50は分周選択回路であり、13aは内部回路とし
ての機能回路であって、この機能回路13aは時計12
a〜12cと発振回路切換え器40と分周選択回路50
とから構成されている。これ以上の回路構成部品につい
ては図1と同じである。出力端子1は抵抗31の一端、
インバータ37,36,28の入力側、トランジスタ3
3の一端と接続されている。抵抗32は他端が電源32
と接続され、トランジスタ33は他端がGND34と接
続されゲートが分周選択回路50と接続されている。イ
ンバータ37,36,28は出力側がそれぞれ発振回路
切換え器40,分周選択回路50と接続されている。時
計12a〜12cはその内部の回路が既述した図1の時
計12と同じ回路構成であり、それらの時計の出力側が
それぞれ発振回路切換え器40と接続され、発振回路切
換え器40は出力側が分周選択回路と接続されている。
【0021】図4は図3の実施例の動作を示すタイミン
グ図である。次に、図3,図4を用いてこの実施例の動
作を説明する。通常時の動作(動作モード)では、出力
端子1にオシロスコープ等の測定器15を接続しない
か、または電源電圧(例えば5V)を与えておく。この
結果、インバータ37,36,28の入力電圧は電源3
2と同じ電圧値の5Vであるので、インバータ37,3
6,28のしきい値が3V,2.5V,1.5Vである
とすれば、インバータ37,36,28の出力は「L」
信号となる。したがってインバータ37,36,28の
出力が「L」信号であれば、時計12a〜12cにもと
づいて発振回路切換器内のタイマから半導体回路14内
の各回路に所定の周波数の信号が出力される。
【0022】次に、テストや調整を行う場合(変更機能
モード)、例えば時計12a〜12cの基準発振周波数
を調整する場合、出力端子1にオシロスコープ等の測定
器15のプローブ(測定用ケーブル)が接続されると、
電源32から供給される電流が抵抗31,出力端子1,
可変抵抗38を介して測定器15に流れる。ここで、測
定器の可変抵抗38は、簡単には異なる抵抗値をもつ別
々の測定器15を接続することを意味している。あるい
は、測定器15が同じでも、抵抗値の異なるプローブ
(例えばオシロスコープでは1:1プローブ,1:10
プローブ)を意味する。また、ここで、プローブとは測
定用ケーブルのことである。出力端子1に接続される別
々の測定器やプローブにより内部抵抗値がそれぞれ異な
るため、図4の第1の抵抗値,第2の抵抗値,第3の抵
抗値となる。
【0023】初めに、出力端子1に接続された測定器1
5の可変抵抗38が「第1の抵抗値」の場合、測定器1
5が接続されない状態ではインバータ37の入力電圧
は、図4で示す「未接続」期間のように電源32と同じ
電圧、例えば5Vである。測定器15が接続され、可変
抵抗38の抵抗値が「第1の抵抗値」になると、出力端
子1の電圧は抵抗31,可変抵抗38によって生じる電
流により、3Vまで電圧が下降する。例えばインバータ
37のしきい値が4Vであれば、この測定器15の接続
によってインバータ37の出力が反転し「H」信号にな
る。そして第1の切換え信号が発振回路切換え器40及
び分周選択回路50に出力される。この結果、発振回路
切換え器40によって時計12aが選択され、この時計
12aの出力周波数の信号が測定器15で観測できる周
波数の信号に分周できるように分周選択回路50が選択
され、分周された周波数の信号はトランジスタ33のゲ
ートに入力され、測定器15に出力される。検査担当者
は、測定器15を観測しながら時計12a内の可変コン
デンサの容量を調整する。図4はこの時の出力端子1の
電圧変化を示しており、具体的には機能回路13と出力
端子1との「未接続」期間から「第1の抵抗値」の「接
続」期間に変化する。
【0024】次に、抵抗値の異なる測定器15が出力端
子1に接続され、可変抵抗38の抵抗値が「第2の抵抗
値」である場合、出力端子1に測定器15が接続される
ことによって生じる電流により、出力端子1の電圧が2
Vまで電圧降下する。このとき、例えば、インバータ3
6のしきい値が2.5Vであれば、測定器15の接続に
よって、インバータ37,36の出力が反転し「H」信
号となる。そして、インバータ37,36から第1およ
び第2の切換え信号が発振回路切換え器40および分周
選択回路50に出力される。この結果、発振回路切換え
器40により時計12bに切換えられ、分周選択回路5
0により測定器15で観測できる周波数の信号に分周さ
れ、測定器15に出力される。検査担当者は、測定器1
5を観測しながら、時計12b内の可変コンデンサの容
量を調整する。すなわち、切換え回路35aは、「第2
の抵抗値」によって第2と第1の切換え信号を発生さ
せ、図4の「接続」期間の「第2の抵抗値」の「接続」
期間となる。
【0025】次に、抵抗値の異なる測定器15が出力端
子1に接続され、可変抵抗38の抵抗値が「第3の抵抗
値」である場合、出力端子1に測定器15が接続される
ことによって生じる電流により、出力端子1の電圧が1
Vまで電圧降下する。このとき、例えばインバータ28
のしきい値が1.5Vであれば、測定器15の接続によ
って、インバータ37,36,28の出力が反転し
「H」信号となる。インバータ37,36,28から第
1,第2および第3の切換え信号が発振回路切換え器4
0および分周選択回路50に出力される。この結果、例
えば、発振回路切換え器40により時計12cに切換え
られ、分周選択回路50により測定器15で観測できる
周波数の信号に分周され、測定器15に出力される。検
査担当者は、測定器15を観測しながら、時計13c内
の可変コンデンサの容量を調整する。すなわち、切換え
回路35aは測定器15の可変抵抗38による「第3の
抵抗値」によって第3と第2と第1の切換え信号を発生
させ、図4の「接続」期間の「第3の抵抗値」となる。
【0026】このように、インバータ37,36,28
の出力が反転して「H」信号になると、これらのインバ
ータによる第1,第2,第3の切換え信号が発振回路切
換え器40および分周選択回路50に出力される。分周
選択回路50の出力信号は、切換え回路35aのトラン
ジスタ33のゲートに入力される。トランジスタ33の
ゲートが「L」信号であれば、出力端子1とGND34
とが切り離され、出力端子1の電圧は3V,2Vまたは
1Vとなり、トランジスタ33の入力が「H」信号であ
れば、出力端子1とGND34とが接続され、出力端子
1の電圧は0Vとなる。したがって、第1の切換え信号
により3Vの振幅で、第2の切換え信号により2Vの振
幅で、第3の切換え信号により1Vの振幅で分周選択回
路50の出力信号が測定器15で観測される。具体的に
は、図4の「接続」期間の「第1の抵抗値」,「第2の
抵抗値」,「第3の抵抗値」の接続期間の変化となる。
【0027】ただし、機能回路13aの動作によって、
トランジスタ33のゲートが「H」信号であれば出力端
子1とGND34とは接続されて、出力端子1の電圧は
0Vとなる。出力端子1の電圧が0Vになると、インバ
ータ37,36,28はすべて「L」信号となり、第
1,第2および第3の切換え信号が発振回路切換え器4
0,分周選択回路50に出力される。このため、これら
の切換え信号による発振回路切換え器40,分周選択回
路50の回路のすべての機能が動作する。したがって、
これを避けるため、1つの回路の機能が動作すると、他
の回路の機能が動作しないような排他制御が必要であ
る。具体的には、インバータ37,36,28のいずれ
かが動作した時点でラッチし、他の回路が動作しないよ
うにする。以上説明したように、この発明の電子回路で
は、従来の多くの外部端子等を必要とせず、簡単に最適
な回路の機能を選択できる。
【0028】
【発明の効果】以上のように、この第1の発明によれ
ば、切換え信号にもとづき通常時の動作モードとは異な
る変更機能モードに切換えられる内部回路を有する電子
回路において、出力端子に所定の大きさの抵抗を介して
電流を供給する電源と、測定器等の外部回路が接続され
ることによる下降した電圧値を検出して、切換え信号を
出力する切換え信号出力回路を有する切換え回路とを設
けたため、上記出力端子に外部回路を接続することによ
り、内部回路を電圧降下させ、その電圧変化を利用して
回路の機能を切換えることができ、かつ、上記出力端子
の電圧を変化させて内部回路の状態変化を上記外部回路
で検出できるため、テストのための専用のハード,モー
ドを切換えるモード切換え用レジスタ,入力端子を設け
る必要がなく、外部回路の接続のみでテスト等を行うこ
とができる効果がある。また、上記で示した効果を、比
較的小規模のハードウェアの追加で実現できる効果もあ
る。この第2の発明によれば、複数種の切換え信号に応
じて機能が動作モードとは異なる複数種の変更機能モー
ドに切換えられる内部回路を有する電子回路において、
抵抗を介して外部回路に電流を供給する電源と、出力端
子に外部回路が接続されて、出力端子の電圧が降下する
と、降下の大きさに応じた異なる切換え信号を内部回路
に出力する複数の切換え信号出力回路とを切換え回路に
設けたので、第1の発明の効果に加えて、切換え機能を
複数化できる効果がある。
【図面の簡単な説明】
【図1】この第1の発明の一実施例による半導体回路の
システム構成を示す模式図である。
【図2】図1の動作を示すタイミング図である。
【図3】この第2の発明の一実施例による半導体回路の
システム構成を示す模式図である。
【図4】図3の動作を示すタイミング図である。
【図5】従来の技術の一例を示す半導体回路の構成を示
す模式図である。
【図6】図5と同様の模式図である。
【図7】従来の技術の他の例を示す半導体回路の構成を
示す模式図である。
【符号の説明】
1 出力端子 13,13a 機能回路 28,36,37 インバータ 31 抵抗 32 電源 33 トランジスタ 35,35a 切換え回路

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 切換え信号の入力により、機能が通常時
    の動作モードとは異なる変更機能モードに切換えられる
    内部回路と、上記変更機能モード時の内部回路の出力信
    号を検出するための測定器等の外部回路が接続される出
    力端子とを備えた電子回路において、上記出力端子に所
    定の大きさの抵抗を介して電流を供給する電源と、上記
    出力端子に上記外部回路が接続された時に所定値まで下
    降する出力端子の電圧値を検出して、上記切換え信号を
    上記内部回路に出力する切換え信号出力回路とを有する
    切換え回路を備えたことを特徴とするモード変更可能な
    内部回路を有する電子回路。
  2. 【請求項2】 複数種の切換え信号に応じて、機能が通
    常時の動作モードとは異なる複数種の変更機能モードに
    切換えられる内部回路と、上記変更機能モード時の内部
    回路の出力が供給されるとともに、外部回路が接続され
    る出力端子とを備えた電子回路において、上記出力端子
    に所定の大きさの抵抗を介して電流を供給する電源と、
    上記出力端子に上記外部回路が接続された時に当該外部
    回路の抵抗の大きさに依存して所定値まで下降する出力
    端子の電圧値の大きさを検出して、それぞれ電圧値の大
    きさに応じた異なる切換え信号を出力する複数の切換え
    信号出力回路を有する切換え回路とを備えたことを特徴
    とするモード変更可能な内部回路を有する電子回路。
JP4021722A 1992-01-10 1992-01-10 モード変更可能な内部回路を有する電子回路 Expired - Fee Related JP2760691B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4021722A JP2760691B2 (ja) 1992-01-10 1992-01-10 モード変更可能な内部回路を有する電子回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4021722A JP2760691B2 (ja) 1992-01-10 1992-01-10 モード変更可能な内部回路を有する電子回路

Publications (2)

Publication Number Publication Date
JPH05190771A true JPH05190771A (ja) 1993-07-30
JP2760691B2 JP2760691B2 (ja) 1998-06-04

Family

ID=12062976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4021722A Expired - Fee Related JP2760691B2 (ja) 1992-01-10 1992-01-10 モード変更可能な内部回路を有する電子回路

Country Status (1)

Country Link
JP (1) JP2760691B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199653B2 (en) 2005-08-24 2007-04-03 Fujitsu Limited Semiconductor device with operation mode set by external resistor
DE102008018221B4 (de) * 2007-05-07 2011-05-12 Infineon Technologies Ag System mit Schutz für Schaltungsplatinen
US8625298B2 (en) 2007-02-09 2014-01-07 Infineon Technologies Ag Protection for circuit boards
CN114088433A (zh) * 2021-12-24 2022-02-25 卡斯柯信号有限公司 一种轨道电路模拟负载设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57208733A (en) * 1981-06-18 1982-12-21 Fujitsu Ltd Preventing circuit for malfunction
JPS58161338A (ja) * 1982-03-18 1983-09-24 Seiko Instr & Electronics Ltd 集積回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57208733A (en) * 1981-06-18 1982-12-21 Fujitsu Ltd Preventing circuit for malfunction
JPS58161338A (ja) * 1982-03-18 1983-09-24 Seiko Instr & Electronics Ltd 集積回路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199653B2 (en) 2005-08-24 2007-04-03 Fujitsu Limited Semiconductor device with operation mode set by external resistor
US8625298B2 (en) 2007-02-09 2014-01-07 Infineon Technologies Ag Protection for circuit boards
DE102008018221B4 (de) * 2007-05-07 2011-05-12 Infineon Technologies Ag System mit Schutz für Schaltungsplatinen
US8522051B2 (en) 2007-05-07 2013-08-27 Infineon Technologies Ag Protection for circuit boards
DE102008064723B4 (de) * 2007-05-07 2017-05-11 Infineon Technologies Ag System zum Schutz für Schaltungsplatinen vor unbefugtem Eingriff
CN114088433A (zh) * 2021-12-24 2022-02-25 卡斯柯信号有限公司 一种轨道电路模拟负载设备
CN114088433B (zh) * 2021-12-24 2024-04-30 卡斯柯信号有限公司 一种轨道电路模拟负载设备

Also Published As

Publication number Publication date
JP2760691B2 (ja) 1998-06-04

Similar Documents

Publication Publication Date Title
US7068557B2 (en) Ring oscillator dynamic adjustments for auto calibration
EP2958231A1 (en) Semiconductor integrated circuit device with crystal resonator and manufacturing method of electronic device using the same
JPWO2008032701A1 (ja) クロック調整回路と半導体集積回路装置
KR100754238B1 (ko) 제어가능하고 테스트가능한 집적 회로용 발진기 장치
US20120044024A1 (en) Latched ring oscillator device for on-chip measurement of clock to output delay in a latch
US7809521B1 (en) Precise delay measurement through combinatorial logic
JPH05190771A (ja) モード変更可能な内部回路を有する電子回路
KR100318030B1 (ko) 출력 신호의 타이밍 조정기가 내장된 반도체 집적 회로
US20110043242A1 (en) Acquisition of silicon-on-insulator switching history effects statistics
KR100438464B1 (ko) 반도체 집적 회로 및 패드셀의 기능 테스트를 위한 방법
JP4382652B2 (ja) センサ装置
JP2978845B2 (ja) エレクトロマイグレーション評価回路
JP2006133009A (ja) 発振回路の検査回路
JPH0222580A (ja) テスト回路
SU1448315A1 (ru) Логический пробник
JP3555073B2 (ja) 検査用パルス発生回路を備えた半導体集積回路
JPH0526981A (ja) 半導体集積回路のテスト用回路
JPH0255972A (ja) テスト回路
JPH07294602A (ja) 発振用集積回路
JPH08181584A (ja) 可変遅延回路および遅延時間検査方法
JPH0727825A (ja) 半導体装置
JPH10267996A (ja) 半導体集積装置及びこれを具備する電子機器
JP2000030492A (ja) 半導体集積回路
JPH02249982A (ja) 半導体集積回路装置
KR19990016920A (ko) 시스템 클럭 발생장치 및 방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees