JPH05190661A - 電力用半導体集積回路装置 - Google Patents
電力用半導体集積回路装置Info
- Publication number
- JPH05190661A JPH05190661A JP4204766A JP20476692A JPH05190661A JP H05190661 A JPH05190661 A JP H05190661A JP 4204766 A JP4204766 A JP 4204766A JP 20476692 A JP20476692 A JP 20476692A JP H05190661 A JPH05190661 A JP H05190661A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- region
- integrated circuit
- circuit
- power semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】素子分離に要する面積を小さくして小型化を図
った電力用半導体集積回路装置を提供することを目的と
する。 【構成】誘電体分離半導体基板に複数の電力用半導体出
力素子及びこれらを制御駆動する回路を集積形成してな
る電力用半導体集積回路装置であって、装置の接地電位
と異なる基準電位端子を持つ半導体出力素子及び回路の
うち、同じ基準電位を有するものがそれぞれ一つの誘電
体分離された島状半導体領域２１〜２６に形成され、且
つこの島状半導体領域２１〜２６に形成された半導体出
力素子及び回路の間に低ライフタイム領域が設けられて
いることを特徴とする。
った電力用半導体集積回路装置を提供することを目的と
する。 【構成】誘電体分離半導体基板に複数の電力用半導体出
力素子及びこれらを制御駆動する回路を集積形成してな
る電力用半導体集積回路装置であって、装置の接地電位
と異なる基準電位端子を持つ半導体出力素子及び回路の
うち、同じ基準電位を有するものがそれぞれ一つの誘電
体分離された島状半導体領域２１〜２６に形成され、且
つこの島状半導体領域２１〜２６に形成された半導体出
力素子及び回路の間に低ライフタイム領域が設けられて
いることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、誘電体分離半導体基板
を用いて構成される電力用半導体集積回路装置に関す
る。
を用いて構成される電力用半導体集積回路装置に関す
る。
【０００２】
【従来の技術】電力用半導体素子をその制御駆動回路と
共に集積回路化して、電力用装置の小型化，高信頼化，
低コスト化を図ることが行われている。出力素子として
ＩＧＢＴを用いた直流モータを駆動するインバータ回路
を例にとって、そのような従来技術を説明する。
共に集積回路化して、電力用装置の小型化，高信頼化，
低コスト化を図ることが行われている。出力素子として
ＩＧＢＴを用いた直流モータを駆動するインバータ回路
を例にとって、そのような従来技術を説明する。
【０００３】図６は、インバータ回路の構成である。こ
のインバータ回路は、直流電源１、３相インバータを構
成する６個の出力素子（ＩＧＢＴ）２ｕ〜２ｚ、ダイオ
ード３ｕ〜３ｚ、上段出力素子２ｕ〜２ｗを駆動する駆
動回路４ｕ〜４ｗ、下段出力素子２ｘ〜２ｚを駆動する
駆動回路４ｘ〜４ｚ、駆動回路４ｕ〜４ｗに制御信号を
供給するレベルシフト回路５ｕ〜５ｗ、駆動回路４ｘ〜
４ｚ及びレベルシフト回路５ｕ〜５ｗに制御信号を供給
する制御回路６、駆動回路４ｕ〜４ｚに電力を供給する
電力供給回路７ｄｕ〜７ｄｗ及び７ｃｕ〜７ｃｗ、電流
検出抵抗８、過電流検出回路及びその出力により駆動回
路を停止させる回路を含む過電流保護回路９、過熱検出
回路及びその出力により駆動回路を停止させる回路を含
む過熱保護回路１０、装置の電圧を検出する回路１１、
過電圧検出回路及びその出力により駆動回路を停止させ
る回路を含む過電圧保護回路１２、これらの駆動回路，
制御回路及び保護回路部に電力を供給する直流電源１３
により構成されている。
のインバータ回路は、直流電源１、３相インバータを構
成する６個の出力素子（ＩＧＢＴ）２ｕ〜２ｚ、ダイオ
ード３ｕ〜３ｚ、上段出力素子２ｕ〜２ｗを駆動する駆
動回路４ｕ〜４ｗ、下段出力素子２ｘ〜２ｚを駆動する
駆動回路４ｘ〜４ｚ、駆動回路４ｕ〜４ｗに制御信号を
供給するレベルシフト回路５ｕ〜５ｗ、駆動回路４ｘ〜
４ｚ及びレベルシフト回路５ｕ〜５ｗに制御信号を供給
する制御回路６、駆動回路４ｕ〜４ｚに電力を供給する
電力供給回路７ｄｕ〜７ｄｗ及び７ｃｕ〜７ｃｗ、電流
検出抵抗８、過電流検出回路及びその出力により駆動回
路を停止させる回路を含む過電流保護回路９、過熱検出
回路及びその出力により駆動回路を停止させる回路を含
む過熱保護回路１０、装置の電圧を検出する回路１１、
過電圧検出回路及びその出力により駆動回路を停止させ
る回路を含む過電圧保護回路１２、これらの駆動回路，
制御回路及び保護回路部に電力を供給する直流電源１３
により構成されている。
【０００４】このインバータ回路の動作を簡単に説明す
ると、モータＭ内に設けられたロータ位置検出回路によ
りロータの位置が検出され、この検出信号が制御回路６
に入る。これにより制御回路６からは、ロータの位置に
対応した上段及び下段の出力素子を駆動するための制御
信号が出力される。上段の駆動回路４ｕ〜４ｗには、レ
ベルシフト回路５ｕ〜５ｗを介してこの制御信号が供給
される。駆動回路に制御信号が入力されると、これに対
応した出力素子がターンオンして、モータＭの巻線に電
流が流れロータが回転する。上段の駆動回路４ｕ〜４ｗ
の電力供給は、下段の出力素子２ｘ〜２ｚがターンオン
したときに行われる。
ると、モータＭ内に設けられたロータ位置検出回路によ
りロータの位置が検出され、この検出信号が制御回路６
に入る。これにより制御回路６からは、ロータの位置に
対応した上段及び下段の出力素子を駆動するための制御
信号が出力される。上段の駆動回路４ｕ〜４ｗには、レ
ベルシフト回路５ｕ〜５ｗを介してこの制御信号が供給
される。駆動回路に制御信号が入力されると、これに対
応した出力素子がターンオンして、モータＭの巻線に電
流が流れロータが回転する。上段の駆動回路４ｕ〜４ｗ
の電力供給は、下段の出力素子２ｘ〜２ｚがターンオン
したときに行われる。
【０００５】このようなインバータ回路を集積回路化す
るためには、電位の変動する素子及び回路間を絶縁分離
する必要がある。集積回路の素子分離法には、ｐｎ接合
分離が多く用いられるが、電力用の高耐圧素子を集積形
成するには、ｐｎ接合分離では分離に要する面積が非常
に大きいものとなり、また出力素子にオン電圧の低いバ
イポーラ素子を用いることができない。この問題を解決
するためには、誘電体分離半導体基板を用いることが望
ましい。
るためには、電位の変動する素子及び回路間を絶縁分離
する必要がある。集積回路の素子分離法には、ｐｎ接合
分離が多く用いられるが、電力用の高耐圧素子を集積形
成するには、ｐｎ接合分離では分離に要する面積が非常
に大きいものとなり、また出力素子にオン電圧の低いバ
イポーラ素子を用いることができない。この問題を解決
するためには、誘電体分離半導体基板を用いることが望
ましい。
【０００６】図７は、そのような誘電体分離半導体基板
の構造例を示している。これは、鏡面研磨された第１の
シリコン基板５１と第２のシリコン基板５２を、間に酸
化膜５３を介在させた状態で直接接着して得られる。第
２の基板５２は、分離溝５４によって複数の島状半導体
領域５５に分離されて、ここに出力素子や駆動回路が形
成される。分離溝５４には、側面に酸化膜を形成して多
結晶シリコン５６が埋込み形成される。
の構造例を示している。これは、鏡面研磨された第１の
シリコン基板５１と第２のシリコン基板５２を、間に酸
化膜５３を介在させた状態で直接接着して得られる。第
２の基板５２は、分離溝５４によって複数の島状半導体
領域５５に分離されて、ここに出力素子や駆動回路が形
成される。分離溝５４には、側面に酸化膜を形成して多
結晶シリコン５６が埋込み形成される。
【０００７】図８は、このような誘電体分離基板を用い
て、図６のインバータ回路を集積回路化した例を示して
いる。破線で囲んだ部分が電力用集積回路装置０１であ
る。高耐圧の素子２ｕ〜２ｚ、３ｕ〜３ｚ、７ｕ〜７
ｚ、及び高電位にある回路４ｕ〜４ｗ，１１がそれぞれ
太線で囲んだように一つの誘電体分離された島状半導体
領域に形成されている。
て、図６のインバータ回路を集積回路化した例を示して
いる。破線で囲んだ部分が電力用集積回路装置０１であ
る。高耐圧の素子２ｕ〜２ｚ、３ｕ〜３ｚ、７ｕ〜７
ｚ、及び高電位にある回路４ｕ〜４ｗ，１１がそれぞれ
太線で囲んだように一つの誘電体分離された島状半導体
領域に形成されている。
【０００８】
【発明が解決しようとする課題】しかしながら、このよ
うな誘電体分離構造を用いても、高耐圧素子や高電位の
ある回路がそれぞれ別々の島状半導体領域に形成される
ために、分離に要する面積が未だ大きい。これは従来、
分離のための基準が明確にされていなかったためで、分
離領域面積の一層の低減が望まれている。
うな誘電体分離構造を用いても、高耐圧素子や高電位の
ある回路がそれぞれ別々の島状半導体領域に形成される
ために、分離に要する面積が未だ大きい。これは従来、
分離のための基準が明確にされていなかったためで、分
離領域面積の一層の低減が望まれている。
【０００９】本発明はこのような事情を考慮してなされ
たので、誘電体分離の基準を明確にすることによって分
離に要する面積を小さくした電力用半導体集積回路装置
を提供することを目的とする。
たので、誘電体分離の基準を明確にすることによって分
離に要する面積を小さくした電力用半導体集積回路装置
を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は、誘電体分離半
導体基板に複数の電力用半導体出力素子及びこれらを制
御駆動する回路を集積形成してなる電力用半導体集積回
路装置において、装置の接地電位と異なる基準電位端子
を持つ半導体出力素子及び回路のうち、同じ基準電位を
有するものが一つの誘電体分離された島状半導体領域に
形成されていることを特徴とする。
導体基板に複数の電力用半導体出力素子及びこれらを制
御駆動する回路を集積形成してなる電力用半導体集積回
路装置において、装置の接地電位と異なる基準電位端子
を持つ半導体出力素子及び回路のうち、同じ基準電位を
有するものが一つの誘電体分離された島状半導体領域に
形成されていることを特徴とする。
【００１１】また本発明は、上記構成に加えて、島状半
導体領域に形成された半導体出力素子及び回路の間に低
ライフタイム領域或いは高濃度不純物領域が形成されて
いることを特徴とする。
導体領域に形成された半導体出力素子及び回路の間に低
ライフタイム領域或いは高濃度不純物領域が形成されて
いることを特徴とする。
【００１２】
【作用】本発明によれば、装置の接地電位と異なる基準
電位端子を持つ半導体出力素子及び回路のうち、同じ基
準電位を有するものを一つの誘電体分離された島状半導
体領域に形成しているので、誘電体分離される素子及び
回路が必要最小限に抑えられ、従って電力用半導体集積
回路装置の小型化が可能になる。また、島状半導体領域
に形成された半導体出力素子及び回路の間に低ライフタ
イム領域或いは高濃度不純物領域を形成することによ
り、オン状態にある出力素子からオフ状態にある素子に
キャリアが拡散してオフ状態にある素子が誤動作するの
を防止することが可能となる。
電位端子を持つ半導体出力素子及び回路のうち、同じ基
準電位を有するものを一つの誘電体分離された島状半導
体領域に形成しているので、誘電体分離される素子及び
回路が必要最小限に抑えられ、従って電力用半導体集積
回路装置の小型化が可能になる。また、島状半導体領域
に形成された半導体出力素子及び回路の間に低ライフタ
イム領域或いは高濃度不純物領域を形成することによ
り、オン状態にある出力素子からオフ状態にある素子に
キャリアが拡散してオフ状態にある素子が誤動作するの
を防止することが可能となる。
【００１３】
【実施例】以下、図面を参照しながら本発明の実施例を
説明する。
説明する。
【００１４】図１は、本発明の第１の実施例に係わるイ
ンバータ回路の集積回路構成を示す図である。従来の図
８と構成要素は同じであり、対応する構成要素には図８
と同一符号を付してある。集積回路装置０１を構成する
誘電体分離基板の構造も従来の図７と同じである。
ンバータ回路の集積回路構成を示す図である。従来の図
８と構成要素は同じであり、対応する構成要素には図８
と同一符号を付してある。集積回路装置０１を構成する
誘電体分離基板の構造も従来の図７と同じである。
【００１５】この実施例では、上段の出力素子２ｕ〜２
ｗ、ダイオード３ｕ〜３ｗ、駆動回路４ｕ〜４ｗ及びコ
ンデンサ７ｕ〜７ｗがそれぞれ各相毎に用意された３つ
の島状半導体領域２１，２２及び２３に形成されてい
る。そして、１つの島状半導体領域、例えば島状半導体
領域２１に形成された出力素子２ｕ，ダイオード３ｕ，
駆動回路４ｕ及びコンデンサ７ｃｕの間には、図２に示
すように低ライフタイム領域５７が設けられている。こ
の低ライフタイム領域５７は、電子線照射等の荷電粒子
の照射、或いは金，白金等の重金属拡散等の手段によっ
て形成される。また、この低ライフタイム領域５７の代
わりに、図３に示すように高濃度不純物領域５８を形成
してもよい。
ｗ、ダイオード３ｕ〜３ｗ、駆動回路４ｕ〜４ｗ及びコ
ンデンサ７ｕ〜７ｗがそれぞれ各相毎に用意された３つ
の島状半導体領域２１，２２及び２３に形成されてい
る。そして、１つの島状半導体領域、例えば島状半導体
領域２１に形成された出力素子２ｕ，ダイオード３ｕ，
駆動回路４ｕ及びコンデンサ７ｃｕの間には、図２に示
すように低ライフタイム領域５７が設けられている。こ
の低ライフタイム領域５７は、電子線照射等の荷電粒子
の照射、或いは金，白金等の重金属拡散等の手段によっ
て形成される。また、この低ライフタイム領域５７の代
わりに、図３に示すように高濃度不純物領域５８を形成
してもよい。
【００１６】下段の出力素子２ｘ〜２ｚ及びダイオード
３ｘ〜３ｚは、まとめて別の一つの島状半導体領域２４
に形成されている。そして、これら出力素子２ｘ，ダイ
オード３ｘ，出力素子２ｙ，ダイオード３ｙ，出力素子
２ｚ，ダイオード３ｚの間には、図２又は図３に示すよ
うな低ライフタイム領域或いは高濃度不純物領域が設け
られている。電力供給回路のダイオード７ｄｕ〜７ｄｗ
がさらに別の島状半導体領域２５に形成され、このダイ
オード７ｄｕ，７ｄｖ，７ｄｗの間にも低ライフタイム
領域或いは高濃度不純物領域が設けられている。装置の
電圧を検出する回路１１も一つの島状半導体領域２６に
形成されている。
３ｘ〜３ｚは、まとめて別の一つの島状半導体領域２４
に形成されている。そして、これら出力素子２ｘ，ダイ
オード３ｘ，出力素子２ｙ，ダイオード３ｙ，出力素子
２ｚ，ダイオード３ｚの間には、図２又は図３に示すよ
うな低ライフタイム領域或いは高濃度不純物領域が設け
られている。電力供給回路のダイオード７ｄｕ〜７ｄｗ
がさらに別の島状半導体領域２５に形成され、このダイ
オード７ｄｕ，７ｄｖ，７ｄｗの間にも低ライフタイム
領域或いは高濃度不純物領域が設けられている。装置の
電圧を検出する回路１１も一つの島状半導体領域２６に
形成されている。
【００１７】ここで用いられている素子又は回路を一つ
の島状半導体領域にまとめる基準は、装置の接地電位と
は異なる基準電位端子を持ち、かつ同じ基準電位を有す
るものが一つの島状半導体領域に形成される、というも
のである。即ち、上段の出力素子２ｕ〜２ｗ及びこれに
付随する素子や回路の基準電位は、相間で変動するため
に、相毎に３つの分離された島状半導体領域２１〜２３
に形成されている。そして、１つの島状半導体領域に形
成された出力素子，ダイオード，駆動回路及びコンデン
サの間には低ライフタイム領域或いは高濃度不純物領域
が設けられている。
の島状半導体領域にまとめる基準は、装置の接地電位と
は異なる基準電位端子を持ち、かつ同じ基準電位を有す
るものが一つの島状半導体領域に形成される、というも
のである。即ち、上段の出力素子２ｕ〜２ｗ及びこれに
付随する素子や回路の基準電位は、相間で変動するため
に、相毎に３つの分離された島状半導体領域２１〜２３
に形成されている。そして、１つの島状半導体領域に形
成された出力素子，ダイオード，駆動回路及びコンデン
サの間には低ライフタイム領域或いは高濃度不純物領域
が設けられている。
【００１８】これは、いずれかの出力素子（ＩＧＢＴ）
或いはダイオードがオン状態にあるとき、島状半導体領
域の低濃度層の蓄積したキャリアがオフ状態にある出力
素子（ＩＧＢＴ），ダイオード或いは駆動回路の領域ま
で拡散するのを防止するためである。この低ライフタイ
ム領域或いは高濃度不純物領域がない場合は、キャリア
がオフ状態にある出力素子（ＩＧＢＴ），ダイオード或
いは駆動回路の領域まで拡散し、これらの出力素子，ダ
イオード，駆動回路の誤動作を引き起こす。
或いはダイオードがオン状態にあるとき、島状半導体領
域の低濃度層の蓄積したキャリアがオフ状態にある出力
素子（ＩＧＢＴ），ダイオード或いは駆動回路の領域ま
で拡散するのを防止するためである。この低ライフタイ
ム領域或いは高濃度不純物領域がない場合は、キャリア
がオフ状態にある出力素子（ＩＧＢＴ），ダイオード或
いは駆動回路の領域まで拡散し、これらの出力素子，ダ
イオード，駆動回路の誤動作を引き起こす。
【００１９】下段の出力素子２ｘ〜２ｚ及びダイオード
３ｘ〜３ｚは、電流を検出する抵抗８に発生する電位差
により接地電位から浮いた基準電位になるが、相間の電
位差はないため一つの島状半導体領域２４に形成されて
いる。そして、出力素子２ｘ，ダイオード３ｘ，出力素
子２ｙ，ダイオード３ｙ，出力素子２ｚ，ダイオード３
ｚの間にも同上の理由により、図２又は図３に示すよう
な低ライフタイム領域或いは高濃度不純物領域が設けら
れている。
３ｘ〜３ｚは、電流を検出する抵抗８に発生する電位差
により接地電位から浮いた基準電位になるが、相間の電
位差はないため一つの島状半導体領域２４に形成されて
いる。そして、出力素子２ｘ，ダイオード３ｘ，出力素
子２ｙ，ダイオード３ｙ，出力素子２ｚ，ダイオード３
ｚの間にも同上の理由により、図２又は図３に示すよう
な低ライフタイム領域或いは高濃度不純物領域が設けら
れている。
【００２０】電力供給回路のダイオード７ｄｕ〜７ｄｗ
は、直流電源１３により浮いた共通の基準電位を有する
ため一つの島状半導体領域２５に形成されている。装置
の電圧を検出する回路１１も、装置に接地電位からは浮
いた電位状態になるので、島状半導体領域２６に形成さ
れている。
は、直流電源１３により浮いた共通の基準電位を有する
ため一つの島状半導体領域２５に形成されている。装置
の電圧を検出する回路１１も、装置に接地電位からは浮
いた電位状態になるので、島状半導体領域２６に形成さ
れている。
【００２１】本実施例の場合、同じ基準電位を有するも
のを一つの誘電体分離された島状半導体領域に形成して
いるので、誘電体分離される素子及び回路が必要最小限
に抑えられる。従って、電力用半導体集積回路装置０１
での島状半導体領域の数は、従来の図８と比較しておよ
そ１／３となり、分離領域の面積が小さくなって集積回
路装置全体の小型化が図られる。また、島状半導体領域
に形成された半導体出力素子及び回路の間に低ライフタ
イム領域或いは高濃度不純物領域を設けているので、オ
ン状態にある出力素子からオフ状態にある素子へのキャ
リアの拡散を抑制し、オフ状態にある素子が誤動作する
のを未然に防止することができる。
のを一つの誘電体分離された島状半導体領域に形成して
いるので、誘電体分離される素子及び回路が必要最小限
に抑えられる。従って、電力用半導体集積回路装置０１
での島状半導体領域の数は、従来の図８と比較しておよ
そ１／３となり、分離領域の面積が小さくなって集積回
路装置全体の小型化が図られる。また、島状半導体領域
に形成された半導体出力素子及び回路の間に低ライフタ
イム領域或いは高濃度不純物領域を設けているので、オ
ン状態にある出力素子からオフ状態にある素子へのキャ
リアの拡散を抑制し、オフ状態にある素子が誤動作する
のを未然に防止することができる。
【００２２】図４は、第２の実施例である。図１の実施
例と異なる点は、下段のダイオード３ｘ〜３ｚのアノー
ド電位を装置の接地電位に接続していることである。こ
の場合、ダイオード３ｘ〜３ｚは誘電体分離された島状
半導体領域に入れる必要はなく、従って出力素子２ｘ〜
２ｚが入れられた島状半導体領域２４とは別に形成され
ている。これにより、下段の出力素子２ｘ〜２ｚが形成
される島状半導体領域２４の面積が小さいものとなる。
例と異なる点は、下段のダイオード３ｘ〜３ｚのアノー
ド電位を装置の接地電位に接続していることである。こ
の場合、ダイオード３ｘ〜３ｚは誘電体分離された島状
半導体領域に入れる必要はなく、従って出力素子２ｘ〜
２ｚが入れられた島状半導体領域２４とは別に形成され
ている。これにより、下段の出力素子２ｘ〜２ｚが形成
される島状半導体領域２４の面積が小さいものとなる。
【００２３】ここで、島状半導体領域２４に入れられた
出力素子２ｘ，２ｙ，２ｚの間には低ライフタイム領域
或いは高濃度不純物領域が設けられている。また、ダイ
オード３ｘ〜３ｚはそれぞれを取り囲むように低ライフ
タイム領域或いは高濃度不純物領域が設けられている。
出力素子２ｘ，２ｙ，２ｚの間には低ライフタイム領域
或いは高濃度不純物領域が設けられている。また、ダイ
オード３ｘ〜３ｚはそれぞれを取り囲むように低ライフ
タイム領域或いは高濃度不純物領域が設けられている。
【００２４】図５は、第３の実施例である。この実施例
では、下段の出力素子２ｘ〜２ｚとして、電流検出機能
を持ったＩＧＢＴを用いている。出力素子２ｘ〜２ｚ及
びダイオード３ｘ〜３ｚそれぞれを取り囲むように低ラ
イフタイム領域或いは高濃度不純物領域が設けられてい
る。この場合、電流検出用抵抗が不要となり、下段の出
力素子２ｘ〜２ｚ及びダイオード３ｘ〜３ｚの基準電位
端子は装置の接地電位に接続することができる。従っ
て、先の実施例における誘電体分離された島状半導体領
域２４が要らなくなり、分離に要する面積は一層小さく
なる。
では、下段の出力素子２ｘ〜２ｚとして、電流検出機能
を持ったＩＧＢＴを用いている。出力素子２ｘ〜２ｚ及
びダイオード３ｘ〜３ｚそれぞれを取り囲むように低ラ
イフタイム領域或いは高濃度不純物領域が設けられてい
る。この場合、電流検出用抵抗が不要となり、下段の出
力素子２ｘ〜２ｚ及びダイオード３ｘ〜３ｚの基準電位
端子は装置の接地電位に接続することができる。従っ
て、先の実施例における誘電体分離された島状半導体領
域２４が要らなくなり、分離に要する面積は一層小さく
なる。
【００２５】以上の実施例では、直流モータを駆動する
インバータ回路の集積化を説明したが、本発明はこれに
限られず、他の各種電力用集積回路装置に同様に適用す
ることが可能である。また、実施例では２枚の半導体基
板を直接接着して得られる誘電体分離半導体基板を用い
たが、他の方法で得られる誘電体分離半導体基板を用い
た場合にも有効である。その他、本発明はその要旨を逸
脱しない範囲で種々変形して実施することができる。
インバータ回路の集積化を説明したが、本発明はこれに
限られず、他の各種電力用集積回路装置に同様に適用す
ることが可能である。また、実施例では２枚の半導体基
板を直接接着して得られる誘電体分離半導体基板を用い
たが、他の方法で得られる誘電体分離半導体基板を用い
た場合にも有効である。その他、本発明はその要旨を逸
脱しない範囲で種々変形して実施することができる。
【００２６】
【発明の効果】以上述べたように本発明によれば、信頼
性を損なうことなく、誘電体分離された島状半導体領域
の数を減らして小型化を図った電力用半導体集積回路装
置を提供することができる。
性を損なうことなく、誘電体分離された島状半導体領域
の数を減らして小型化を図った電力用半導体集積回路装
置を提供することができる。
【図１】第１の実施例に係わる電力用半導体集積回路装
置の構成を示す図。
置の構成を示す図。
【図２】島状半導体領域に低ライフタイム領域を設けた
素子構造断面を示す図。
素子構造断面を示す図。
【図３】島状半導体領域に高濃度不純物領域を設けた素
子構造断面を示す図。
子構造断面を示す図。
【図４】第２の実施例に係わる電力用半導体集積回路装
置の構成を示す図。
置の構成を示す図。
【図５】第３の実施例に係わる電力用半導体集積回路装
置の構成を示す図。
置の構成を示す図。
【図６】直流モータ駆動用インバータ回路の構成を示す
図。
図。
【図７】誘電体分離半導体基板の構成例を示す図。
【図８】従来の電力用半導体集積回路装置の構成を示す
図。
図。
０１…半導体集積回路装置、 １…直流電源、 ２ｕ〜２ｗ，２ｘ〜２ｚ…出力素子、 ３ｕ〜３ｗ，３ｘ〜３ｚ…ダイオード、 ４ｕ〜４ｗ，４ｘ〜４ｚ…駆動回路、 ５ｕ〜５ｗ…レベルシフト回路、 ６…制御回路、 ７ｄｕ〜７ｄｗ…電力供給回路ダイオード、 ７ｃｕ〜７ｃｗ…電力供給回路コンデンサ、 ８…電流検出抵抗、 ９…過電流保護回路、 １０…加熱保護回路、 １１…電圧検出回路、 １２…過電圧保護回路、 １３…直流電源、 ２１〜２６…島状半導体領域。
Claims (2)
- 【請求項１】誘電体分離半導体基板に、複数の電力用半
導体出力素子及びこれらを制御駆動する回路を集積形成
してなる電力用半導体集積回路装置において、 装置の接地電位と異なる基準電位端子を持つ半導体出力
素子及び回路のうち、同じ基準電位を有するものが一つ
の誘電体分離された島状半導体領域に形成されているこ
とを特徴とする電力用半導体集積回路装置。 - 【請求項２】誘電体分離半導体基板に、複数の電力用半
導体出力素子及びこれらを制御駆動する回路を集積形成
してなる電力用半導体集積回路装置において、 装置の接地電位と異なる基準電位端子を持つ半導体出力
素子及び回路のうち、同じ基準電位を有するものが一つ
の誘電体分離された島状半導体領域に形成され、且つこ
の島状半導体領域に形成された半導体出力素子及び回路
の間に低ライフタイム領域或いは高濃度不純物領域が形
成されていることを特徴とする電力用半導体集積回路装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20476692A JP3302725B2 (ja) | 1991-08-26 | 1992-07-31 | 電力用半導体集積回路装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-213805 | 1991-08-26 | ||
| JP21380591 | 1991-08-26 | ||
| JP20476692A JP3302725B2 (ja) | 1991-08-26 | 1992-07-31 | 電力用半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05190661A true JPH05190661A (ja) | 1993-07-30 |
| JP3302725B2 JP3302725B2 (ja) | 2002-07-15 |
Family
ID=26514635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20476692A Expired - Fee Related JP3302725B2 (ja) | 1991-08-26 | 1992-07-31 | 電力用半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3302725B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5767562A (en) * | 1995-08-29 | 1998-06-16 | Kabushiki Kaisha Toshiba | Dielectrically isolated power IC |
| JP2020061429A (ja) * | 2018-10-09 | 2020-04-16 | 三菱電機株式会社 | 半導体装置 |
-
1992
- 1992-07-31 JP JP20476692A patent/JP3302725B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5767562A (en) * | 1995-08-29 | 1998-06-16 | Kabushiki Kaisha Toshiba | Dielectrically isolated power IC |
| JP2020061429A (ja) * | 2018-10-09 | 2020-04-16 | 三菱電機株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3302725B2 (ja) | 2002-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3808116B2 (ja) | 高耐圧ｉｃ | |
| JP3517154B2 (ja) | 誘電体分離集積回路 | |
| US5736774A (en) | High voltage integrated circuit, and high voltage level shift unit used for the same | |
| US5349230A (en) | Diode circuit for high speed switching transistor | |
| US6069396A (en) | High breakdown voltage semiconductor device | |
| US5889310A (en) | Semiconductor device with high breakdown voltage island region | |
| JP3384399B2 (ja) | 高耐圧ｉｃの高耐圧レベルシフト回路 | |
| JP3707942B2 (ja) | 半導体装置とそれを用いた半導体回路 | |
| EP0284979B1 (en) | Integrated circuit for driving inductive loads | |
| EP0449093B1 (en) | Circuital arrangement for preventing latch-up phenomena in vertical PNP transistors with insulated collector | |
| JP3893185B2 (ja) | 半導体装置 | |
| JP3302725B2 (ja) | 電力用半導体集積回路装置 | |
| JP2004120917A (ja) | インバータ装置とこれを用いたモータ駆動装置 | |
| EP0045310A1 (en) | CONTROL CIRCUIT USING A FLAP TRANSISTOR FOR HIGH VOLTAGE SEMICONDUCTOR SWITCHES. | |
| JP3205099B2 (ja) | 半導体集積回路装置 | |
| US4833587A (en) | Semiconductor switching circuit | |
| JP4617527B2 (ja) | 回路装置 | |
| JPH10163333A (ja) | 半導体素子 | |
| JP3048790B2 (ja) | 半導体集積回路装置 | |
| JPH09148579A (ja) | 半導体装置 | |
| JP2008091932A (ja) | 高耐圧ｉｃ | |
| JP4048978B2 (ja) | 高耐圧ｉｃ | |
| JP2022118366A (ja) | 半導体装置 | |
| JPH08204180A (ja) | 大容量半導体装置 | |
| JPS61231882A (ja) | モ−タ駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080426 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100426 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |