JPH05182938A - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JPH05182938A
JPH05182938A JP35908691A JP35908691A JPH05182938A JP H05182938 A JPH05182938 A JP H05182938A JP 35908691 A JP35908691 A JP 35908691A JP 35908691 A JP35908691 A JP 35908691A JP H05182938 A JPH05182938 A JP H05182938A
Authority
JP
Japan
Prior art keywords
layer
etching
resist layer
pattern
organic material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP35908691A
Other languages
English (en)
Inventor
Shingo Kadomura
新吾 門村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP35908691A priority Critical patent/JPH05182938A/ja
Publication of JPH05182938A publication Critical patent/JPH05182938A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 3層レジスト・プロセスにおいて、下層レジ
スト層のエッチング中における下地材料層のスパッタ生
成物の再付着を防止する。 【構成】 SRAMの2層目ポリサイド膜9上で下層レ
ジスト層10を異方性エッチングして下層レジスト・パ
ターン10aを途中まで形成した後、S2 Cl2 /H2
S混合ガスを用いて放電処理を行い、そのパターン側壁
面上にS(イオウ)からなるサイドウォール13を形成
する。この後、下層レジスト層10の残余部を異方性エ
ッチングする。途中、2層目ポリサイド膜9が露出した
時点でそのスパッタ生成物がパターン側壁面へ付着する
可能性があるが、サイドウォール13により擬似的にテ
ーパー化された側壁面にはイオンが入射しているため、
再付着物層が形成されるには至らない。Sの代わりにポ
リチアジル(SN)x を堆積させても良い。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はドライエッチング方法に
関し、特に膜厚の大きい有機材料層をエッチングして有
機材料パターンを形成する際に、該有機材料パターンの
側壁面上へ下地材料層のスパッタ生成物が再付着するこ
とを防止する方法に関する。
【0002】
【従来の技術】半導体装置のデザイン・ルールがサブミ
クロンからクォーターミクロンのレベルへと高度に微細
化されるに伴い、各種加工技術に対する要求も一段と厳
しさを増している。フォトリソグラフィ技術もその例外
ではない。近年では、高解像度を求めて露光波長が短波
長化され、さらに基板の表面段差が増大していることも
あって、多層レジスト・プロセスの採用が必須となりつ
つある。多層レジスト・プロセスは、基板の表面段差を
吸収するに十分な厚い下層レジスト層と、高解像度を達
成するに十分な薄い上層レジスト層の少なくとも2種類
のレジスト層とを組み合わせて使用する方法である。
【0003】良く知られた方法としては、J.Vac.
Sci.Tech.,16,(1979),p.162
0に報告されている、いわゆる3層レジスト・プロセス
がある。これは、基板の表面段差を平坦化する厚い下層
レジスト層、この下層レジスト層をエッチングする際の
マスクを構成するための無機材料からなる薄い中間層、
およびフォトリソグラフィと現像処理によりパターニン
グされる薄い上層レジスト層の3種類の層を使用するも
のである。このプロセスでは、まず上層レジスト層が所
定の形状にパターニングされ、これをマスクとしてその
下の中間層がRIE(反応性イオン・エッチング)によ
りパターニングされ、さらに前記上層レジスト層と中間
層とをマスクとしてO2 ガス等を用いるドライエッチン
グにより下層レジスト層がパターニングされる。
【0004】ところで、O2 ガスにより有機材料層であ
る下層レジスト層をパターニングする工程においては、
* (酸素ラジカル)による等方的な燃焼反応に起因す
るパターン形状劣化を防止するために、イオン入射エネ
ルギーをある程度高めた条件を採用することが必要とな
る。つまり、低ガス圧かつ高バイアス・パワーといった
条件下でイオンの平均自由行程と自己バイアス電位Vdc
を増大させ、高い運動エネルギーを有するイオンによる
スパッタ反応が主体となるエッチング機構にもとづいて
高異方性を達成するわけである。
【0005】ところが、かかるエッチング条件の採用
は、多層レジスト・プロセスの実用化を妨げる主因とも
なっている。この問題を、図6を参照しながら説明す
る。図6は、3層レジスト・プロセスによりSRAMの
ビット線加工用のレジスト・マスクを形成する場合にお
いて、2層目ポリサイド膜をパターニングするためのマ
スクとなる下層レジスト層が形成された段階のウェハを
示している。
【0006】ここまでの工程を簡単に説明すると、まず
シャロー・トレンチ型の素子分離領域22が形成された
シリコン基板21上にSiO2 からなるゲート酸化膜を
介して1層目ポリサイド膜によるゲート電極25を形成
し、さらにSiO2 層間絶縁膜26を介して2層目ポリ
サイド膜29を形成した。ここで、上記1層目ポリサイ
ド膜は多結晶シリコン層23とWSix 層24とが、ま
た上記2層目ポリサイド膜29は多結晶シリコン層27
とWSix 層28とが順次積層されてなるものである。
続いてウェハの全面を下層レジスト層30で平坦化した
後、SOG中間層31を介して図示されない薄い上層レ
ジスト層を形成した。次に、上記上層レジスト層をフォ
トリソグラフィと現像処理によりパターニングし、得ら
れたパターンをマスクとしてRIE(反応性イオン・エ
ッチング)を行うことによりSOG中間層31のパター
ンを形成し、さらにこれら両パターンをマスクとして下
層レジスト層30をエッチングした。ここで、薄い上層
レジストのパターンは下層レジスト層30のエッチング
中に消失するので、その後はSOG中間層31のみがマ
スクとなってエッチングが進行するのである。
【0007】ここで、下層レジスト層30は、多層レジ
スト・プロセスの趣旨にもとづいてウェハの表面段差を
吸収するに十分な膜厚に形成される層であるから、その
膜厚はウェハ上の場所により大きく異なっており、エッ
チングに要する時間も当然異なる。たとえば、下層レジ
スト層30の膜厚が薄い領域aでは、下層レジスト層3
0の膜厚が厚い領域bに比べてWSix 層28が早い時
期に露出し、このWSix 層28が大きな入射エネルギ
ーを有するイオンの照射を受けてスパッタ除去される。
スパッタ生成物の一部は、下層レジスト層30のパター
ン側壁部に再付着し、再付着物層28aを形成する。こ
の再付着物層28aは、除去が困難であってパーティク
ル汚染源となる他、エッチング・マスクの実質的な線幅
を太らせ、寸法変換差を生ずる原因ともなる。
【0008】上述のような再付着物の問題は、たとえば
第33回応用物理学関係連合講演会(1986年春季年
会)講演予稿集p.542,演題番号2p−Q−8でも
指摘されており、周知のところである。再付着物層28
の形成を抑制するには入射イオン・エネルギーの低減が
効果的であるのは明白だが、これでは前述の等方的な燃
焼反応が優勢となり、異方性が低下してしまう。
【0009】このため、入射イオン・エネルギーの低減
と高異方性の達成とを両立し得るレジスト材料層のドラ
イエッチング方法が切望されている。
【0010】かかる要望に対応する技術として、これま
でに(a)N2 ガスを用いるプロセス、(b)ECRプ
ラズマを用いる超低圧プロセス、(c)低温エッチング
・プロセス、等が提案されている。しかし、いずれも直
ちに実用化することは困難である。上記(a)のN2
スを用いるプロセスは、たとえばProceeding
sof 5th Dry Process Sympo
sium(1983年),p.41に報告されており、
有機物と本来的にラジカル反応を起こしにくいエッチン
グ種であるNを使用することで、イオン入射エネルギー
を下げた条件でも高異方性を達成しようとするものであ
る。しかし、この低反応性ゆえ、エッチング速度の低下
は免れない。
【0011】上記(b)のECRプラズマを用いる超低
圧プロセスは、第35回応用物理学関係連合講演会(1
988年春季年会)講演予稿集p.502,演題番号2
8a−G−12に報告されており、10-4〜10-5To
rr台の超低圧下でラジカル生成量を低減させ、実質的
にイオンのみを用いたエッチングを可能とするものであ
る。しかし、イオン化率を考慮すると、実用上十分なエ
ッチング速度を確保することはやはり難しい。また、5
000リットル/秒クラスの大排気量型ターボ・モレキ
ュラー・ポンプが不可欠であること、上記の低圧領域に
おいて正確な圧力制御を可能とする装置が現状では入手
できないこと等、ハードウェア面の制約も大きい。
【0012】上記(c)の低温エッチング・プロセス
は、第35回応用物理学関係連合講演会(1988年春
季年会)講演予稿集p.496,演題番号28a−G−
4に報告されており、被処理基板(ウェハ)を低温冷却
することによりラジカル反応を凍結もしくは抑制しよう
とするものである。この方法が原理的には最も優れてい
ると考えられるが、高異方性を確保するためには−10
0℃もしくはそれ以上にも及ぶ低温冷却が必要となり、
真空シール材の信頼性や温度の制御性等、ハードウェア
面の問題点がまだ多い。
【0013】以上の問題点に鑑みて、本発明者は高異方
性の達成をラジカル性の低減とイオン性の増強のみに依
存するのではなく、反応生成物による側壁保護を併用し
て達成しようとする技術を各種提案している。つまり、
側壁保護を併用すれば、イオン入射エネルギーを実用的
なエッチング速度を損なわない程度に低減することがで
き、また低温エッチングを行うにしても従来よりも遙か
に室温に近い温度域で同等の効果が得られるからであ
る。
【0014】たとえば、特開平2−244625号公報
には、O2 に塩素(Cl)系ガスを添加したエッチング
・ガスを使用することにより、下層レジスト層とCl系
ガスとの反応生成物であるCClx を側壁保護膜として
堆積させながら該下層レジスト層の異方性エッチングを
行う技術を開示した。また、特願平2−198044号
明細書には、ウェハ温度を50℃以下に制御した状態で
NH3 を主体とするエッチング・ガスを使用してレジス
ト材料層をエッチングする技術を提案している。ここで
は、少なくともN,C,Oを構成元素として含むエッチ
ング反応生成物が側壁保護膜の役割を果たす。
【0015】さらに、特願平2−298167号明細書
には、O2 に臭素(Br)系ガスを添加したエッチング
・ガスを使用することにより、下層レジスト層とBr系
ガスとの反応生成物であるCBrx を側壁保護膜として
堆積させながら該下層レジスト層の異方性エッチングを
行う技術を提案した。
【0016】
【発明が解決しようとする課題】本発明者が先に提案し
た各ドライエッチング方法は、実用的なエッチング速度
を確保した上で低エネルギーのイオンによる異方性加工
を実用的な温度域で達成したという点において、いずれ
も極めて画期的な技術であった。しかし、半導体装置に
おける基体の表面段差がますます増大している現状で
は、100%にも及ぶオーバーエッチングが必要とされ
る場合も生じており、下地材料層のスパッタ除去、およ
びそれに伴う再付着物層の形成が従来にも増して深刻な
問題となりつつある。
【0017】この問題に対処するためには、(d)初め
から再付着物を生成し得ない条件を設定する、(e)再
付着物の生成を極力抑制し得る条件を設定する、もしく
は(f)パターン側壁面上の再付着物を後で除去する、
といった対策が必要となる。上記(d)の初めから再付
着物を生成させない方法としては、オーバーエッチング
時にエッチング・ガスに下地材料層をエッチングできる
化合物を添加することが考えられる。たとえば、本発明
者が先に特開平2−244718号公報に開示した技術
はその一例であり、アルミニウム(Al)系材料層を下
地として多層レジスト膜をエッチングする際のオーバー
エッチング時に、エッチング・ガスにBCl3 を添加し
ている。これにより、パターン側壁部にAl系材料から
なる再付着物層が形成されても、これをBCl3 により
除去しながら下層レジスト層のオーバーエッチングを行
うことができるのである。
【0018】上記(e)の再付着物の生成を極力抑制す
る方法としては 入射イオン・エネルギーのさらなる低
減化を図ることが考えられる。たとえば、本発明者は特
願平3−280376号明細書において提案した、ポリ
チアジル(SN)x に代表される窒化イオウ系化合物の
強力な側壁保護を利用する技術は、その一例である。さ
らに、上記(f)の再付着物を後で除去する方法として
は、本発明者が先に特願平3−144079号明細書に
おいて、下地材料層が高融点金属シリサイド層である場
合に、再付着物を塩化物もしくはオキシ塩化物に変化さ
せて加熱除去する方法を提案している。
【0019】これらの技術は、それぞれに一定の成果を
挙げている。しかし、(d)および(f)の方法は、特
定の種類の下地材料層に対する対策であり、あらゆる下
地材料層に対して普遍的に適用できる技術ではない。そ
の意味では、(e)の方法に普遍性があると言えるが、
パターン側壁面上に一旦堆積してしまった再付着物を除
去する方法を提案するものではない。
【0020】そこで本発明は、従来の方法とはさらに異
なる発想にもとづき、下地材料層に由来するスパッタ生
成物の再付着を効果的に防止できるドライエッチング方
法を提供することを目的とする。
【0021】
【課題を解決するための手段】本発明は、上述の目的を
達成するために提案されるものである。すなわち、本願
の第1の発明にかかるドライエッチング方法は、基板上
に形成された有機材料層を該基板の表面が露出する直前
まで異方的にエッチングすることにより、有機材料パタ
ーンを中途部まで形成する工程と、放電解離条件下でプ
ラズマ中に生成する堆積性物質を前記有機材料パターン
の側壁面上に堆積させ、該有機材料パターンの断面形状
を擬似的にテーパー化させる工程と、前記有機材料層の
残余部を異方的にエッチングして前記有機材料パターン
を完成する工程とを有することを特徴とする。
【0022】本願の第2の発明にかかるドライエッチン
グ方法は、前記堆積性物質がイオウであることを特徴と
する。
【0023】さらに、本願の第3の発明にかかるドライ
エッチング方法は、前記堆積性物質が窒化イオウ系化合
物であることを特徴とする。
【0024】
【作用】本発明のポイントは、放電解離条件下でプラズ
マ中に生成する堆積性物質を利用して、エッチングの途
中で有機材料パターンの断面形状を“擬似的に”テーパ
ー化させることにある。つまり、有機材料層を下地の基
板が露出する直前まで異方的にエッチングして垂直壁を
有する有機材料パターンを途中まで形成した後、その側
壁面上にプラズマ中から堆積性物質を堆積させてサイド
ウォールを形成し、しかる後、有機材料層の残余部を除
去するために再び異方性エッチングを行うのである。
【0025】この堆積性物質からなるサイドウォールの
表面は、イオンの入射方向に対して一定の角度をなして
いる。つまり、この表面にはイオンが入射する。したが
って、有機材料層の残余部のエッチングが進行すると同
時にサイドウォールも徐々に後退してゆく。下地の基板
が露出した時点では、この基板に由来するスパッタ生成
物がサイドウォールの表面に付着するが、入射イオンに
より直ちに除去されるので、再付着物層を形成するまで
には至らない。また、サイドウォール表面のような傾斜
した側壁面に対しては、スパッタ生成物の粒子が飛来し
て付着する際の入射角が垂直壁面に対する場合よりも小
さくなるため、スパッタ生成物の付着そのものも生じに
くくなっている。したがって、後工程においてわざわざ
再付着物の除去を行う必要がないのである。
【0026】このように、エッチング断面形状をテーパ
ー化させることにより再付着を防止しようとする発想
は、1990 Proceedings of Sym
posium on Dry Process,p.1
05〜108,演題番号V−3にみることができる。こ
の報告では、Al系材料層上のSiO2 層間絶縁膜にビ
アホールを開口する際に、このビアホールの側壁面を意
図的にテーパー化させることにより、下地のAl系材料
層に由来する再付着物層の形成を防止している。テーパ
ー化は、ウェハを約−50℃に冷却し、CHF3 ガスを
用いてエッチング反応と炭素系ポリマーの堆積とを競合
させることにより達成している。つまり、炭素系ポリマ
ーの堆積により実質的なマスク幅が絶えず増大しながら
エッチングが進行するのである。
【0027】しかし、この技術では、有意なテーパー化
を達成するために過剰な炭素系ポリマーの生成が必要で
あり、パーティクル・レベルを悪化させる懸念が大き
い。しかも、被エッチング材料層自身のエッチング断面
がテーパー化するので、実際に得られるパターン幅とマ
スク幅との間に寸法変換差が発生してしまう。これに対
して今回の発明は、被エッチング材料層である有機材料
層の異方性形状は維持され、エッチング断面のテーパー
化はあくまでも擬似的に行われるのみであるから、寸法
変換差が発生する懸念がない。
【0028】ところで、本発明で擬似テーパー化のため
に利用される堆積性物質は、特定の条件下でのみ堆積
し、不要時にはパーティクル汚染を残さず容易に除去で
きるものでなければならない。かかる堆積性物質として
本発明者が着目した物質は、イオウ(S)、および窒化
イオウ系化合物である。Sは、条件にもよるがウェハを
おおよそ室温以下の温度に冷却しておけば、放電解離条
件下で遊離のSを放出し得る化合物を含むエッチング・
ガスを用いて堆積させることができる。堆積したSは、
絶縁膜の残余部のエッチング時に、入射イオンにスパッ
タされながら徐々に減少する。エッチング終了後に若干
量が残存したとしても、自身が昇華性物質であるため、
ウェハをおおよそ90℃以上に加熱すれば、容易に除去
することができる。あるいは、レジスト・マスクをアッ
シングする際に、燃焼反応により同時に除去することも
できる。
【0029】一方、上記窒化イオウ系化合物としては種
々の化合物が知られているが、本発明において特に寄与
が大きいと考えられる代表的な化合物はポリチアジル
(SN)x である。(SN)x の性質,構造等について
は、J.Am.Chem.Soc.,Vol.29,
p.6358〜6363(1975)に詳述されてい
る。常圧下では208℃、減圧下では140〜150℃
付近まで安定に存在するポリマー状物質であり、結晶状
態ではS−N−S−N−…の繰り返し共有結合からなる
主鎖が平行に配向している。しかも、(SN)x は減圧
下で140〜150℃付近まで加熱すれば容易に分解ま
たは昇華し、完全に除去することができる。
【0030】上記(SN)x は、放電解離条件下でプラ
ズマ中に遊離のSを生成し得るイオウ系化合物と、窒素
系化合物とを含む混合ガスを用いて生成させることがで
きる。また、混合ガスの組成によっては、上記(SN)
x のS原子上にハロゲン原子が結合したハロゲン化チア
ジルや、チアジル水素等が生成する可能性もある。
【0031】
【実施例】以下、本発明の具体的な実施例について説明
する。
【0032】実施例1 本実施例は、本願の第2の発明をSRAMのビット線加
工を行うためのレジスト・マスクの形成に適用し、3層
レジスト・プロセスにおける下層レジスト層をO2 /S
2 Cl2 /N2 混合ガスを用いて途中までエッチングし
た後、S2 Cl2 /H2 S混合ガスを用いる放電処理に
よりSのサイドウォールを形成し、再びO2 /S2 Cl
2 /N2 混合ガスを用いて下層レジスト層の残余部をエ
ッチングした例である。このプロセスを、図1ないし図
5を参照しながら説明する。
【0033】図1は、エッチング前のウェハの一構成例
を示す概略断面図である。予めシャロー・トレンチ型の
素子分離領域2が形成された単結晶シリコン基板1上
に、SiO2 からなるゲートSiO2 膜を介して1層目
ポリサイド膜によるワード線5が形成されている。この
ワード線5は、下層側の多結晶シリコン層3と上層側の
WSix (タングステン・シリサイド)層4とが積層さ
れてなるものである。さらに、ウェハの全面はたとえば
CVDによりSiO2 を堆積させることにより形成され
た層間絶縁膜6に被覆されており、その上には2層目ポ
リサイド膜9が形成されている。この2層目ポリサイド
膜9は、下層側の多結晶シリコン層7と上層側のWSi
x 層8とが積層されてなるものであり、ビット線の一部
を構成する。
【0034】この段階でウェハの表面には大きな表面段
差が生じているが、この段差を吸収して表面を平坦化す
るごとく厚い下層レジスト層10が形成されている。こ
の下層レジスト層10は、たとえばノボラック系ポジ型
フォトレジスト(東京応化工業社製;商品名OFPR−
800)を塗布することにより形成されている。ここ
で、ワード線5の上部であって膜厚の比較的薄い部分を
領域A、それ以外の膜厚の比較的厚い部分を領域Bとす
る。領域Bにおける下層レジスト層10の厚さは約1.
0μmである。
【0035】下層レジスト層10の上にはさらに、所定
の形状にパターニングされた厚さ約0.15μmの中間
層11、および厚さ約0.5μmの上層レジスト層12
が形成されている。上層レジスト層12は、一例として
ネガ型3成分化学増幅系レジスト(シプレー社製;商品
名SAL−601)を塗布した塗膜についてKrFエキ
シマ・レーザ・リソグラフィおよび現像処理を行うこと
により形成した。また上記中間層11は、SOG(東京
応化工業社製;商品名OCD−Type2)の塗膜を、
上述の上層レジスト層12をマスクとしてエッチングす
ることにより形成した。このときのエッチング条件は、
たとえばヘキソード型のRIE(反応性イオン・エッチ
ング)装置を使用し、CHF3 流量75SCCM,O2
流量8SCCM,ガス圧6.5Pa,RFパワー135
0W(13.56MHz)とした。
【0036】ここで、上層レジスト層12および中間層
11をマスクとして下層レジスト層10をエッチングす
るため、上記のウェハをRFバイアス印加型の有磁場マ
イクロ波プラズマ・エッチング装置にセットし、一例と
して下記の条件でエッチングを行った。 O2 流量 30SCCM S2 Cl2 流量 10SCCM N2 流量 10SCCM ガス圧 0.67Pa(5mTorr) マイクロ波パワー 850W(2.45GHz) RFバイアス・パワー 30W(2MHz) ウェハ温度 −30℃(エタノール冷媒使
用) このエッチングは、領域Aにおいて下地の2層目ポリサ
イド膜9が露出する直前で停止した。この結果、図2に
示されるように、異方性形状を有する下層レジスト・パ
ターン10aが途中まで形成された。薄い上層レジスト
層12は、厚い下層レジスト層10のエッチング中に消
失した。
【0037】ところで、上記のエッチング・ガス組成は
本発明者が先に特願平3−280376号明細書におい
て提案したものである。この組成では、O2 による上層
レジスト層12および下層レジスト層10の燃焼反応が
エッチング反応の基本となるが、かかる低バイアス条件
下でも高異方性が達成されるのは、効率的な側壁保護が
行われるからである。すなわち、S2 Cl2 から生成す
るSとN2 との反応により、(SN)x を主体とする窒
化イオウ系化合物がプラズマ中に生成し、−30℃に維
持されたウェハの表面のうちイオンの垂直入射が原理的
に起こらないパターンの側壁部に堆積する。この窒化イ
オウ系化合物が、レジスト材料とS2 Cl2 の反応生成
物であるCClx と共に側壁保護膜(図示せず。)を形
成し、O* の攻撃からパターン側壁部を保護するのであ
る。
【0038】次に、下層レジスト・パターン10aの側
壁面を擬似的にテーパー化させるため、一例として下記
の条件で放電処理を行った。 S2 Cl2 流量 20SCCM H2 S流量 30SCCM ガス圧 1.0Pa(7.5mTorr) マイクロ波パワー 850W(2.45GHz) RFバイアス・パワー 10W ウェハ温度 −30℃ 上記過程では、S2 Cl2 とH2 Sから解離生成したS
が低温冷却されたウェハの表面に吸着する。ここで、上
記の放電条件はイオンの垂直入射面においてSの堆積と
スパッタ除去とがバランスするように設定されているた
め、Sはもっぱら下層レジスト・パターン10aの側壁
面上に選択的に堆積し、図3に示されるようなサイドウ
ォール13が形成された。
【0039】なお、上記H2 Sは、自身が生成するH*
でS2 Cl2 から解離生成するCl * を捕捉すると共に
自らもSを放出するので、プラズマ中の見掛け上のS/
Cl比(S原子数とCl原子数の比)を上昇させ、Sの
堆積を促進することに寄与している。
【0040】次に、下層レジスト層10の残余部をエッ
チングするため、再びO2 /S2 Cl2 /N2 混合ガス
を用いた前述の条件に戻してエッチングを行った。この
エッチング過程では、下層レジスト層10の残余部のエ
ッチングと並行してサイドウォール13も後退する。エ
ッチングが進み、図4に示されるように領域Aにおいて
2層目ポリサイド膜9が露出すると、この2層目ポリサ
イド膜9に由来する若干のスパッタ生成物がサイドウォ
ール13の表面に付着する可能性がある。しかし、この
スパッタ生成物は入射イオンにより直ちに除去されるの
で、堆積するには至らない。
【0041】この結果、最終的には図5に示されるよう
に、再付着物層が形成されることなく、垂直壁を有する
下層レジスト・パターン10aが完成された。このと
き、条件によってはサイドウォール13が完全に除去さ
れずに残ることもあるが、このような場合にはウェハを
約90℃以上に加熱すれば、容易に昇華除去することが
できる。したがって、何らパーティクル汚染が懸念され
るものではない。
【0042】また、上記プロセスでは、チャンバの内壁
面等にもSが堆積する可能性があるので、ウェハ温度に
直接影響を与えないチャンバ内部材等には加熱手段を配
設し、おおよそ90℃以上に加熱できる構成としておく
ことが望ましい。
【0043】実施例2 本実施例は、本願の第3の発明を同様にSRAMのビッ
ト線加工を行うためのレジスト・マスクの形成に適用し
た例であるが、ここではサイドウォールを窒化イオウ系
化合物により形成した。まず、前出の図1に示されるウ
ェハについて実施例1と同じ条件で下層レジスト層10
をエッチングし、図2に示されるように、下層レジスト
・パターン10aを途中まで形成した。
【0044】次に、下層レジスト・パターン10aの側
壁面を擬似的にテーパー化させるため、一例として下記
の条件で放電処理を行った。 S2 Cl2 流量 10SCCM N2 流量 10SCCM ガス圧 1.3Pa(10mTorr) マイクロ波パワー 850W(2.45GHz) RFバイアス・パワー 10W ウェハ温度 20℃ この工程では、S2 Cl2 から解離生成したSとN2
が反応して(SN)x を主体とする窒化イオウ系化合物
が生成し、これが下層レジスト・パターン10aの側壁
面上に選択的に堆積することにより、図3に示されるよ
うなサイドウォール13が形成された。上述の条件で
は、実施例1に比べてウェハ温度が高く設定されてい
る。これは、窒化イオウ系化合物の蒸気圧が概してSに
比べて低いからである。
【0045】この後、エッチング条件を元に戻して下層
レジスト層10の残余部をエッチングしたところ、サイ
ドウォール13が後退しながら異方性エッチングが進行
し、最終的に図5に示されるように異方性形状を有する
下層レジスト・パターン10aが完成された。このと
き、下地のWSix 層8に由来する再付着物層は形成さ
れていなかった。エッチング後に残存するサイドウォー
ル13は、ウェハを約130℃に加熱することにより容
易に除去され、何らパーティクル汚染を惹起させること
はなかった。
【0046】なお、上記プロセスでは、チャンバの内壁
面等にも窒化イオウ系化合物が堆積する可能性があるの
で、ウェハ温度に直接影響を与えないチャンバ内部材等
には加熱手段を配設し、おおよそ130℃以上に加熱で
きる構成としておくことが望ましい。また、上述のプロ
セスでは下層レジスト層10のエッチング工程とサイド
ウォール13の堆積工程のウェハ温度が異なるので、ウ
ェハ載置電極の温度設定の異なる2種類の処理チャンバ
がゲート・バルブを介して接続されてなるマルチ・チャ
ンバ型の装置を使用することが、スループットを向上さ
せる観点から特に望ましい。
【0047】以上、本発明を2つの実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではない。たとえば、サイドウォールを形成するた
めの放電処理においてSの供給源として使用される化合
物としては、上述のS2 Cl2 の他、S3 Cl2 ,SC
2 ,S3 Br2 ,S2 Br2 ,SBr2 等を使用する
こともできる。特に後三者のような臭化イオウを使用す
る場合には、上層レジスト層との反応生成物である蒸気
圧の低いCBrx も側壁保護に利用することができ、一
層の低バイアス化が可能となる。
【0048】ガス系のS/X比〔S原子数とハロゲン
(X)原子数の比〕を上昇させるために添加される化合
物も、上述のH2 Sに限られず、H2 やシラン系化合物
等であっても良い。さらに、窒化イオウ系化合物を堆積
させる際のNの供給源としては、上述のN2 の他、NO
x ,NCl3 等を使用することもできる。NH3 は、固
体物質である硫化アンモニウムの生成にSを消費してし
まう可能性が高いので、この目的には適さない。
【0049】その他、ウェハの構成、エッチング条件、
使用する装置、エッチング・ガスの組成等は適宜変更可
能である。
【0050】
【発明の効果】以上の説明からも明らかなように、本発
明によれば有機材料パターンの断面形状をSや窒化イオ
ウ系化合物の堆積を利用して疑似的にテーパー化させる
ことにより、下地材料層に由来するスパッタ生成物の再
付着を効果的に防止することができる。このため、異方
性形状を有する有機材料パターンを寸法変換差を発生さ
せず、しかもクリーンな条件下で形成することができ、
多層レジスト・プロセスの実用性を真に高めることがで
きる。
【0051】本発明は、微細なデザイン・ルールにもと
づいて設計され、高集積度,高性能,高信頼性を要求さ
れる半導体装置の製造において極めて有効である。
【図面の簡単な説明】
【図1】本発明をSRAMのビット線加工を行うための
レジスト・マスクの形成に適用したプロセス例におい
て、上層レジスト層をマスクとして中間層がパターニン
グされた状態を示す概略断面図である。
【図2】図1の上層レジスト層と中間層とをマスクとし
て下層レジスト層を異方性エッチングし、下層レジスト
・パターンが途中まで形成された状態を示す概略断面図
である。
【図3】図2の下層レジスト・パターンの側壁面上にサ
イドウォールが形成された状態を示す概略断面図であ
る。
【図4】図3の下層レジスト層の残余部が異方性エッチ
ングされる途中状態を示す概略断面図である。
【図5】図4の下層レジスト層の残余部が全て異方性エ
ッチングされ、下層レジスト・パターンが完成された状
態を示す概略断面図である。
【図6】SRAMのビット線加工を行うためのレジスト
・マスクを形成する従来のプロセス例において、下層レ
ジスト・パターンの側壁面上に下地の2層目ポリサイド
膜に由来する再付着物層が形成された状態を示す概略断
面図である。
【符号の説明】
6 ・・・SiO2 層間絶縁膜 7 ・・・(2層目ポリサイド膜の)多結晶シリコン
層 8 ・・・(2層目ポリサイド膜の)WSix 層 9 ・・・2層目ポリサイド膜 10 ・・・下層レジスト層 10a・・・下層レジスト・パターン 11 ・・・中間層 12 ・・・上層レジスト層 13 ・・・サイドウォール

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 基板上に形成された有機材料層を該基板
    の表面が露出する直前まで異方的にエッチングすること
    により、有機材料パターンを中途部まで形成する工程
    と、 放電解離条件下でプラズマ中に生成する堆積性物質を前
    記有機材料パターンの側壁面上に堆積させ、該有機材料
    パターンの断面形状を擬似的にテーパー化させる工程
    と、 前記有機材料層の残余部を異方的にエッチングして前記
    有機材料パターンを完成する工程とを有することを特徴
    とするドライエッチング方法。
  2. 【請求項2】 前記堆積性物質がイオウであることを特
    徴とする請求項1記載のドライエッチング方法。
  3. 【請求項3】 前記堆積性物質が窒化イオウ系化合物で
    あることを特徴とする請求項1記載のドライエッチング
    方法。
JP35908691A 1991-12-28 1991-12-28 ドライエッチング方法 Withdrawn JPH05182938A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35908691A JPH05182938A (ja) 1991-12-28 1991-12-28 ドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35908691A JPH05182938A (ja) 1991-12-28 1991-12-28 ドライエッチング方法

Publications (1)

Publication Number Publication Date
JPH05182938A true JPH05182938A (ja) 1993-07-23

Family

ID=18462674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35908691A Withdrawn JPH05182938A (ja) 1991-12-28 1991-12-28 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JPH05182938A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9876022B1 (en) 2016-09-23 2018-01-23 Toshiba Memory Corporation Method for manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9876022B1 (en) 2016-09-23 2018-01-23 Toshiba Memory Corporation Method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US7482279B2 (en) Method for fabricating semiconductor device using ArF photolithography capable of protecting tapered profile of hard mask
KR960000375B1 (ko) 반도체장치의 제조방법
JPH0786244A (ja) ドライエッチング方法
JP3116533B2 (ja) ドライエッチング方法
US7067429B2 (en) Processing method of forming MRAM circuitry
US5741742A (en) Formation of aluminum-alloy pattern
JP3319003B2 (ja) ゲート絶縁膜上のゲート電極材料のドライエッチング方法
JP3279016B2 (ja) ドライエッチング方法
JP3208596B2 (ja) ドライエッチング方法
JPH0774147A (ja) ドライエッチング方法およびドライエッチング装置
JP3239460B2 (ja) 接続孔の形成方法
JPH0677178A (ja) 半導体装置の製造方法
JPH05182938A (ja) ドライエッチング方法
JP3118946B2 (ja) ドライエッチング方法
JP3166242B2 (ja) ドライエッチング方法
JP3225559B2 (ja) ドライエッチング方法
JP3348542B2 (ja) シリコン系材料層のパターニング方法
JPH07106308A (ja) ドライエッチング方法
JP3109059B2 (ja) ドライエッチング方法
US6656847B1 (en) Method for etching silicon nitride selective to titanium silicide
JP3277652B2 (ja) ドライエッチング方法
JPH07335624A (ja) ドライエッチング方法
JP3344027B2 (ja) ドライエッチング方法
JP3277422B2 (ja) ドライエッチング方法
JP2882284B2 (ja) 導電層形成法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990311