JPH05173753A - 表示制御方式 - Google Patents

Abstract

(57)【要約】 【目的】この発明の目的は、第１グラフィックサブシス
テムのハードウエアを内蔵し、第１グラフィックサブシ
ステムを用いて第２グラフィックサブシステムをエミユ
レートすることにより、第１グラフィックサブシステム
と第２グラフィックサブシステムを共通の表示タイミン
グで制御する表示制御方式を提供することである。 【構成】ＣＰＵによりＣＲＴ表示装置用第２グラフィッ
クサブシステムの表示データが書き込まれる第２ビデオ
ＲＡＭエリアが設けられる。描画用コプロセッサは第２
ビデオＲＡＭエリアから表示データをリードし、ファー
ムウエアによりエミュレートしてフラットパネル表示装
置用第１ビデオＲＡＭに格納する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＣＲＴ（Ｃａｔｈｏ
ｄｅ Ｒａｙ Ｔｕｂｅ）ディスプレイ等のインターレ
ースディスプレイや、フラットパネルディスプレイ等の
ノンインターレースディスプレイが接続可能なパーソナ
ルコンピュータやパーソナルワークステーション等のコ
ンピュータシステムに使用するのに適した表示制御方式
に関し、特に描画プロセッサによるディスプレイタイミ
ング制御方式に関する。

【０００２】

【従来の技術】従来より、パソコン用グラフィックスコ
ントローラ（ビデオサブシステム）としてＶＧＡ（Ｖｉ
ｄｅｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）（第２グラフ
ィックサブシステム）が使用されている。ＶＧＡはディ
スプレイへの表示を制御するメカニズムを備え、解像度
が６４０ｘ４８０画素、色数が２５６色の表示機能を有
している。他方、種々のグラフィカルユーザインターフ
ェース（ＧＵＩ）が開発されている。このようなＧＵＩ
を効率よく動かしたいというユーザの要望がある。すな
わち、１画面上に複数のウインドウを表示するために
は、解像度の大きな画面が必要である。また、マウスの
応答性も良くしたいという要望がある。

【０００３】このような問題を解決するために、表示解
像度が１０２４ｘ７６８画素、色数２５６色の表示モー
ドを有したグラフィックスコントローラ（第２グラフィ
ックサブシステムよりも表示解像度の高い第１グラフィ
ックサブシステム）が開発されている。

【０００４】第１グラフィックサブシステムでは、解像
度の増加に見合う処理速度を得るために、描画専用のコ
プロセサ（グラフィックシステムプロセッサ；ＧＳＰ）
を含んでいる。

【０００５】しかしながら、従来第１グラフィックサブ
システムを動作させる場合には、第２グラフィックサブ
システムを有したパーソナルコンピュータにアダプタカ
ードを介して第１グラフィックサブシステムを接続し、
第２グラフィックサブシステムから第１グラフィックサ
ブシステムに切り替えて使用する必要がある。このた
め、第２グラフィックサブシステム用ハードウエアと第
１グラフィックサブシステム用ハードウエアの両方を用
意する必要があり、ハードウエア構成が複雑となり、操
作性も良くない。

【０００６】

【発明が解決しようとする課題】上述したように、従来
は、第２グラフィックサブシステムを有したパーソナル
コンピュータにおいて、第２グラフィックサブシステム
よりも解像度の高い第１グラフィックサブシステムを動
作させる場合、アダプタカードを用いて第１グラフィッ
クサブシステムを外部接続し、切り替え回路を介して第
２グラフィックサブシステムから第１グラフィックサブ
システムに切り替えて使用していた。このため、ハード
ウエア回路が複雑になるとともに、操作性も良くないと
いう欠点があった。

【０００７】この発明の目的は、第１グラフィックサブ
システムのハードウエアを内蔵し、第１グラフィックサ
ブシステムを用いて第２グラフィックサブシステムをエ
ミユレーすることにより、第１グラフィックサブシステ
ムと第１グラフィックサブシステムとを共通の表示タイ
ミングで制御する表示制御方式を提供することである。

【０００８】

【課題を解決するための手段】この発明の表示制御方式
は、第１の表示解像度を有する第１グラフィックサブシ
ステムと；前記第１グラフィックサブシステムを用いて
第２の表示解像度を有する第２グラフィックサブシステ
ムをエミュレートする手段とを備え、前記第１グラフィ
ックサブシステムは、前記第２グラフィックサブシステ
ムを前記第１グラフィックサブシステムと共通のタイミ
ングで制御することを特徴とする。

【０００９】また、フラットパネル表示装置をサポート
する第１グラフィックサブシステムと；前記第１グラフ
ィックサブシステムを用いてＣＲＴ表示装置をサポート
する第２グラフィックサブシステムをエミュレートする
手段とを備え、前記第１グラフィックサブシステムは、
前記第２グラフィックサブシステムを前記第１グラフィ
ックサブシステムと共通のタイミングで制御することを
特徴とする。

【００１０】

【作用】この発明によれば、ＣＰＵによりアクセスされ
る、第２グラフィックサブシステム用ビデオＲＡＭエリ
ア（第２ビデオＲＡＭエリア）と、ＧＳＰによりアクセ
スされる、第１グラフィックサブシステム用ビデオＲＡ
Ｍエリア（第１ビデオＲＡＭエリア）とを備えている。
ＣＰＵは、第２グラフィックサブシステム用アプリケー
ションプログラムを実行し、第２ビデオＲＡＭエリアに
表示データを書き込み、ＧＳＰを起動させる。ＧＳＰ
は、第２ビデオＲＡＭエリアにセットされた表示データ
を読み、ファームウエア制御によりエミュレートして、
第１ビデオＲＡＭに書き込み、第１グラフィックサブシ
ステムのモードで、第１ビデオＲＡＭの表示データをス
キャンし、表示装置に表示する。

【００１１】このように、ファームウエアにより、第２
グラフィックサブシステム例えばＶＧＡをエミュレート
するので、第１グラフィックサブシステム用ハードウエ
アと第２グラフィックサブシステム用ハードウエアとを
それぞれ備える必要がなく、構成が簡単になる。

【００１２】また、第１グラフィックサブシステムは、
ビデオサブシステムの種類に関係無く１０２４ｘ７６８
画素を表示するので、接続される表示装置がインターレ
ース表示装置、ノンインターレース表示装置に関係無
く、共通の表示タイミング制御で表示制御を行なうこと
ができる。

【００１３】

【実施例】以下、図面を参照しながら実施例を説明す
る。図１は、この発明の一実施例を示す概念ブロック図
である。この発明の特徴は、第１グラフィックサブシス
テムのハードウエアのみを装備して、第２グラフィック
サブシステムをエミュレートすることである。

【００１４】図１において、システムバス１には、メイ
ンプロセッサとして作用する中央処理装置（ＣＰＵ）３
が接続されている。ＣＰＵ３は例えば３２ビットのマイ
クロプロセッサで構成されている。さらに、描画用コプ
ロセサとしての機能を果たすグラフィックシステムプロ
セサ（ＧＳＰ）５が接続されている。ビデオＲＡＭ（Ｖ
ＲＡＭ）７は機能的に第１および第２のエリア７ａ，７
ｃに分かれている。第１のエリア７ａは、第１のグラフ
ィックサブシステム（例えば１０２４ｘ７６８画素、２
５６色の高解像度ディスプレイアダプタ）に利用され、
ＧＳＰ５のみによりアクセスされる。第２のエリア７ｃ
は、第２グラフィックサブシステム（例えばＶＧＡ）に
利用され、ＣＰＵ３およびＧＳＰ５によりアクセスされ
る。第１エリア７ｃ内の斜線部分７ｂには、ＣＰＵ３か
ら第２エリア７ｃに書き込まれた図形作成コマンドおよ
びそのコマンドに対応する図形作成処理プログラムが書
き込まれる。すなわち、パーソナルコンピュータの電源
を立ち上げると、イニシャライズルーチンが実行され、
初期設定が行われる。ディスクオペレーティングシステ
ムでは電源を立ち上げると、第２グラフィックサブシス
テム、たとえばＶＧＡモードで動作するように構成され
ている。従って、初期設定において、ＶＧＡモード用エ
ミユレーションプログラムをエリア７ｂにダウンロード
する。

【００１５】ＣＰＵ３からはエリア７ｃだけが見えてい
る。すなわち、高解像度ディスプレイアダプタ用のＶＲ
ＡＭ７にＶＧＡ用の仮想空間が形成される。ＶＧＡ用に
作られたアプリケーションプログラムが実行されると、
ＣＰＵ３は表示データをエリア７ｃにセットする。ＧＳ
Ｐ５はＶＧＡモードであることを検出すると、エリア７
ｃのデータをエリア７ａに転送する。図２はこの発明の
表示制御システムの一実施例を示す詳細ブロック図であ
る。なお、図１と同一部には同符号を付してその説明を
省略する。

【００１６】アドレスコントローラ１３は、第２グラフ
ィックサブシステムモード（例えば、ＶＧＡ）における
表示スクリーンのスタートアドレスや、カーソルアドレ
スなどの指定を第１グラフィックサブシステムモード
（例えば１０２４ｘ７６８ピクセルの高解像度ディスプ
レイアダプタ）におけるアドレスに変換する。

【００１７】アドレスフラッグ２９はＣＰＵ３によりあ
るアドレスが指定されたことを示すフラッグである。例
えば、ＶＧＡ用につくられたアプリケーションプログラ
ムがＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ ａｎｄ Ｏｕ
ｔｐｕｔ Ｓｙｓｔｅｍ）をアクセスしたことを示すフ
ラッグ、メモリ４をアクセスしたことを示すフラッグ、
シーケンサ１７をリセットしたことを示すフラッグなど
で構成されている。従来ＶＧＡにおいて、ＣＲＴコント
ローラ内に設けられている各種表示制御用レジスタの中
には、実質必要ないレジスタも含まれているので、この
実施例では、図２のＩ／Ｏバッファ２１のなかに、その
為のレジスタを設けず、フラッグのみをアドレスフラッ
グ２９として持ち、データ格納容量のダウンサイジング
をはかっている。

【００１８】グラフィックシステムプロセッサ（ＧＳ
Ｐ）５（第１グラフィックサブシステム）は描画用コプ
ロセッサであり、高解像度（例えば１０２４ｘ７６８画
素）で描画を行う。ＧＳＰ５はＧＳＰの動作モードや各
種フォーマットの指定を行うためのＩ／Ｏレジスタ（１
６ビット長）を有している。このＩ／Ｏレジスタを用い
て例えばインターレースモード（ＣＲＴ）、ノンインタ
ーレースモード（プラズマディスプレイ（ＰＤＰ）や液
晶表示装置（ＬＣＤ）等のフラットパネル表示装置）の
選択が行われ、選択された表示装置に対応した表示タイ
ミング制御信号を出力するように構成されている。この
ような、ＧＳＰ５としては、例えば米国テキサスインス
ツルメント社製のＴＭＳ３４０２０が適用できる。

【００１９】アドレスバッファ１５はＶＧＡモードにお
いて使用されるバッファであり例えばＦＩＦＯ（Ｆｉｒ
ｓｔ−Ｉｎ Ｆｉｒｓｔ−Ｏｕｔ）レジスタで構成され
ている。アドレスバッファ１５はＶＧＡモードにおいて
ＣＰＵ１から出力されたアドレスデータをアドレスコン
トローラ１３を介して順次格納する。すなわち、ＣＰＵ
３が図１のエリア７ｃのあるアドレスをアクセスする
と、そのアドレスがアドレスバッファ１５にかかれる。
ＧＳＰ５はアドレスバッファ１５をポーリングし、その
アドレスの表示データが書き変わったことを知り、その
アドレスの表示データを読みエリア７ａに転送する。こ
のようにすることにより、ＣＰＵ３による表示データの
書換に対して即ＧＳＰ５が転送処理を行うので、画面の
処理速度が早くなる。

【００２０】フォーマットトランスレータ２３は、第２
グラフィックサブシステム（ＶＧＡ）におけるＶＲＡＭ
７の表示データの配列を第１グラフィックサブシステム
におけるＶＲＡＭ７の表示データの配列に変換する。こ
の変換作業は、第１グラフィックサブシステムのＶＲＡ
Ｍにおける表示配列とは異なる表示配列を有する第２グ
ラフィックサブシステムをエミュレートするのに必要で
ある。従って、第２グラフィックサブシステムをエミュ
レートする場合にのみ使用され、第１グラフィックサブ
システムモードでは、この回路はパススルーされる。

【００２１】ビデオＲＡＭ７は、ＶＧＡモードにおいて
使用される第２のビデオＲＡＭエリア７ｃと高解像度モ
ードにより使用される第１のビデオＲＡＭエリア７ａと
で構成される。これらのエリア７ａ，７ｂは１つのＶＲ
ＡＭデュアルポートメモリで実現されている。

【００２２】なお、ＶＲＡＭ７のシリアルポートから出
力されたビデオデータはアトリビュートコントローラ２
５に供給される。アトリビュートコントローラ２５は受
け取ったビデオデータを１画素毎に内部のパレットに出
力する。パレットは受け取った画素に対応したカラー値
をＤ−Ａ変換器（ＲＡＭＤＡＣ）２７に出力する。ＲＡ
ＭＤＡＣ２７は受け取ったカラー値を、モニタに出力す
るためのアナログビデオ信号に変換する。

【００２３】シーケンサ１７は、ＣＰＵ３とＧＳＰ５の
ＶＲＡＭ７に対するアクセス要求を調節する機能を有す
る。ＶＧＡモードでは、各レジスタは８ビットで構成さ
れている。

【００２４】Ｉ／Ｏバッファ２１はＶＧＡモードにおい
て、ホストＣＰＵ３から送られてくる制御コマンド、例
えば従来存在したＣＲＴコントローラに対する制御コマ
ンドを保持する。グラフィックスコントローラ１９は、
ＶＧＡモードを実行するためにもうけられている機能で
あり、グラフィックスインデックスレジスタ（Ｇｒａｐ
ｈｉｃｓ Ｉｎｄｅｘ Ｒｅｇｉｓｔｅｒ）、セット・
リセット（Ｓｅｔ／Ｒｅｓｅｔ）、イネーブルセット・
リセット（Ｅｎａｂｌｅ Ｓｅｔ／Ｒｅｓｅｔｒｅｇｉ
ｓｔｅｒ）、カラーコンペア（Ｃｏｌｏｒ Ｃｏｍｐａ
ｒｅｒｅｇｉｓｔｅｒ），データローテート（Ｄａｔａ
Ｒｏｔａｔｅ）、リードマップセレクト（Ｒｅａｄ
Ｍａｐ Ｓｅｌｅｃｔ）、グラフィックスモードレジス
タ（Ｇｒａｐｈｉｃｓ Ｍｏｄｅ Ｒｅｇｉｓｔｅ
ｒ）、ミスセラニアスレジスタ（ｍｉｓｃｅｌｌａｎｅ
ｏｕｓ Ｒｅｇｉｓｔｅｒ）、カラードントケア（Ｃｏ
ｌｏｒ Ｄｏｎ’ｔＣａｒｅ）、ビットマスクレジスタ
（Ｂｉｔ ＭａｓｋＲｅｇｉｓｔｅｒ）などを備えてい
る。なお、グラフィックスコントローラの詳細について
は、例えば米国Ｐａｒａｄａｉｓｅ Ｓｙｓｔｅｍｓ，
Ｉｎｃ．の”ＰＶＧＡ１Ａ Ｐａｒａｄｉｓｅ Ｖｉｄ
ｅｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ”に記載されてい
る。以下、この発明の一実施例の動作ついて図３乃至図
６を参照して説明する。

【００２５】図３はＣＰＵ３の処理を示す動作フローで
ある。電源の立ち上げに応答して、ＣＰＵ３は、イニシ
ャルプログラムモードをロードし、メモリチェック、レ
ジスタチェックの他、各種初期設定を行なう。次に、Ｃ
ＰＵ３はＧＳＰプログラムをＶＲＡＭエリア７ｂにダウ
ンロードする。これは、外部記憶装置、例えばフロップ
ーディスクやハードディスク６からＧＳＰプログラムを
ダウンロードしてもよいし、ＲＯＭ４からダウンロード
してもよい。次に、ステップ３５において、ＣＰＵ３は
ＧＳＰ５をイニシャライズする。すなわち、ＣＰＵ３は
ＧＳＰ５のメモリクリアや、各種レジスタのセット等の
初期設定処理を行なう。そして、ステップ３７におい
て、ＣＰＵ３は、アプリケーションプログラムを実行す
る。この結果、ＣＰＵ３は、アプリケーションプログラ
ムに従って、ＶＲＡＭエリア７ｃに表示データをセット
する。

【００２６】一方、ＧＳＰ５は図４に示すように、ＣＰ
Ｕ３によりイニシャライズされることにより、ＶＲＡＭ
エリア７ｂにセットされたＧＳＰプログラムをフェッチ
し（ステップ４１）、解釈、実行する（ステップ４
３）。すなわち、ＧＳＰ５は、ステップ４５においてＣ
ＰＵ３により実行されるアプリケーションプログラムの
表示制御に関する内容に応じて、ＶＲＡＭエリア７ｃの
内容をリードし、ＶＲＡＭエリア７ａにイメージ展開す
る。そして、ステップ４７において、ＶＲＡＭエリア７
ａをスキャンし、表示装置に表示する。このようにし
て、ＧＳＰによりＶＧＡモードがエミュレーションされ
る。以下、アドレスバッファ１５を使用する場合の、テ
キストモードでの処理の例を図５を参照して説明する。

【００２７】いま、図５のステップ５１において、アプ
リケーションプログラムがＶＲＡＭエリア７ｃ（ＶＧＡ
ＶＲＡＭ）のアドレスαのコードを”Ａ”から”Ｂ”
に書き換えたとする。アドレスコントローラ１３はこの
アドレスの書換えを検知し、アドレスαをアドレスバッ
ファ（ＦＩＦＯバッファ）１５に書き込む。

【００２８】ＧＳＰ５は、ステップ５３においてアドレ
スバッファ１５をリード（ポーリング）し、ステップ５
５において、バッファ１５にアドレスが書かれているか
どうか、すなわちアドレス書換えがあったかどうか判断
する。アドレスの書換えがあった場合には、ステップ５
７において、ＶＧＡのテキストコードＶＲＡＭ（ＶＲＡ
Ｍエリア７ｃ）のアドレスαをリードする。次に、ステ
ップ５９において、そのアドレスαに書かれている文字
コードをリードして、その文字コードに対応するフォン
トアドレスを計算してアドレスβを求める。次に、ステ
ップ６１において、ＶＧＡのフォントＶＲＡＭのアドレ
スβからフォントをリードする。さらに、ステップ６３
において、ＶＧＡのアトリビュートＶＲＡＭから対応す
るカラーコードをリードする。次に、ＧＳＰ５はそのカ
ラーコードに対応するパレットデータをＩ／Ｏバッファ
２１からリードする。次に、ＧＳＰ５はステップ６７に
おいて、ＶＧＡのアドレスαに対応するＧＳＰのＶＲＡ
Ｍアドレスγにフォントデータをライトする。次に、ス
テップ７１において、アドレスバッファ１５のポインタ
を１だけインクリメントし、上述したステップ５３乃至
７１を繰り返す。この処理は、アドレスバッファ１５に
セットされているすべてのアドレスに対する処理が完了
するまで続行される。図６は図５に示す処理動作を概念
的に示す図である。

【００２９】なお、上記実施例では、第２グラフィック
サブシステムの具体例としてＶＧＡを挙げたが、この発
明は、ＶＧＡに限らない。すなわち、第２グラフィック
サブシステムとしては、ＣＲＴ表示を目的とした表示シ
ステムであれば何であってもよい。また、上記実施例で
は、アドレスバッファを設け、このアドレスバッファに
セットされたアドレスに対応するＶＲＡＭエリア７ｃの
ロケーションの内容をＧＳＰがＶＲＡＭエリア７ａに転
送して、高速処理を図っているが常にＶＲＡＭエリア７
ｃをシーケンシャルにリードして、ＶＲＡＭエリア７ａ
に転送するようにしてもよい。

【００３０】

【発明の効果】以上述べたように、この発明によれば、
ＣＰＵによりアクセスされる、第２グラフィックサブシ
ステム用ビデオＲＡＭエリア（第２ビデオＲＡＭエリ
ア）と、ＧＳＰによりアクセスされる第１グラフィック
サブシステム用ビデオＲＡＭエリア（第１ビデオＲＡＭ
エリア）とを備えている。ＣＰＵは、第２グラフィック
サブシステム用アプリケーションプログラムを実行し、
第２ビデオＲＡＭエリアに表示データを書き込む。ＧＳ
Ｐは、第２ビデオＲＡＭエリアにセットされた表示デー
タを読み、ファームウエア制御によりエミュレートし
て、第１ビデオＲＡＭに書き込み、第１グラフィックサ
ブシステムのモードで、第１ビデオＲＡＭの表示データ
をスキャンし、表示装置に表示する。

【００３１】このように、ファームウエアにより、第２
グラフィックサブシステム例えばＶＧＡをエミュレート
するので、第１グラフィックサブシステム用ハードウエ
アと第２グラフィックサブシステム用ハードウエアとを
それぞれ備える必要がなく、構成が簡単になる。

【００３２】また、第１グラフィックサブシステムは、
ビデオサブシステムの種類に関係無く１０２４ｘ７６８
画素を表示するので、接続される表示装置がインターレ
ース表示装置、ノンインターレース表示装置に関係無
く、共通の表示タイミング制御で表示制御を行なうこと
ができる。

【図面の簡単な説明】

【図１】この発明の表示制御システムの一実施例を示す
概念図；

【図２】図１に示す概念を実現した例を示すブロック
図；

【図３】ＣＰＵの処理動作を示すフローチャート。

【図４】ＧＳＰの処理動作を示すフローチャート。

【図５】ＶＧＡモードにおいて、テキストモードでの処
理をエミュレートする場合の処理の一例を示すフローチ
ャート。

【図６】図５に示す処理フローの動作を示す概念図。

【符号の説明】

１…システムバス、３…ＣＰＵ、５…グラフィックシス
テムプロセッサ（ＧＳＰ）、７…ビデオＲＡＭ（ＶＲＡ
Ｍ）、１３…アドレスコントローラ、１５…アドレスバ
ッファ、１７…シーケンサ、１９…グラフィックスコン
トローラ、２１…Ｉ／Ｏバッファ、２３…フォーマット
トランスレータ、２５…属性コントローラ、２７…ＲＡ
ＭＤＡＣ、２９…アドレスフラッグ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 第１の表示解像度を有する第１グラフィ
   ックサブシステムと；前記第１グラフィックサブシステ
   ムを用いて第２の表示解像度を有する第２グラフィック
   サブシステムをエミュレートする手段とを備え、前記第
   １グラフィックサブシステムは、前記第２グラフィック
   サブシステムを前記第１グラフィックサブシステムと共
   通のタイミングで制御することを特徴とする表示制御方
   式。
2. 【請求項２】 フラットパネル表示装置をサポートする
   第１グラフィックサブシステムと；前記第１グラフィッ
   クサブシステムを用いてＣＲＴ表示装置をサポートする
   第２グラフィックサブシステムをエミュレートする手段
   とを備え、前記第１グラフィックサブシステムは、前記
   第２グラフィックサブシステムを前記第１グラフィック
   サブシステムと共通のタイミングで制御することを特徴
   とする表示制御方式。
3. 【請求項３】 前記第１グラフィックサブシステムは、
   第１ビデオランダムメモリ（ビデオＲＡＭ）および前記
   第２グラフィックサブシステム用の第２ビデオランダム
   メモリ（ビデオＲＡＭ）を有し、異なる表示解像度に応
   じて前記第２グラフィックサブシステムが表示マッピン
   グした第２ビデオＲＡＭの内容を第１ビデオＲＡＭに転
   送する際に、その表示解像度に応じて転送先を変更する
   ことにより、共通のタイミングで第１および第２グラフ
   ィックサブシステムの表示データを表示制御することを
   特徴とする請求項１または２に記載の表示制御方式。
4. 【請求項４】 前記第１グラフィックサブシステムは、
   異なる表示解像度に対して第１ビデオＲＡＭを固定のタ
   イミングでスキャンすることを特徴とする請求項３に記
   載の表示制御方式。