JPH05173752A - 表示制御方式 - Google Patents

Abstract

(57)【要約】 【目的】第１グラフィックサブシステムのハードウエア
を内蔵し、第１グラフィックサブシステムを用いて第２
グラフィックサブシステムをエミユレートする表示制御
システムを提供することである。 【構成】ＣＰＵによりアクセスされるビデオＲＡＭと、
ＧＳＰによりアクセスされるビデオＲＡＭとが単一のデ
ュアルポートメモリで構成され、そこにＶＧＡの仮想ア
ドレス空間が形成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＣＲＴ（Ｃａｔｈｏ
ｄｅ Ｒａｙ Ｔｕｂｅ）ディスプレイ等のインターレ
ースディスプレイや、フラットパネルディスプレイ等の
ノンインターレースディスプレイが接続可能なパーソナ
ルコンピュータやパーソナルワークステーション等のコ
ンピュータシステムに使用するのに適した表示制御方式
に関し、特にＶＧＡエミュレータにおける表示リフレッ
シュ高速化方式に関する。

【０００２】

【従来の技術】従来より、パソコン用グラフィックスコ
ントローラ（ビデオサブシステム）としてＶＧＡ（Ｖｉ
ｄｅｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）（第２グラフ
ィックサブシステム）が使用されている。ＶＧＡはディ
スプレイへの表示を制御するメカニズムを備え、解像度
が６４０ｘ４８０画素、色数が２５６色の表示機能を有
している。他方、種々のグラフィカルユーザインターフ
ェース（ＧＵＩ）が開発されている。このようなＧＵＩ
を効率よく動かしたいというユーザの要望がある。すな
わち、１画面上に複数のウインドウを表示するために
は、解像度の大きな画面が必要である。また、マウスの
応答性も良くしたいという要望がある。

【０００３】このような問題を解決するために、表示解
像度が１０２４ｘ７６８画素、色数２５６色の表示モー
ドを有したグラフィックスコントローラ（第２グラフィ
ックサブシステムよりも表示解像度の高い第１グラフィ
ックサブシステム）が開発されている。

【０００４】第１グラフィックサブシステムでは、解像
度の増加に見合う処理速度を得るために、描画専用のコ
プロセサ（グラフィックシステムプロセッサ；ＧＳＰ）
を含んでいる。

【０００５】しかしながら、従来第１グラフィックサブ
システムを動作させる場合には、第２グラフィックサブ
システムを有したパーソナルコンピュータにアダプタカ
ードを介して第１グラフィックサブシステムを接続し、
第２グラフィックサブシステムから第１グラフィックサ
ブシステムに切り替えて使用する必要がある。このた
め、第２グラフィックサブシステム用ハードウエアと第
１グラフィックサブシステム用ハードウエアの両方を用
意する必要があり、ハードウエア構成が複雑となり、操
作性も良くない。

【０００６】

【発明が解決しようとする課題】上述したように、従来
は、第２グラフィックサブシステムを有したパーソナル
コンピュータにおいて、第２グラフィックサブシステム
よりも解像度の高い第１グラフィックサブシステムを動
作させる場合、アダプタカードを用いて第１グラフィッ
クサブシステムを外部接続し、切り替え回路を介して第
２グラフィックサブシステムから第１グラフィックサブ
システムに切り替えて使用していた。このため、ハード
ウエア回路が複雑になるとともに、操作性も良くないと
いう欠点があった。

【０００７】この発明の目的は、第１グラフィックサブ
システムのハードウエアを内蔵し、第１グラフィックサ
ブシステムを用いて第２グラフィックサブシステムをエ
ミユレーすることにより、ハードウエアを簡単化すると
ともに、操作性のよい表示制御方式を提供することであ
る。

【０００８】

【課題を解決するための手段】この発明の表示制御シス
テムは、フラットパネル表示装置をサポートする第１グ
ラフィックサブシステムと、第１グラフィックサブシス
テム用の表示データを格納する第１ビデオデータ格納手
段と、第２グラフィックサブシステム用表示データが格
納される第２ビデオデータ格納手段とを備え、前記第１
および第２ビデオデータ格納手段は、１つのデュアルポ
ートメモリで構成され、前記第１グラフィックサブシス
テムは、前記第２ビデオデータ格納手段に格納されたビ
デオデータをエミュレートして第１ビデオデータ格納手
段に転送することにより、前記第２グラフィイクサブシ
ステムをエミュレートする。

【０００９】

【作用】この発明によれば、ＣＰＵによりアクセスされ
る、第２グラフィックサブシステム用ビデオＲＡＭエリ
ア（第２ビデオＲＡＭエリア）と、ＧＳＰによりアクセ
スされる、第１グラフィックサブシステム用ビデオＲＡ
Ｍエリア（第１ビデオＲＡＭエリア）とが単一のデュア
ルポートメモリで構成され、そこにＶＧＡの仮想アドレ
ス空間が形成される。ＣＰＵは、第２グラフィックサブ
システム用アプリケーションプログラムを実行し、第２
ビデオＲＡＭエリアに表示データを書き込む。ＧＳＰ
は、第２ビデオＲＡＭエリアにセットされた表示データ
を読み、ファームウエア制御によりエミュレートして、
第１ビデオＲＡＭに書き込み、第１グラフィックサブシ
ステムのモードで、第１ビデオＲＡＭの表示データをス
キャンし、表示装置に表示する。

【００１０】このように、ファームウエアにより、第２
グラフィックサブシステム例えばＶＧＡをエミュレート
するので、第１グラフィックサブシステム用ハードウエ
アと第２グラフィックサブシステム用ハードウエアとを
それぞれ備える必要がなく、構成が簡単になる。

【００１１】また、第１グラフィックサブシステム用Ｖ
ＲＡＭエリアとは独立して、第２グラフィックサブシス
テム用のバッファをデュアルポートのＤＲＡＭで構成
し、さらに表示の高速処理を図っている。

【００１２】

【実施例】以下、図面を参照しながら実施例を説明す
る。図１は、この発明の一実施例を示す概念ブロック図
である。この発明の特徴は、第１グラフィックサブシス
テムのハードウエアのみを装備して、第２グラフィック
サブシステムをエミュレートすることである。

【００１３】図１において、システムバス１には、メイ
ンプロセッサとして作用する中央処理装置（ＣＰＵ）３
が接続されている。ＣＰＵ３は例えば３２ビットのマイ
クロプロセッサで構成されている。さらに、描画用コプ
ロセサとしての機能を果たすグラフィックシステムプロ
セサ（ＧＳＰ）５が接続されている。ビデオＲＡＭ（Ｖ
ＲＡＭ）７は機能的に第１および第２のエリア７ａ，７
ｃに分かれている。第１のエリア７ａは、第１のグラフ
ィックサブシステム（例えば１０２４ｘ７６８画素、２
５６色の高解像度ディスプレイアダプタ）に利用され、
ＧＳＰ５のみによりアクセスされる。第２のエリア７ｃ
は、第２グラフィックサブシステム（例えばＶＧＡ）に
利用され、ＣＰＵ３およびＧＳＰ５によりアクセスされ
る。第１エリア７ｃ内の斜線部分７ｂには、ＣＰＵ３か
ら第２エリア７ｃに書き込まれた図形作成コマンドおよ
びそのコマンドに対応する図形作成処理プログラムが書
き込まれる。すなわち、パーソナルコンピュータの電源
を立ち上げると、イニシャライズルーチンが実行され、
初期設定が行われる。ディスクオペレーティングシステ
ムでは電源を立ち上げると、第２グラフィックサブシス
テム、たとえばＶＧＡモードで動作するように構成され
ている。従って、初期設定において、ＶＧＡモード用エ
ミユレーションプログラムをエリア７ｂにダウンロード
する。 ＣＰＵ３からはエリア７ｃだけが見えている。
すなわち、高解像度ディスプレイアダプタ用のＶＲＡＭ
７にＶＧＡ用の仮想空間が形成される。ＶＧＡ用に作ら
れたアプリケーションプログラムが実行されると、ＣＰ
Ｕ３は表示データをエリア７ｃにセットする。ＧＳＰ５
はＶＧＡモードであることを検出すると、エリア７ｃの
データをエリア７ａに転送する。図２はこの発明の表示
制御システムの一実施例を示す詳細ブロック図である。
なお、図１と同一部には同符号を付してその説明を省略
する。

【００１４】アドレスコントローラ１３は、第２グラフ
ィックサブシステムモード（例えば、ＶＧＡ）における
表示スクリーンのスタートアドレスや、カーソルアドレ
スなどの指定を第１グラフィックサブシステムモード
（例えば１０２４ｘ７６８ピクセルの高解像度ディスプ
レイアダプタ）におけるアドレスに変換する。

【００１５】アドレスフラッグ２９はＣＰＵ３によりあ
るアドレスが指定されたことを示すフラッグである。例
えば、ＶＧＡ用につくられたアプリケーションプログラ
ムがＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ ａｎｄ Ｏｕ
ｔｐｕｔ Ｓｙｓｔｅｍ）をアクセスしたことを示すフ
ラッグ、メモリ４をアクセスしたことを示すフラッグ、
シーケンサ１７をリセットしたことを示すフラッグなど
で構成されている。従来ＶＧＡにおいて、ＣＲＴコント
ローラ内に設けられている各種表示制御用レジスタの中
には、実質必要ないレジスタも含まれているので、この
実施例では、図２のＩ／Ｏバッファ２１のなかに、その
為のレジスタを設けず、フラッグのみをアドレスフラッ
グ２９として持ち、データ格納容量のダウンサイジング
をはかっている。

【００１６】グラフィックシステムプロセッサ（ＧＳ
Ｐ）５（第１グラフィックサブシステム）は描画用コプ
ロセッサであり、高解像度（例えば１０２４ｘ７６８画
素）で描画を行う。ＧＳＰ５はＧＳＰの動作モードや各
種フォーマットの指定を行うためのＩ／Ｏレジスタ（１
６ビット長）を有している。このＩ／Ｏレジスタを用い
て例えばインターレースモード（ＣＲＴ）、ノンインタ
ーレースモード（プラズマディスプレイ（ＰＤＰ）や液
晶表示装置（ＬＣＤ）等のフラットパネル表示装置）の
選択が行われ、選択された表示装置に対応した表示タイ
ミング制御信号を出力するように構成されている。この
ような、ＧＳＰ５としては、例えば米国テキサスインス
ツルメント社製のＴＭＳ３４０２０が適用できる。

【００１７】アドレスバッファ１５はＶＧＡモードにお
いて使用されるバッファであり例えばＦＩＦＯ（Ｆｉｒ
ｓｔ−Ｉｎ Ｆｉｒｓｔ−Ｏｕｔ）レジスタで構成され
ている。アドレスバッファ１５はＶＧＡモードにおいて
ＣＰＵ１から出力されたアドレスデータをアドレスコン
トローラ１３を介して順次格納する。すなわち、ＣＰＵ
３が図１のエリア７ｃのあるアドレスをアクセスする
と、そのアドレスがアドレスバッファ１５に書かれる。
ＧＳＰ５はアドレスバッファ１５をポーリングし、その
アドレスの表示データが書き変わったことを知り、その
アドレスの表示データを読みエリア７ａに転送する。こ
のようにすることにより、ＣＰＵ３による表示データの
書換に対して即ＧＳＰ５が転送処理を行うので、画面の
処理速度が早くなる。

【００１８】フォーマットトランスレータ２３は、第２
グラフィックサブシステム（ＶＧＡ）におけるＶＲＡＭ
７の表示データの配列を第１グラフィックサブシステム
におけるＶＲＡＭ７の表示データの配列に変換する。こ
の変換作業は、第１グラフィックサブシステムのＶＲＡ
Ｍにおける表示配列とは異なる表示配列を有する第２グ
ラフィックサブシステムをエミュレートするのに必要で
ある。従って、第２グラフィックサブシステムをエミュ
レートする場合にのみ使用され、第１グラフィックサブ
システムモードでは、この回路はパススルーされる。

【００１９】ビデオＲＡＭ７は、ＶＧＡモードにおいて
使用される第２のビデオＲＡＭエリア７ｃと高解像度モ
ードにより使用される第１のビデオＲＡＭエリア７ａと
で構成される。これらのエリア７ａ，７ｂは１つのＶＲ
ＡＭデュアルポートメモリで実現されている。

【００２０】図３にＶＲＡＭデュアルポートメモリの詳
細を示す。図３に示すように、例えば１Ｍメモリであれ
ば、２５６列ｘ５１２行で構成されている。従って、ロ
ウアドレスは９ビット、カラムアドレスは８ビットから
なる。デュアルポートメモリでは、ＲＡＳ、ＣＡＳの信
号とは別に、リアルタイム転送サイクルを有している。
すなわち、リアルタイム転送サイクルでは、９ビットの
ロウアドレスで指定された行のデータ（２５６列）がバ
ッファ３１に転送される。バッファ３１に転送されたデ
ータはシリアルポートを介して８ビットデータが２５６
列順次出力される。このリアルタイム転送サイクルにお
いてはパラレルポートへのアクセスは禁止される。

【００２１】なお、ＶＲＡＭ７のシリアルポートから出
力されたビデオデータはアトリビュートコントローラ２
５に供給される。アトリビュートコントローラ２５は受
け取ったビデオデータを１画素毎に内部のパレットに出
力する。パレットは受け取った画素に対応したカラー値
をＤ−Ａ変換器（ＲＡＭＤＡＣ）２７に出力する。ＲＡ
ＭＤＡＣ２７は受け取ったカラー値を、モニタに出力す
るためのアナログビデオ信号に変換する。

【００２２】シーケンサ１７は、ＣＰＵ３とＧＳＰ５の
ＶＲＡＭ７に対するアクセス要求を調節する機能を有す
る。ＶＧＡモードでは、各レジスタは８ビットで構成さ
れている。

【００２３】Ｉ／Ｏバッファ２１はＶＧＡモードにおい
て、ホストＣＰＵ３から送られてくる制御コマンド、例
えば従来存在したＣＲＴコントローラに対する制御コマ
ンドを保持する。グラフィックスコントローラ１９は、
ＶＧＡモードを実行するためにもうけられている機能で
あり、グラフィックスインデックスレジスタ（Ｇｒａｐ
ｈｉｃｓ Ｉｎｄｅｘ Ｒｅｇｉｓｔｅｒ）、セット・
リセット（Ｓｅｔ／Ｒｅｓｅｔ）、イネーブルセット・
リセット（Ｅｎａｂｌｅ Ｓｅｔ／Ｒｅｓｅｔｒｅｇｉ
ｓｔｅｒ）、カラーコンペア（Ｃｏｌｏｒ Ｃｏｍｐａ
ｒｅｒｅｇｉｓｔｅｒ），データローテート（Ｄａｔａ
Ｒｏｔａｔｅ）、リードマップセレクト（Ｒｅａｄ
Ｍａｐ Ｓｅｌｅｃｔ）、グラフィックスモードレジス
タ（Ｇｒａｐｈｉｃｓ Ｍｏｄｅ Ｒｅｇｉｓｔｅ
ｒ）、ミスセラニアスレジスタ（ｍｉｓｃｅｌｌａｎｅ
ｏｕｓ Ｒｅｇｉｓｔｅｒ）、カラードントケア（Ｃｏ
ｌｏｒ Ｄｏｎ’ｔＣａｒｅ）、ビットマスクレジスタ
（Ｂｉｔ ＭａｓｋＲｅｇｉｓｔｅｒ）などを備えてい
る。なお、グラフィックスコントローラの詳細について
は、例えば米国Ｐａｒａｄａｉｓｅ Ｓｙｓｔｅｍｓ，
Ｉｎｃ．の”ＰＶＧＡ１Ａ Ｐａｒａｄｉｓｅ Ｖｉｄ
ｅｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ”に記載されてい
る。以下、この発明の一実施例の動作ついて図４乃至図
７を参照して説明する。

【００２４】図４はＣＰＵ３の処理を示す動作フローで
ある。電源の立ち上げに応答して、ＣＰＵ３は、ステッ
プ３１において、イニシャルプログラムモードをロード
し、メモリチェック、レジスタチェックの他、各種初期
設定を行なう。次に、ＣＰＵ３は、ステップ３３におい
て、ＧＳＰプログラムをＶＲＡＭエリア７ｂにダウンロ
ードする。これは、外部記憶装置、例えばフロップーデ
ィスクやハードディスク６からＧＳＰプログラムをダウ
ンロードしてもよいし、ＲＯＭ４からダウンロードして
もよい。次に、ステップ３５において、ＣＰＵ３はＧＳ
Ｐ５をイニシャライズする。すなわち、ＣＰＵ３はＧＳ
Ｐ５のメモリクリアや、各種レジスタのセット等の初期
設定処理を行なう。そして、ステップ３７において、Ｃ
ＰＵ３は、アプリケーションプログラムを実行する。こ
の結果、ＣＰＵ３は、アプリケーションプログラムに従
って、ＶＲＡＭエリア７ｃに表示データをセットする。

【００２５】一方、ＧＳＰ５は図５に示すように、ＣＰ
Ｕ３によりイニシャライズされることにより、ＶＲＡＭ
エリア７ｂにセットされたＧＳＰプログラムをフェッチ
し（ステップ４１）、解釈、実行する（ステップ４
３）。すなわち、ＧＳＰ５は、ステップ４５においてＣ
ＰＵ３により実行されるアプリケーションプログラムの
表示制御に関する内容に応じて、ＶＲＡＭエリア７ｃの
内容をリードし、ＶＲＡＭエリア７ａにイメージ展開す
る。そして、ステップ４７において、ＶＲＡＭエリア７
ａをスキャンし、表示装置に表示する。このようにし
て、ＧＳＰによりＶＧＡモードがエミュレーションされ
る。以下、アドレスバッファ１５を使用する場合の、テ
キストモードでの処理の例を図６を参照して説明する。

【００２６】いま、図６のステップ５１において、アプ
リケーションプログラムがＶＲＡＭエリア７ｃ（ＶＧＡ
ＶＲＡＭ）のアドレスαのコードを”Ａ”から”Ｂ”
に書き換えたとする。アドレスコントローラ１３はこの
アドレスの書換えを検知し、アドレスαをアドレスバッ
ファ（ＦＩＦＯバッファ）１５に書き込む。

【００２７】ＧＳＰ５は、ステップ５３においてアドレ
スバッファ１５をリード（ポーリング）し、ステップ５
５において、バッファ１５にアドレスが書かれているか
どうか、すなわちアドレス書換えがあったかどうか判断
する。アドレスの書換えがあった場合には、ステップ５
７において、ＶＧＡのテキストコードＶＲＡＭ（ＶＲＡ
Ｍエリア７ｃ）のアドレスαをリードする。次に、ステ
ップ５９において、そのアドレスαに書かれている文字
コードをリードして、その文字コードに対応するフォン
トアドレスを計算してアドレスβを求める。次に、ステ
ップ６１において、ＶＧＡのフォントＶＲＡＭのアドレ
スβからフォントをリードする。さらに、ステップ６３
において、ＶＧＡのアトリビュートＶＲＡＭから対応す
るカラーコードをリードする。次に、ＧＳＰ５はそのカ
ラーコードに対応するパレットデータをＩ／Ｏバッファ
２１からリードする。次に、ＧＳＰ５はステップ６７に
おいて、ＶＧＡのアドレスαに対応するＧＳＰのＶＲＡ
Ｍアドレスγにフォントデータをライトする。次に、ス
テップ７１において、アドレスバッファ１５のポインタ
を１だけインクリメントし、上述したステップ５３乃至
７１を繰り返す。この処理は、アドレスバッファ１５に
セットされているすべてのアドレスに対する処理が完了
するまで続行される。図７は図６に示す処理動作を概念
的に示す図である。

【００２８】図８はこの発明の他の実施例である。上述
した実施例では、第１グラフィックサブシステム用ＶＲ
ＡＭエリア７ａと第２グラフィックサブシステム用ＶＲ
ＡＭエリア７ｃとを１つのデュアルポートメモリで構成
したが、この実施例では、さらに高速にするために、第
２グラフィックサブシステム用ＶＲＡＭエリア７ｃをデ
ュアルポートメモリのＤＲＡＭ９で構成している。ＶＧ
Ａ用ＶＲＡＭエリア７ｃとＧＳＰ用ＶＲＡＭエリア７ａ
とを１つのデュアルポートＶＲＡＭで構成した場合、Ｃ
ＰＵ３によるアクセスと、ＧＳＰ５によるアクセスと、
リアルタイム転送サイクルとが競合することになる。従
って、ＧＳＰ５によるＶＲＡＭ７のアクセスの時と、リ
アルタイム転送サイクルの時は、ＣＰＵ３によるＶＲＡ
Ｍエリア７ｃのアクセスは禁止される。従って、この問
題を解決するために、図８に示すように、デュアルポー
トメモリで構成されるＤＲＡＭ９を設け、ＶＧＡ用のＶ
ＲＡＭエリアとして割り当てる。この場合、リアルタイ
ム転送サイクルとＣＰＵ３のＶＲＡＭエリア７ａへのア
クセスの競合は無くなる。すなわち、ＶＲＡＭ７がリア
ルタイム転送サイクルにあるときでも、ＣＰＵ３はＤＲ
ＡＭ９をアクセスことができるので、転送処理を高速化
することができる。また、ＧＳＰ５がＤＲＡＭ９からＶ
ＲＡＭ７へ転送するサイクルと、ＣＰＵ３がＤＲＡＭエ
リア７へ書き込むサイクルとが競合することが考えられ
るが、この場合には、ＣＰＵ３の書き込み処理を優先さ
せることにより、ＣＰＵ３は常に転送することが可能で
あり、待たされることがない。

【００２９】なお、上記実施例では、第２グラフィック
サブシステムの具体例としてＶＧＡを挙げたが、この発
明は、ＶＧＡに限らない。すなわち、第２グラフィック
サブシステムとしては、ＣＲＴ表示を目的とした表示シ
ステムであれば何であってもよい。また、上記実施例で
は、アドレスバッファを設け、このアドレスバッファに
セットされたアドレスに対応するＶＲＡＭエリア７ｃの
ロケーションの内容をＧＳＰがＶＲＡＭエリア７ａに転
送して、高速処理を図っているが常にＶＲＡＭエリア７
ｃをシーケンシャルにリードして、ＶＲＡＭエリア７ａ
に転送するようにしてもよい。

【００３０】

【発明の効果】以上述べたように、この発明によれば、
ＣＰＵによりアクセスされる、第２グラフィックサブシ
ステム用ビデオＲＡＭエリア（第２ビデオＲＡＭエリ
ア）と、ＧＳＰによりアクセスされる、第１グラフィッ
クサブシステム用ビデオＲＡＭエリア（第１ビデオＲＡ
Ｍエリア）とを備えている。ＣＰＵは、第２グラフィッ
クサブシステム用アプリケーションプログラムを実行
し、第２ビデオＲＡＭエリアに表示データを書き込む。
ＧＳＰは、第２ビデオＲＡＭエリアにセットされた表示
データを読み、ファームウエア制御によりエミュレート
して、第１ビデオＲＡＭに書き込み、第１グラフィック
サブシステムのモードで、第１ビデオＲＡＭの表示デー
タをスキャンし、表示装置に表示する。この際、第１ビ
デオＲＡＭエリアと第２ビデオＲＡＭエリアを１つのデ
ュアルポートメモリで構成している。第１グラフィック
サブシステム用ＶＲＡＭエリアとは別に、第２グラフィ
ックサブシステム用のＶＲＡＭエリアとしてデュアルポ
ートメモリのＤＲＡＭをさらに有する。この結果表示の
高速処理が図れる。

【図面の簡単な説明】

【図１】この発明の表示制御システムの一実施例を示す
概念図；

【図２】図１に示す概念を実現した例を示すブロック
図；

【図３】図２に示すＶＲＡＭの詳細図。

【図４】ＣＰＵの処理動作を示すフローチャート。

【図５】ＧＳＰの処理動作を示すフローチャート。

【図６】ＶＧＡモードにおいて、テキストモードでの処
理をエミュレートする場合の処理を示すフローチャー
ト。

【図７】図６に示す処理フローの動作を示す概念図。

【図８】この発明の他の実施例を示す概念図。

【符号の説明】 １…システムバス、３…ＣＰＵ、５…グラフィックシス
テムプロセッサ（ＧＳＰ）、７…ビデオＲＡＭ（ＶＲＡ
Ｍ）、９…ＤＲＡＭ、１３…アドレスコントローラ、１
５…アドレスバッファ、１７…シーケンサ、１９…グラ
フィックスコントローラ、２１…Ｉ／Ｏバッファ、２３
…フォーマットトランスレータ、２５…属性コントロー
ラ、２７…ＲＡＭＤＡＣ、２９…アドレスフラッグ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 フラットパネル表示装置をサポートする
   第１グラフィックサブシステムと、第１グラフィックサ
   ブシステム用の表示データを格納する第１ビデオデータ
   格納手段と、第２グラフィックサブシステム用表示デー
   タが格納される第２ビデオデータ格納手段とを備え、前
   記第１および第２ビデオデータ格納手段は、１つのデュ
   アルポートメモリで構成され、前記第１グラフィックサ
   ブシステムは、前記第２ビデオデータ格納手段に格納さ
   れたビデオデータをエミュレートして第１ビデオデータ
   格納手段に転送することにより、前記第２グラフィイク
   サブシステムをエミュレートすることを特徴とする表示
   制御方式。
2. 【請求項２】 フラットパネル表示装置をサポートする
   第１グラフィックサブシステムと、第１グラフィックサ
   ブシステム用の表示データを格納するデュアルポートメ
   モリで構成された第１ビデオデータ格納手段と、第２グ
   ラフィックサブシステム用表示データが格納される、デ
   ュアルポートメモリで構成された第２ビデオデータ格納
   手段とを備え、前記第１グラフィックサブシステムは、
   前記第２ビデオデータ格納手段に格納されたビデオデー
   タをエミュレートして第１ビデオデータ格納手段に転送
   することにより、前記第２グラフィイクサブシステムを
   エミュレートすることを特徴とする表示制御方式。