JPH05173522A - 表示制御方式 - Google Patents
表示制御方式Info
- Publication number
- JPH05173522A JPH05173522A JP3344715A JP34471591A JPH05173522A JP H05173522 A JPH05173522 A JP H05173522A JP 3344715 A JP3344715 A JP 3344715A JP 34471591 A JP34471591 A JP 34471591A JP H05173522 A JPH05173522 A JP H05173522A
- Authority
- JP
- Japan
- Prior art keywords
- data
- look
- video data
- color
- flat panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】この発明の目的は、第１グラフィックサブシス
テムのハードウエアを内蔵し、第１グラフィックサブシ
ステムを用いて第２グラフィックサブシステムをエミユ
レーすることにより、ハードウエアを簡単化するととも
に、操作性のよい表示制御システムを提供することであ
る。 【構成】ＣＲＴ表示装置用ルックアップテーブルとは別
にフラットパネルディスプレイ用ルックアップテーブル
が設けられる。ＧＳＰは、ＣＰＵがＲＡＭＤＡＣをアク
セスしたことを示すフラッグをポーリングして、ＣＰＵ
がＲＡＭＤＡＣをアクセスすると、ＲＡＭＤＡＣ内の上
記ＣＲＴ表示装置用ルックアップテーブルをリードし、
色データから階調データに変換し、フラットパネルディ
スプレイ用ルックアップテーブルにライトする。
テムのハードウエアを内蔵し、第１グラフィックサブシ
ステムを用いて第２グラフィックサブシステムをエミユ
レーすることにより、ハードウエアを簡単化するととも
に、操作性のよい表示制御システムを提供することであ
る。 【構成】ＣＲＴ表示装置用ルックアップテーブルとは別
にフラットパネルディスプレイ用ルックアップテーブル
が設けられる。ＧＳＰは、ＣＰＵがＲＡＭＤＡＣをアク
セスしたことを示すフラッグをポーリングして、ＣＰＵ
がＲＡＭＤＡＣをアクセスすると、ＲＡＭＤＡＣ内の上
記ＣＲＴ表示装置用ルックアップテーブルをリードし、
色データから階調データに変換し、フラットパネルディ
スプレイ用ルックアップテーブルにライトする。
Description
【０００１】
【産業上の利用分野】この発明は、ＣＲＴ（Ｃａｔｈｏ
ｄｅ Ｒａｙ Ｔｕｂｅ）ディスプレイ等のインターレ
ースディスプレイや、フラットパネルディスプレイ等の
ノンインターレースディスプレイが接続可能なパーソナ
ルコンピュータやパーソナルワークステーション等のコ
ンピュータシステムに使用するのに適した表示制御方式
に関し、特に描画プロセッサを用いたカラー／モノクロ
変換方式に関する。
ｄｅ Ｒａｙ Ｔｕｂｅ）ディスプレイ等のインターレ
ースディスプレイや、フラットパネルディスプレイ等の
ノンインターレースディスプレイが接続可能なパーソナ
ルコンピュータやパーソナルワークステーション等のコ
ンピュータシステムに使用するのに適した表示制御方式
に関し、特に描画プロセッサを用いたカラー／モノクロ
変換方式に関する。
【０００２】
【従来の技術】従来、ラップトップコンピュータなどの
ポータブルコンピュータにおいては、ディスプレイコン
トローラおよびＲＡＭＤＡＣを内蔵し、ディスプレイモ
ニタとしては、液晶ディスプレイやプラズマディスプレ
イ等のフラットパネルディスプレイが使用されている。
さらに、オプションとしてＣＲＴ表示装置が接続可能で
ある。ＲＡＭＤＡＣはＣＲＴパレットとＤ／Ａコンバー
タから構成され、ＣＲＴコントローラから出力された表
示データをＣＲＴパレットにおいて指定色データに変換
し、Ｄ／Ａコンバータによりアナログ信号（ビデオ信
号）に変換して、ＣＲＴ表示装置に出力する。
ポータブルコンピュータにおいては、ディスプレイコン
トローラおよびＲＡＭＤＡＣを内蔵し、ディスプレイモ
ニタとしては、液晶ディスプレイやプラズマディスプレ
イ等のフラットパネルディスプレイが使用されている。
さらに、オプションとしてＣＲＴ表示装置が接続可能で
ある。ＲＡＭＤＡＣはＣＲＴパレットとＤ／Ａコンバー
タから構成され、ＣＲＴコントローラから出力された表
示データをＣＲＴパレットにおいて指定色データに変換
し、Ｄ／Ａコンバータによりアナログ信号（ビデオ信
号）に変換して、ＣＲＴ表示装置に出力する。
【０００３】一方、カラーデータをフラットパネル表示
装置に表示する場合、色データを階調データに変換して
フラットパネル表示装置に出力する必要があるが、従来
は、専用のフラットパネルディスプレイ用コントローラ
を用いて制御していた。例えば、Ｒ，Ｇ，Ｂの色データ
を３９階調のパラメータに変換するための演算回路と、
この演算回路により得られた３９階調のパラメータから
さらに１６階調のパラメータに変換する変換テーブル
と、この変換テーブルで生成された階調パラメータがセ
ットされるフラットパネルディスプレイパレットとから
なる、ゲートアレイで構成された専用表示制御回を内蔵
していた。このため、回路構成が複雑になるという問題
がある。
装置に表示する場合、色データを階調データに変換して
フラットパネル表示装置に出力する必要があるが、従来
は、専用のフラットパネルディスプレイ用コントローラ
を用いて制御していた。例えば、Ｒ，Ｇ，Ｂの色データ
を３９階調のパラメータに変換するための演算回路と、
この演算回路により得られた３９階調のパラメータから
さらに１６階調のパラメータに変換する変換テーブル
と、この変換テーブルで生成された階調パラメータがセ
ットされるフラットパネルディスプレイパレットとから
なる、ゲートアレイで構成された専用表示制御回を内蔵
していた。このため、回路構成が複雑になるという問題
がある。
【０００４】一方、この種のポータブルコンピュータ
は、小型、軽量が求められており、ダウンサイジングが
一層図られつつある。従って、ハードウエア構成を簡素
化することが求められている。
は、小型、軽量が求められており、ダウンサイジングが
一層図られつつある。従って、ハードウエア構成を簡素
化することが求められている。
【０００５】
【発明が解決しようとする課題】上述したように、ラッ
プトップコンピュータなどのポータブルコンピュータで
は、オプションとして接続されるＣＲＴ表示装置を制御
するための、ＣＲＴコントローラとＲＡＭＤＡＣを内蔵
するとともに、標準装備されるフラットパネルディスプ
レイに対しては専用のハードウエア表示コントローラを
設けて、フラットパネルディスプレイを制御していた。
このため、ハードウエア構成が複雑となり、この種のポ
ータブルコンピュータに求められているダウンサイジン
グの障害となっていた。
プトップコンピュータなどのポータブルコンピュータで
は、オプションとして接続されるＣＲＴ表示装置を制御
するための、ＣＲＴコントローラとＲＡＭＤＡＣを内蔵
するとともに、標準装備されるフラットパネルディスプ
レイに対しては専用のハードウエア表示コントローラを
設けて、フラットパネルディスプレイを制御していた。
このため、ハードウエア構成が複雑となり、この種のポ
ータブルコンピュータに求められているダウンサイジン
グの障害となっていた。
【０００６】この発明の目的は、フラットパネルディス
プレイ用のハードウエア表示コントローラを無くして、
ハードウエア構成を簡素化し、ダウンサイジングを図る
ことのできる表示制御方式を提供することである。
プレイ用のハードウエア表示コントローラを無くして、
ハードウエア構成を簡素化し、ダウンサイジングを図る
ことのできる表示制御方式を提供することである。
【０００７】
【課題を解決するための手段】この発明の表示制御方式
は、ＣＲＴ表示装置およびフラットパネル表示装置を高
解像度でサポートする第１グラフィックサブシステムで
あり、第１グラフィックサブシステムモードにおいて、
ビデオデータが格納される第１ビデオデータエリアと、
前記第２グラフィックサブシステムモードにおいて、ビ
デオデータが格納される第２ビデオデータエリアとから
成るビデオランダムアクセスメモリ（ＶＲＡＭ）と；前
記第２ビデオデータエリアに格納されたビデオデータを
第１ビデオデータエリアに転送し、前記第１グラフィッ
クサブシステムモードの解像度で表示するグラフィック
システムプロセッサを有した第１グラフィックサブシス
テムと；前記ＶＲＡＭから出力されたビデオデータを１
ピクセル毎に対応した色指定データに変換するアトリビ
ュートコントローラ手段と；前記アトリビュートコント
ローラ手段から出力された色指定データを色データに変
換するＣＲＴ表示装置用ルックアップテーブル手段と；
前記ルックアップテーブル手段から出力される色データ
をアナログビデオ信号に変換するＤ／Ａコンバータ手段
と；色データをフラットパネル表示装置用階調データに
変換するフラットパネル表示装置用ルックアップテーブ
ル手段とを備え、前記グラフィックシステムプロセッサ
は、前記ＣＲＴ表示装置用ルックアップテーブルから色
データをリードし、所定の演算にもとずいて階調データ
に変換し、フラットパネル表示装置用ルックアップテー
ブルに書き込む。
は、ＣＲＴ表示装置およびフラットパネル表示装置を高
解像度でサポートする第１グラフィックサブシステムで
あり、第１グラフィックサブシステムモードにおいて、
ビデオデータが格納される第１ビデオデータエリアと、
前記第２グラフィックサブシステムモードにおいて、ビ
デオデータが格納される第２ビデオデータエリアとから
成るビデオランダムアクセスメモリ（ＶＲＡＭ）と；前
記第２ビデオデータエリアに格納されたビデオデータを
第１ビデオデータエリアに転送し、前記第１グラフィッ
クサブシステムモードの解像度で表示するグラフィック
システムプロセッサを有した第１グラフィックサブシス
テムと；前記ＶＲＡＭから出力されたビデオデータを１
ピクセル毎に対応した色指定データに変換するアトリビ
ュートコントローラ手段と；前記アトリビュートコント
ローラ手段から出力された色指定データを色データに変
換するＣＲＴ表示装置用ルックアップテーブル手段と；
前記ルックアップテーブル手段から出力される色データ
をアナログビデオ信号に変換するＤ／Ａコンバータ手段
と；色データをフラットパネル表示装置用階調データに
変換するフラットパネル表示装置用ルックアップテーブ
ル手段とを備え、前記グラフィックシステムプロセッサ
は、前記ＣＲＴ表示装置用ルックアップテーブルから色
データをリードし、所定の演算にもとずいて階調データ
に変換し、フラットパネル表示装置用ルックアップテー
ブルに書き込む。
【０００８】
【作用】ＲＡＭＤＡＣはルックアップテーブルとＤ／Ａ
コンバータとで構成される。ＲＡＭＤＡＣのルックアッ
プテーブルは、アトリビュートコントローラから出力さ
れた、２５６の色指定データを１８ビット（Ｒ，Ｇ，Ｂ
各６ビット）の色制御データに変換する。このデジタル
の色制御データをＤ／Ａコンバータによりアナログデー
タに変換し、ＣＲＴ表示装置に出力する。この発明によ
れば、さらにフラットパネル用のルックアップテーブル
が設けられる。ＧＳＰは、ＣＰＵがＲＡＭＤＡＣのルッ
クアップテーブルに書き込んだ色データを適宜リード
し、２６万色の色データを１６階調のデータに変換し、
フラットパネル用のルックアップテーブルに書き込む。
コンバータとで構成される。ＲＡＭＤＡＣのルックアッ
プテーブルは、アトリビュートコントローラから出力さ
れた、２５６の色指定データを１８ビット（Ｒ，Ｇ，Ｂ
各６ビット）の色制御データに変換する。このデジタル
の色制御データをＤ／Ａコンバータによりアナログデー
タに変換し、ＣＲＴ表示装置に出力する。この発明によ
れば、さらにフラットパネル用のルックアップテーブル
が設けられる。ＧＳＰは、ＣＰＵがＲＡＭＤＡＣのルッ
クアップテーブルに書き込んだ色データを適宜リード
し、２６万色の色データを１６階調のデータに変換し、
フラットパネル用のルックアップテーブルに書き込む。
【０００９】この場合、ＣＰＵがＲＡＭＤＡＣのルック
アップテーブルを書き換える都度、ＧＳＰが上記変換を
行なうと時間がかかるので、ＣＰＵがＲＡＭＤＡＣをア
クセスしたことを示すフラッグを設け、そのフラッグを
ＧＳＰがポーリングして色データから階調データへの変
換を一括して行なう。
アップテーブルを書き換える都度、ＧＳＰが上記変換を
行なうと時間がかかるので、ＣＰＵがＲＡＭＤＡＣをア
クセスしたことを示すフラッグを設け、そのフラッグを
ＧＳＰがポーリングして色データから階調データへの変
換を一括して行なう。
【００１０】このように、従来ハードウエアで行なって
いた色データから階調データへの変換機能をＧＳＰのフ
ァームウエアに持たせることで、ハードウエア構成を簡
素化することができる。
いた色データから階調データへの変換機能をＧＳＰのフ
ァームウエアに持たせることで、ハードウエア構成を簡
素化することができる。
【００１１】
【実施例】以下、図面を参照しながら実施例を説明す
る。図１は、この発明の一実施例を示す概念ブロック図
である。この発明の特徴は、第１グラフィックサブシス
テムのハードウエアのみを装備して、第２グラフィック
サブシステムをエミュレートすることである。
る。図１は、この発明の一実施例を示す概念ブロック図
である。この発明の特徴は、第１グラフィックサブシス
テムのハードウエアのみを装備して、第２グラフィック
サブシステムをエミュレートすることである。
【００１２】図１において、システムバス１には、メイ
ンプロセッサとして作用する中央処理装置（ＣＰＵ）３
が接続されている。ＣＰＵ３は例えば３２ビットのマイ
クロプロセッサで構成されている。さらに、描画用コプ
ロセサとしての機能を果たすグラフィックシステムプロ
セサ（ＧＳＰ）５が接続されている。ビデオＲＡＭ（Ｖ
ＲＡＭ）７は機能的に第１および第２のエリア７ａ，７
ｃに分かれている。第１のエリア７ａは、第１のグラフ
ィックサブシステム（例えば１０２４ｘ７６８画素、２
５６色の高解像度ディスプレイアダプタ）に利用され、
ＧＳＰ５のみによりアクセスされる。第２のエリア７ｃ
は、第２グラフィックサブシステム（例えばＶＧＡ）に
利用され、ＣＰＵ３およびＧＳＰ５によりアクセスされ
る。第１エリア７ｃ内の斜線部分７ｂには、ＣＰＵ３か
ら第２エリア７ｃに書き込まれた図形作成コマンドおよ
びそのコマンドに対応する図形作成処理プログラムが書
き込まれる。すなわち、パーソナルコンピュータの電源
を立ち上げると、イニシャライズルーチンが実行され、
初期設定が行われる。ディスクオペレーティングシステ
ムでは電源を立ち上げると、第２グラフィックサブシス
テム、たとえばＶＧＡモードで動作するように構成され
ている。従って、初期設定において、ＶＧＡモード用エ
ミユレーションプログラムをエリア７ｂにダウンロード
する。 ＣＰＵ３からはエリア７ｃだけが見えている。
すなわち、高解像度ディスプレイアダプタ用のＶＲＡＭ
７にＶＧＡ用の仮想空間が形成される。ＶＧＡ用に作ら
れたアプリケーションプログラムが実行されると、ＣＰ
Ｕ３は表示データをエリア７ｃにセットする。ＧＳＰ５
はＶＧＡモードであることを検出すると、エリア７ｃの
データをエリア７ａに転送する。図２はこの発明の表示
制御システムの一実施例を示す詳細ブロック図である。
なお、図１と同一部には同符号を付してその説明を省略
する。
ンプロセッサとして作用する中央処理装置（ＣＰＵ）３
が接続されている。ＣＰＵ３は例えば３２ビットのマイ
クロプロセッサで構成されている。さらに、描画用コプ
ロセサとしての機能を果たすグラフィックシステムプロ
セサ（ＧＳＰ）５が接続されている。ビデオＲＡＭ（Ｖ
ＲＡＭ）７は機能的に第１および第２のエリア７ａ，７
ｃに分かれている。第１のエリア７ａは、第１のグラフ
ィックサブシステム（例えば１０２４ｘ７６８画素、２
５６色の高解像度ディスプレイアダプタ）に利用され、
ＧＳＰ５のみによりアクセスされる。第２のエリア７ｃ
は、第２グラフィックサブシステム（例えばＶＧＡ）に
利用され、ＣＰＵ３およびＧＳＰ５によりアクセスされ
る。第１エリア７ｃ内の斜線部分７ｂには、ＣＰＵ３か
ら第２エリア７ｃに書き込まれた図形作成コマンドおよ
びそのコマンドに対応する図形作成処理プログラムが書
き込まれる。すなわち、パーソナルコンピュータの電源
を立ち上げると、イニシャライズルーチンが実行され、
初期設定が行われる。ディスクオペレーティングシステ
ムでは電源を立ち上げると、第２グラフィックサブシス
テム、たとえばＶＧＡモードで動作するように構成され
ている。従って、初期設定において、ＶＧＡモード用エ
ミユレーションプログラムをエリア７ｂにダウンロード
する。 ＣＰＵ３からはエリア７ｃだけが見えている。
すなわち、高解像度ディスプレイアダプタ用のＶＲＡＭ
７にＶＧＡ用の仮想空間が形成される。ＶＧＡ用に作ら
れたアプリケーションプログラムが実行されると、ＣＰ
Ｕ３は表示データをエリア７ｃにセットする。ＧＳＰ５
はＶＧＡモードであることを検出すると、エリア７ｃの
データをエリア７ａに転送する。図２はこの発明の表示
制御システムの一実施例を示す詳細ブロック図である。
なお、図１と同一部には同符号を付してその説明を省略
する。
【００１３】アドレスコントローラ１３は、第２グラフ
ィックサブシステムモード（例えば、ＶＧＡ）における
表示スクリーンのスタートアドレスや、カーソルアドレ
スなどの指定を第１グラフィックサブシステムモード
（例えば１０２４ｘ７６８ピクセルの高解像度ディスプ
レイアダプタ）におけるアドレスに変換する。
ィックサブシステムモード（例えば、ＶＧＡ）における
表示スクリーンのスタートアドレスや、カーソルアドレ
スなどの指定を第１グラフィックサブシステムモード
（例えば１０２４ｘ７６８ピクセルの高解像度ディスプ
レイアダプタ）におけるアドレスに変換する。
【００１４】アドレスフラッグ２９はＣＰＵ３によりあ
るアドレスが指定されたことを示すフラッグである。例
えば、ＶＧＡ用につくられたアプリケーションプログラ
ムがＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ ａｎｄ Ｏｕ
ｔｐｕｔ Ｓｙｓｔｅｍ）をアクセスしたことを示すフ
ラッグ、メモリ４をアクセスしたことを示すフラッグ、
シーケンサ１７をリセットしたことを示すフラッグなど
で構成されている。従来ＶＧＡにおいて、ＣＲＴコント
ローラ内に設けられている各種表示制御用レジスタの中
には、実質必要ないレジスタも含まれているので、この
実施例では、図２のＩ／Ｏバッファ２１のなかに、その
為のレジスタを設けず、フラッグのみをアドレスフラッ
グ２９として持ち、データ格納容量のダウンサイジング
をはかっている。
るアドレスが指定されたことを示すフラッグである。例
えば、ＶＧＡ用につくられたアプリケーションプログラ
ムがＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ ａｎｄ Ｏｕ
ｔｐｕｔ Ｓｙｓｔｅｍ）をアクセスしたことを示すフ
ラッグ、メモリ４をアクセスしたことを示すフラッグ、
シーケンサ１７をリセットしたことを示すフラッグなど
で構成されている。従来ＶＧＡにおいて、ＣＲＴコント
ローラ内に設けられている各種表示制御用レジスタの中
には、実質必要ないレジスタも含まれているので、この
実施例では、図２のＩ／Ｏバッファ２１のなかに、その
為のレジスタを設けず、フラッグのみをアドレスフラッ
グ２９として持ち、データ格納容量のダウンサイジング
をはかっている。
【００１５】グラフィックシステムプロセッサ（ＧＳ
Ｐ）５（第１グラフィックサブシステム）は描画用コプ
ロセッサであり、高解像度（例えば１０２４ｘ７６８画
素）で描画を行う。ＧＳＰ５はＧＳＰの動作モードや各
種フォーマットの指定を行うためのＩ／Ｏレジスタ（１
６ビット長）を有している。このＩ／Ｏレジスタを用い
て例えばインターレースモード（ＣＲＴ）、ノンインタ
ーレースモード（プラズマディスプレイ（ＰＤＰ）や液
晶表示装置（ＬＣＤ）等）の選択が行われ、選択された
表示装置に対応した表示タイミング制御信号を出力する
ように構成されている。このような、ＧＳＰ５として
は、例えば米国テキサスインスツルメント社製のＴＭＳ
３４０２０が適用できる。
Ｐ）５（第１グラフィックサブシステム）は描画用コプ
ロセッサであり、高解像度（例えば１０２４ｘ７６８画
素）で描画を行う。ＧＳＰ５はＧＳＰの動作モードや各
種フォーマットの指定を行うためのＩ／Ｏレジスタ（１
６ビット長）を有している。このＩ／Ｏレジスタを用い
て例えばインターレースモード（ＣＲＴ）、ノンインタ
ーレースモード（プラズマディスプレイ（ＰＤＰ）や液
晶表示装置（ＬＣＤ）等）の選択が行われ、選択された
表示装置に対応した表示タイミング制御信号を出力する
ように構成されている。このような、ＧＳＰ５として
は、例えば米国テキサスインスツルメント社製のＴＭＳ
３４０２０が適用できる。
【００１６】アドレスバッファ１５はＶＧＡモードにお
いて使用されるバッファであり例えばＦＩＦＯ（Ｆｉｒ
ｓｔ−Ｉｎ Ｆｉｒｓｔ−Ｏｕｔ）で構成されている。
アドレスバッファ１５はＶＧＡモードにおいてＣＰＵ１
から出力されたアドレスデータをアドレスコントローラ
１３を介して順次格納する。すなわち、ＣＰＵ３が図１
のエリア７ｃのあるアドレスをアクセスすると、そのア
ドレスがアドレスバッファ１５に書かれる。ＧＳＰ５は
アドレスバッファ１５をポーリングし、そのアドレスの
表示データが書き変わったことを知り、そのアドレスの
表示データを読みエリア７ａに転送する。このようにす
ることにより、ＣＰＵ３による表示データの書換に対し
て即ＧＳＰ５が転送処理を行うので、画面の処理速度が
早くなる。
いて使用されるバッファであり例えばＦＩＦＯ（Ｆｉｒ
ｓｔ−Ｉｎ Ｆｉｒｓｔ−Ｏｕｔ）で構成されている。
アドレスバッファ１５はＶＧＡモードにおいてＣＰＵ１
から出力されたアドレスデータをアドレスコントローラ
１３を介して順次格納する。すなわち、ＣＰＵ３が図１
のエリア７ｃのあるアドレスをアクセスすると、そのア
ドレスがアドレスバッファ１５に書かれる。ＧＳＰ５は
アドレスバッファ１５をポーリングし、そのアドレスの
表示データが書き変わったことを知り、そのアドレスの
表示データを読みエリア７ａに転送する。このようにす
ることにより、ＣＰＵ３による表示データの書換に対し
て即ＧＳＰ５が転送処理を行うので、画面の処理速度が
早くなる。
【００１７】フォーマットトランスレータ２３は、第２
グラフィックサブシステム（ＶＧＡ）におけるＶＲＡＭ
７の表示データの配列を第１グラフィックサブシステム
におけるＶＲＡＭ７の表示データの配列に変換する。こ
の変換作業は、第１グラフィックサブシステムのＶＲＡ
Ｍにおける表示配列とは異なる表示配列を有する第２グ
ラフィックサブシステムをエミュレートするのに必要で
ある。従って、第２グラフィックサブシステムをエミュ
レートする場合にのみ使用され、第１グラフィックサブ
システムモードでは、この回路はパススルーされる。
グラフィックサブシステム（ＶＧＡ）におけるＶＲＡＭ
７の表示データの配列を第１グラフィックサブシステム
におけるＶＲＡＭ７の表示データの配列に変換する。こ
の変換作業は、第１グラフィックサブシステムのＶＲＡ
Ｍにおける表示配列とは異なる表示配列を有する第２グ
ラフィックサブシステムをエミュレートするのに必要で
ある。従って、第２グラフィックサブシステムをエミュ
レートする場合にのみ使用され、第１グラフィックサブ
システムモードでは、この回路はパススルーされる。
【００１８】ビデオＲＡＭ７は、ＶＧＡモードにおいて
使用される第２のビデオＲＡＭエリア７ｃと高解像度モ
ードにより使用される第１のビデオＲＡＭエリア７ａと
で構成される。これらのエリア７ａ，７ｂは１つのＶＲ
ＡＭデュアルポートメモリで実現されている。
使用される第２のビデオＲＡＭエリア７ｃと高解像度モ
ードにより使用される第１のビデオＲＡＭエリア７ａと
で構成される。これらのエリア７ａ，７ｂは１つのＶＲ
ＡＭデュアルポートメモリで実現されている。
【００１９】なお、ＶＲＡＭ７のシリアルポートから出
力されたビデオデータはアトリビュートコントローラ２
５に供給される。アトリビュートコントローラ２５は受
け取ったビデオデータを１画素毎に内部のパレットに出
力する。パレットは受け取った画素に対応したカラー値
をＤ−Ａ変換器（ＲＡＭＤＡＣ）２７に出力する。ＲＡ
ＭＤＡＣ２７は受け取ったカラー値を、モニタに出力す
るためのアナログビデオ信号に変換する。
力されたビデオデータはアトリビュートコントローラ２
５に供給される。アトリビュートコントローラ２５は受
け取ったビデオデータを１画素毎に内部のパレットに出
力する。パレットは受け取った画素に対応したカラー値
をＤ−Ａ変換器（ＲＡＭＤＡＣ）２７に出力する。ＲＡ
ＭＤＡＣ２７は受け取ったカラー値を、モニタに出力す
るためのアナログビデオ信号に変換する。
【００２０】シーケンサ１７は、ＣＰＵ３とＧＳＰ５の
ＶＲＡＭ７に対するアクセス要求を調節する機能を有す
る。ＶＧＡモードでは、各レジスタは８ビットで構成さ
れている。
ＶＲＡＭ７に対するアクセス要求を調節する機能を有す
る。ＶＧＡモードでは、各レジスタは８ビットで構成さ
れている。
【００２１】Ｉ／Ｏバッファ２１はＶＧＡモードにおい
て、ホストＣＰＵ３から送られてくる制御コマンド、例
えば従来存在したＣＲＴコントローラに対する制御コマ
ンドを保持する。グラフィックスコントローラ１９は、
ＶＧＡモードを実行するためにもうけられている機能で
あり、グラフィックスインデックスレジスタ（Ｇｒａｐ
ｈｉｃｓ Ｉｎｄｅｘ Ｒｅｇｉｓｔｅｒ）、セット・
リセット（Ｓｅｔ／Ｒｅｓｅｔ）、イネーブルセット・
リセット（Ｅｎａｂｌｅ Ｓｅｔ／Ｒｅｓｅｔｒｅｇｉ
ｓｔｅｒ）、カラーコンペア（Ｃｏｌｏｒ Ｃｏｍｐａ
ｒｅｒｅｇｉｓｔｅｒ），データローテート（Ｄａｔａ
Ｒｏｔａｔｅ）、リードマップセレクト（Ｒｅａｄ
Ｍａｐ Ｓｅｌｅｃｔ）、グラフィックスモードレジス
タ（Ｇｒａｐｈｉｃｓ Ｍｏｄｅ Ｒｅｇｉｓｔｅ
ｒ）、ミスセラニアスレジスタ（ｍｉｓｃｅｌｌａｎｅ
ｏｕｓ Ｒｅｇｉｓｔｅｒ）、カラードントケア（Ｃｏ
ｌｏｒ Ｄｏｎ’ｔＣａｒｅ）、ビットマスクレジスタ
（Ｂｉｔ ＭａｓｋＲｅｇｉｓｔｅｒ）などを備えてい
る。なお、グラフィックスコントローラの詳細について
は、例えば米国Ｐａｒａｄａｉｓｅ Ｓｙｓｔｅｍｓ，
Ｉｎｃ．の”ＰＶＧＡ１Ａ Ｐａｒａｄｉｓｅ Ｖｉｄ
ｅｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ”に記載されてい
る。
て、ホストＣＰＵ３から送られてくる制御コマンド、例
えば従来存在したＣＲＴコントローラに対する制御コマ
ンドを保持する。グラフィックスコントローラ１９は、
ＶＧＡモードを実行するためにもうけられている機能で
あり、グラフィックスインデックスレジスタ（Ｇｒａｐ
ｈｉｃｓ Ｉｎｄｅｘ Ｒｅｇｉｓｔｅｒ）、セット・
リセット（Ｓｅｔ／Ｒｅｓｅｔ）、イネーブルセット・
リセット（Ｅｎａｂｌｅ Ｓｅｔ／Ｒｅｓｅｔｒｅｇｉ
ｓｔｅｒ）、カラーコンペア（Ｃｏｌｏｒ Ｃｏｍｐａ
ｒｅｒｅｇｉｓｔｅｒ），データローテート（Ｄａｔａ
Ｒｏｔａｔｅ）、リードマップセレクト（Ｒｅａｄ
Ｍａｐ Ｓｅｌｅｃｔ）、グラフィックスモードレジス
タ（Ｇｒａｐｈｉｃｓ Ｍｏｄｅ Ｒｅｇｉｓｔｅ
ｒ）、ミスセラニアスレジスタ（ｍｉｓｃｅｌｌａｎｅ
ｏｕｓ Ｒｅｇｉｓｔｅｒ）、カラードントケア（Ｃｏ
ｌｏｒ Ｄｏｎ’ｔＣａｒｅ）、ビットマスクレジスタ
（Ｂｉｔ ＭａｓｋＲｅｇｉｓｔｅｒ）などを備えてい
る。なお、グラフィックスコントローラの詳細について
は、例えば米国Ｐａｒａｄａｉｓｅ Ｓｙｓｔｅｍｓ，
Ｉｎｃ．の”ＰＶＧＡ１Ａ Ｐａｒａｄｉｓｅ Ｖｉｄ
ｅｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ”に記載されてい
る。
【００２２】図３は図２に示すＲＡＭＤＡＣ２７の詳細
ブロック図である。ＲＡＭＤＡＣ２７は図３に示すよう
にルックアップテーブル３１と、Ｄ／Ａコンバータ３３
とで構成されている。ルックアップテーブル３１は、ア
トリビュートコントローラ２５から出力された、２５６
の色指定データを１８ビット（Ｒ，Ｇ，Ｂ各６ビット）
の色制御データに変換する。このデジタルの色制御デー
タをＤ／Ａコンバータ３３によりアナログデータに変換
し、ＣＲＴ表示装置に出力する。
ブロック図である。ＲＡＭＤＡＣ２７は図３に示すよう
にルックアップテーブル３１と、Ｄ／Ａコンバータ３３
とで構成されている。ルックアップテーブル３１は、ア
トリビュートコントローラ２５から出力された、２５６
の色指定データを１８ビット（Ｒ，Ｇ，Ｂ各６ビット）
の色制御データに変換する。このデジタルの色制御デー
タをＤ／Ａコンバータ３３によりアナログデータに変換
し、ＣＲＴ表示装置に出力する。
【００２３】他方、モノクロパネルに出力する場合に、
ＲＡＭＤＡＣ２７からのアナログ信号をそのまま出力す
ると、色変換ができない。この実施例では、モノクロパ
ネル用のルックアップテーブル３５を設け、ＧＳＰ５の
ファームウエア制御により、色データを階調データに変
換する。すなわち、２６万色の色データを１６階調のデ
ータに変換する作業をＧＳＰ５が行うように構成されて
いる。すなわち、この実施例では、ＣＰＵ３がＲＡＭＤ
ＡＣ２７のルックアップテーブル３１に書き込んだ１８
ビットの色データを適宜リードし、階調データに変換
し、モノクロパネル用ルックアップテーブル３５に書き
込む。変換の方法は、公知の、Ｒ，Ｇ，Ｂを輝度に変換
する方法である。すなわち、ＧＳＰ５は０．５９Ｒ＋
０．３Ｇ＋０．１１Ｂの値を計算し、丸め込みの処理を
行って４ビットの階調データに変換する。この場合、Ｃ
ＰＵ３がルックアップテーブル３１を書換える都度、Ｇ
ＳＰ５が上記変換を行うと時間がかかるので、ＣＰＵ３
がＲＡＭＤＡＣをアクセスしたことを示すフラッグを設
け、そのフラッグをポーリングして、上記変換をまとめ
て行う。この点、ハードウエアで変換を行う代わりに、
ＧＳＰ５のファームウエアにその機能を持たせること
で、ハードウエア構成を簡素化できる。
ＲＡＭＤＡＣ２７からのアナログ信号をそのまま出力す
ると、色変換ができない。この実施例では、モノクロパ
ネル用のルックアップテーブル３５を設け、ＧＳＰ５の
ファームウエア制御により、色データを階調データに変
換する。すなわち、２６万色の色データを１６階調のデ
ータに変換する作業をＧＳＰ５が行うように構成されて
いる。すなわち、この実施例では、ＣＰＵ３がＲＡＭＤ
ＡＣ２７のルックアップテーブル３１に書き込んだ１８
ビットの色データを適宜リードし、階調データに変換
し、モノクロパネル用ルックアップテーブル３５に書き
込む。変換の方法は、公知の、Ｒ，Ｇ，Ｂを輝度に変換
する方法である。すなわち、ＧＳＰ５は０．５９Ｒ＋
０．３Ｇ＋０．１１Ｂの値を計算し、丸め込みの処理を
行って４ビットの階調データに変換する。この場合、Ｃ
ＰＵ３がルックアップテーブル３１を書換える都度、Ｇ
ＳＰ５が上記変換を行うと時間がかかるので、ＣＰＵ３
がＲＡＭＤＡＣをアクセスしたことを示すフラッグを設
け、そのフラッグをポーリングして、上記変換をまとめ
て行う。この点、ハードウエアで変換を行う代わりに、
ＧＳＰ５のファームウエアにその機能を持たせること
で、ハードウエア構成を簡素化できる。
【００２４】図４は、ＧＳＰ５により実行される、モノ
クロパネル用ルックアップテーブルの書換のためのファ
ームウエアのフローチャートである。図４において、Ｇ
ＳＰ５は、ステップ３７において、ＣＰＵ３がＲＡＭＤ
ＡＣ２７をアクセスしたことを示すフラッグを参照す
る。ステップ３９において、ＣＰＵ３からＲＡＭＤＡＣ
２７へのアクセスがあったと判断すると、ＧＳＰ５はス
テップ４１において、ＲＡＭＤＡＣ２７内のルックアッ
プテーブル３１からＲ，Ｇ，Ｂデータをリードする。そ
して、ステップ４３において、０．５９Ｒ＋０．３Ｇ＋
０．１１Ｂの計算を行い階調度Ｘを求める。そして、ス
テッ４５において、求めた各階調度をモノクロパネル用
ルックアップテーブル３５に書き込む。ステップ４７に
おいて、ＧＳＰ５はルックアップテーブル３１内のすべ
てのＲ，Ｇ，Ｂデータの変換が終了したかどうか判断
し、終了してなければステップ４１及至４７を繰り返し
実行し、２５６通りＲ，Ｇ，Ｂデータすべてについて階
調度への変換を行う。
クロパネル用ルックアップテーブルの書換のためのファ
ームウエアのフローチャートである。図４において、Ｇ
ＳＰ５は、ステップ３７において、ＣＰＵ３がＲＡＭＤ
ＡＣ２７をアクセスしたことを示すフラッグを参照す
る。ステップ３９において、ＣＰＵ３からＲＡＭＤＡＣ
２７へのアクセスがあったと判断すると、ＧＳＰ５はス
テップ４１において、ＲＡＭＤＡＣ２７内のルックアッ
プテーブル３１からＲ，Ｇ，Ｂデータをリードする。そ
して、ステップ４３において、０．５９Ｒ＋０．３Ｇ＋
０．１１Ｂの計算を行い階調度Ｘを求める。そして、ス
テッ４５において、求めた各階調度をモノクロパネル用
ルックアップテーブル３５に書き込む。ステップ４７に
おいて、ＧＳＰ５はルックアップテーブル３１内のすべ
てのＲ，Ｇ，Ｂデータの変換が終了したかどうか判断
し、終了してなければステップ４１及至４７を繰り返し
実行し、２５６通りＲ，Ｇ，Ｂデータすべてについて階
調度への変換を行う。
【００２５】
【発明の効果】以上述べたように、この発明によれば、
ＲＡＭＤＡＣ内に設けられたＣＲＴ表示装置用ルックア
ップテーブルとは別に、フラットパネルディスプレイ用
ルックアップテーブルを設け、ＧＳＰのファームウエア
制御により、色データから階調データへの変換が行なわ
れるので、変換のためのハードウエア構成を簡素化する
ことができ、ポータブルコンピュータのダウンサイジン
グをより一層はかることができる。
ＲＡＭＤＡＣ内に設けられたＣＲＴ表示装置用ルックア
ップテーブルとは別に、フラットパネルディスプレイ用
ルックアップテーブルを設け、ＧＳＰのファームウエア
制御により、色データから階調データへの変換が行なわ
れるので、変換のためのハードウエア構成を簡素化する
ことができ、ポータブルコンピュータのダウンサイジン
グをより一層はかることができる。
【図１】この発明の表示制御システムの一実施例を示す
概念図。
概念図。
【図２】図１に示す概念を実現した例を示すブロック
図。
図。
【図３】図２に示すＲＡＭＤＡＣの詳細ブロック図。
【図４】ＧＳＰにより実行される、色データから階調デ
ータへの変換のためのファームウエア処理を示すフロー
チャート。
ータへの変換のためのファームウエア処理を示すフロー
チャート。
１…システムバス、３…ＣＰＵ、５…グラフィックシス
テムプロセッサ（ＧＳＰ）、７…ビデオＲＡＭ（ＶＲＡ
Ｍ）、１３…アドレスコントローラ、１５…アドレスバ
ッファ、１７…シーケンサ、１９…グラフィックスコン
トローラ、２１…Ｉ／Ｏバッファ、２３…フォーマット
トランスレータ、２５…属性コントローラ、２７…ＲＡ
ＭＤＡＣ、２９…アドレスフラッグ、３１…ＣＲＴ表示
装置用ルックアップテーブル、３３…Ｄ／Ａコンバー
タ、３５…フラットパネルディスプレイ用ルックアップ
テーブル。
テムプロセッサ（ＧＳＰ）、７…ビデオＲＡＭ（ＶＲＡ
Ｍ）、１３…アドレスコントローラ、１５…アドレスバ
ッファ、１７…シーケンサ、１９…グラフィックスコン
トローラ、２１…Ｉ／Ｏバッファ、２３…フォーマット
トランスレータ、２５…属性コントローラ、２７…ＲＡ
ＭＤＡＣ、２９…アドレスフラッグ、３１…ＣＲＴ表示
装置用ルックアップテーブル、３３…Ｄ／Ａコンバー
タ、３５…フラットパネルディスプレイ用ルックアップ
テーブル。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０９Ｇ 5/02 9175−5Ｇ Ｈ０４Ｎ 5/66 Ｚ 9068−5Ｃ
Claims (2)
- 【請求項１】 ＣＲＴ表示装置およびフラットパネル表
示装置を高解像度でサポートする第１グラフィックサブ
システムであり、第１グラフィックサブシステムモード
において、ビデオデータが格納される第１ビデオデータ
エリアと、前記第２グラフィックサブシステムモードに
おいて、ビデオデータが格納される第２ビデオデータエ
リアとから成るビデオランダムアクセスメモリ（ＶＲＡ
Ｍ）と； 前記第２ビデオデータエリアに格納されたビ
デオデータを第１ビデオデータエリアに転送し、前記第
１グラフィックサブシステムモードの解像度で表示する
グラフィックシステムプロセッサを有した第１グラフィ
ックサブシステムと；前記ＶＲＡＭから出力されたビデ
オデータを１ピクセル毎に対応した色指定データに変換
するアトリビュートコントローラ手段と；前記アトリビ
ュートコントローラ手段から出力された色指定データを
色データに変換するＣＲＴ表示装置用ルックアップテー
ブル手段と； 前記ルックアップテーブル手段から出力
される色データをアナログビデオ信号に変換するＤ／Ａ
コンバータ手段と； 色データをフラットパネル表示装
置用階調データに変換するフラットパネル表示装置用ル
ックアップテーブル手段とを備え、前記グラフィックシ
ステムプロセッサは、前記ＣＲＴ表示装置用ルックアッ
プテーブルから色データをリードし、所定の演算にもと
ずいて階調データに変換し、フラットパネル表示装置用
ルックアップテーブルに書き込むことを特徴とする表示
制御方式。 - 【請求項２】 前記ＣＲＴ表示装置用ルックアップテー
ブルは中央処理装置（ＣＰＵ）によりアクセスされ、前
記ＣＰＵが前記ＣＲＴ表示装置用ルックアップテーブル
をアクセスしたことを示すフラッグを設け、前記グラフ
ィックシステムプロセッサは、前記フラッグをポーリン
グし、前記ＣＰＵが前記ＣＲＴ表示装置用ルックアップ
テーブルをアクセスしたことをフラッグが示していると
き、前記グラフィックシステムプロセッサは、上記色デ
ータから階調データへの変換を一括して行なうことを特
徴とする請求項１に記載の表示制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3344715A JPH05173522A (ja) | 1991-12-26 | 1991-12-26 | 表示制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3344715A JPH05173522A (ja) | 1991-12-26 | 1991-12-26 | 表示制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05173522A true JPH05173522A (ja) | 1993-07-13 |
Family
ID=18371422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3344715A Pending JPH05173522A (ja) | 1991-12-26 | 1991-12-26 | 表示制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05173522A (ja) |
-
1991
- 1991-12-26 JP JP3344715A patent/JPH05173522A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5500654A (en) | VGA hardware window control system | |
| EP0279226B1 (en) | High resolution display adapter | |
| US5301272A (en) | Method and apparatus for address space aliasing to identify pixel types | |
| JPH05274108A (ja) | ディスプレイアダプタ | |
| US5508714A (en) | Display control apparatus for converting CRT resolution into PDP resolution by hardware | |
| EP0279225B1 (en) | Reconfigurable counters for addressing in graphics display systems | |
| JP2755378B2 (ja) | 拡張グラフィックス・アレイ制御装置 | |
| US6639603B1 (en) | Hardware portrait mode support | |
| JP3313527B2 (ja) | グラフィックスコントローラおよびピクセルデータ転送システム | |
| JP3017882B2 (ja) | 表示制御システム | |
| JPH05173522A (ja) | 表示制御方式 | |
| JPH05173745A (ja) | 表示制御方式 | |
| JPH07234773A (ja) | 表示制御装置 | |
| JPH1069548A (ja) | コンピュータ・グラフィックス・システム | |
| US5818417A (en) | Automatic virtual display panning circuit for providing VGA display data to a lower resolution display and method therefor | |
| JPH05173753A (ja) | 表示制御方式 | |
| JPH03132793A (ja) | デイスプレイ・システム | |
| JPH05173545A (ja) | 表示制御方式 | |
| JPH05173746A (ja) | 表示制御方式 | |
| JP3862976B2 (ja) | 表示機構 | |
| JPH05173752A (ja) | 表示制御方式 | |
| JP3704999B2 (ja) | 表示装置及び表示方法 | |
| JP2576029B2 (ja) | 表示制御装置 | |
| JPH031675B2 (ja) | ||
| EP0340664A2 (en) | Method and system for setting palette data by a display mode |