JPH05173745A - 表示制御方式 - Google Patents
表示制御方式Info
- Publication number
- JPH05173745A JPH05173745A JP3344714A JP34471491A JPH05173745A JP H05173745 A JPH05173745 A JP H05173745A JP 3344714 A JP3344714 A JP 3344714A JP 34471491 A JP34471491 A JP 34471491A JP H05173745 A JPH05173745 A JP H05173745A
- Authority
- JP
- Japan
- Prior art keywords
- display
- subsystem
- graphic
- address
- gsp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】第１グラフィックサブシステムのウインドウ表
示と第２グラフィックサブシステムのフル画面モードで
の表示を混在してフラットパネル表示装置の同一画面上
に表示する。 【構成】ＣＰＵによりＣＲＴの表示データが書き込まれ
る第２ビデオＲＡＭエリアが設けられる。描画用コプロ
セッサは第２ビデオＲＡＭエリアから表示データをリー
ドし、エミュレートしてフラットパネルの第１ビデオＲ
ＡＭの任意位置に、第２ビデオＲＡＭエリアをウインド
ウとして設定すると共に、第１ＶＲＡＭエリア内の所定
位置にフル画面モードでの表示データを設定する。
示と第２グラフィックサブシステムのフル画面モードで
の表示を混在してフラットパネル表示装置の同一画面上
に表示する。 【構成】ＣＰＵによりＣＲＴの表示データが書き込まれ
る第２ビデオＲＡＭエリアが設けられる。描画用コプロ
セッサは第２ビデオＲＡＭエリアから表示データをリー
ドし、エミュレートしてフラットパネルの第１ビデオＲ
ＡＭの任意位置に、第２ビデオＲＡＭエリアをウインド
ウとして設定すると共に、第１ＶＲＡＭエリア内の所定
位置にフル画面モードでの表示データを設定する。
Description
【０００１】
【産業上の利用分野】この発明は、ＣＲＴ（Ｃａｔｈｏ
ｄｅ Ｒａｙ Ｔｕｂｅ）ディスプレイ等のインターレ
ースディスプレイや、フラットパネルディスプレイ等の
ノンインターレースディスプレイが接続可能なパーソナ
ルコンピュータやパーソナルワークステーション等のコ
ンピュータシステムに使用するのに適した表示制御方式
に関し、特に高解像度モード画面と低解像度モード画面
との混在表示方式に関する。
ｄｅ Ｒａｙ Ｔｕｂｅ）ディスプレイ等のインターレ
ースディスプレイや、フラットパネルディスプレイ等の
ノンインターレースディスプレイが接続可能なパーソナ
ルコンピュータやパーソナルワークステーション等のコ
ンピュータシステムに使用するのに適した表示制御方式
に関し、特に高解像度モード画面と低解像度モード画面
との混在表示方式に関する。
【０００２】
【従来の技術】従来より、パソコン用グラフィックスコ
ントローラ（ビデオサブシステム）としてＶＧＡ（Ｖｉ
ｄｅｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）（第２グラフ
ィックサブシステム）が使用されている。ＶＧＡはディ
スプレイへの表示を制御するメカニズムを備え、解像度
が６４０ｘ４８０画素、色数が２５６色の表示機能を有
している。他方、種々のグラフィカルユーザインターフ
ェース（ＧＵＩ）が開発されている。このようなＧＵＩ
を効率よく動かしたいというユーザの要望がある。すな
わち、１画面上に複数のウインドウを表示するために
は、解像度の大きな画面が必要である。また、マウスの
応答性も良くしたいという要望がある。
ントローラ（ビデオサブシステム）としてＶＧＡ（Ｖｉ
ｄｅｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）（第２グラフ
ィックサブシステム）が使用されている。ＶＧＡはディ
スプレイへの表示を制御するメカニズムを備え、解像度
が６４０ｘ４８０画素、色数が２５６色の表示機能を有
している。他方、種々のグラフィカルユーザインターフ
ェース（ＧＵＩ）が開発されている。このようなＧＵＩ
を効率よく動かしたいというユーザの要望がある。すな
わち、１画面上に複数のウインドウを表示するために
は、解像度の大きな画面が必要である。また、マウスの
応答性も良くしたいという要望がある。
【０００３】このような問題を解決するために、表示解
像度が１０２４ｘ７６８画素、色数２５６色の表示モー
ドを有したグラフィックスコントローラ（第２グラフィ
ックサブシステムよりも表示解像度の高い第１グラフィ
ックサブシステム）が開発されている。
像度が１０２４ｘ７６８画素、色数２５６色の表示モー
ドを有したグラフィックスコントローラ（第２グラフィ
ックサブシステムよりも表示解像度の高い第１グラフィ
ックサブシステム）が開発されている。
【０００４】第１グラフィックサブシステムでは、解像
度の増加に見合う処理速度を得るために、描画専用のコ
プロセサ（グラフィックシステムプロセッサ；ＧＳＰ）
を含んでいる。
度の増加に見合う処理速度を得るために、描画専用のコ
プロセサ（グラフィックシステムプロセッサ；ＧＳＰ）
を含んでいる。
【０００５】しかしながら、従来第１グラフィックサブ
システムを動作させる場合には、第２グラフィックサブ
システムを有したパーソナルコンピュータにアダプタカ
ードを介して第１グラフィックサブシステムを接続し、
第２グラフィックサブシステムから第１フラフィックサ
ブシステムに切り替えて使用する必要がある。このた
め、第２グラフィックサブシステム用ハードウエアと第
１グラフィックサブシステム用ハードウエアの両方を用
意する必要があり、ハードウエア構成が複雑となり、操
作性も良くない。
システムを動作させる場合には、第２グラフィックサブ
システムを有したパーソナルコンピュータにアダプタカ
ードを介して第１グラフィックサブシステムを接続し、
第２グラフィックサブシステムから第１フラフィックサ
ブシステムに切り替えて使用する必要がある。このた
め、第２グラフィックサブシステム用ハードウエアと第
１グラフィックサブシステム用ハードウエアの両方を用
意する必要があり、ハードウエア構成が複雑となり、操
作性も良くない。
【０００６】また、第２グラフィックサブシステムで構
築したソフトウエア資産を承継するため、第１グラフィ
ックサブシステムにおいても、第２グラフィックサブシ
ステム用アプリケーションプログラムを実行したいとい
う要望がある。
築したソフトウエア資産を承継するため、第１グラフィ
ックサブシステムにおいても、第２グラフィックサブシ
ステム用アプリケーションプログラムを実行したいとい
う要望がある。
【０００７】
【発明が解決しようとする課題】上述したように、従来
は、第２グラフィックサブシステムを有したパーソナル
コンピュータにおいて、第２グラフィックサブシステム
よりも解像度の高い第１グラフィックサブシステムを動
作させる場合、アダプタカードを用いて第１グラフィッ
クサブシステムを外部接続し、切り替え回路を介して第
２グラフィックサブシステムから第１グラフィックサブ
システムに切り替えて使用していた。このため、ハード
ウエア回路が複雑になるとともに、操作性も良くないと
いう欠点があった。
は、第２グラフィックサブシステムを有したパーソナル
コンピュータにおいて、第２グラフィックサブシステム
よりも解像度の高い第１グラフィックサブシステムを動
作させる場合、アダプタカードを用いて第１グラフィッ
クサブシステムを外部接続し、切り替え回路を介して第
２グラフィックサブシステムから第１グラフィックサブ
システムに切り替えて使用していた。このため、ハード
ウエア回路が複雑になるとともに、操作性も良くないと
いう欠点があった。
【０００８】また、第２グラフィックサブシステムで構
築したソフトウエア資産を承継するため、第１グラフィ
ックサブシステムにおいても、第２グラフィックサブシ
ステム用アプリケーションプログラムを実行したいとい
う要望がある。
築したソフトウエア資産を承継するため、第１グラフィ
ックサブシステムにおいても、第２グラフィックサブシ
ステム用アプリケーションプログラムを実行したいとい
う要望がある。
【０００９】さらに、アプリケーションプログラムの中
には、ウインドウを意識せず、ＶＧＡのフル画面モード
でのみ表示を行なうように作られたプログラムがあり、
このようなプログラムも第１グラフィックサブシステム
を用いて実行したいという要望がある。
には、ウインドウを意識せず、ＶＧＡのフル画面モード
でのみ表示を行なうように作られたプログラムがあり、
このようなプログラムも第１グラフィックサブシステム
を用いて実行したいという要望がある。
【００１０】この発明の目的は、第１グラフィックサブ
システムのハードウエアを内蔵し、第１グラフィックサ
ブシステムのウインドウ表示と第２グラフィックサブシ
ステムのフル画面モードでの表示を混在してフラットパ
ネル表示装置の同一画面上に表示することのできる表示
制御方式を提供することである。
システムのハードウエアを内蔵し、第１グラフィックサ
ブシステムのウインドウ表示と第２グラフィックサブシ
ステムのフル画面モードでの表示を混在してフラットパ
ネル表示装置の同一画面上に表示することのできる表示
制御方式を提供することである。
【００１１】
【課題を解決するための手段】この発明の表示制御シス
テムは、フラットパネル表示装置をサポートする第１グ
ラフィックサブシステムと；前記第１グラフィックサブ
システムを用いて、ＣＲＴ表示装置をサポートする第２
グラフィックサブシステムをエミュレートする手段と；
および前記第１グラフィックサブシステムのウインドウ
表示と第２グラフィックサブシステムのフル画面モード
での表示を混在して前記フラットパネル表示装置の同一
画面上に表示する手段とを備えている。
テムは、フラットパネル表示装置をサポートする第１グ
ラフィックサブシステムと；前記第１グラフィックサブ
システムを用いて、ＣＲＴ表示装置をサポートする第２
グラフィックサブシステムをエミュレートする手段と；
および前記第１グラフィックサブシステムのウインドウ
表示と第２グラフィックサブシステムのフル画面モード
での表示を混在して前記フラットパネル表示装置の同一
画面上に表示する手段とを備えている。
【００１２】
【作用】この発明によれば、ＣＰＵによりアクセスされ
る、第２グラフィックサブシステム用ビデオＲＡＭエリ
ア（第２ビデオＲＡＭエリア）と、ＧＳＰによりアクセ
スされる、第１グラフィックサブシステム用ビデオＲＡ
Ｍエリア（第１ビデオＲＡＭエリア）とを備えている。
ＣＰＵは、第２グラフィックサブシステムのフル画面モ
ードで表示するように作られたアプリケーションプログ
ラムを実行し、第２ビデオＲＡＭエリアに表示データを
書き込む。ＧＳＰは、すでに第１グラフィックサブシス
テム用ウインドウが設定された第１ビデオＲＡＭエリア
の所定の位置にウインドウを切り、第２グラフィックサ
ブシステムのフル画面モードでの表示を行なうことによ
り、第１グラフィックサブシステムのウインドウと第２
グラフィックサブシステムにおけるフル画面モードとの
混在表示を行なう。
る、第２グラフィックサブシステム用ビデオＲＡＭエリ
ア（第２ビデオＲＡＭエリア）と、ＧＳＰによりアクセ
スされる、第１グラフィックサブシステム用ビデオＲＡ
Ｍエリア（第１ビデオＲＡＭエリア）とを備えている。
ＣＰＵは、第２グラフィックサブシステムのフル画面モ
ードで表示するように作られたアプリケーションプログ
ラムを実行し、第２ビデオＲＡＭエリアに表示データを
書き込む。ＧＳＰは、すでに第１グラフィックサブシス
テム用ウインドウが設定された第１ビデオＲＡＭエリア
の所定の位置にウインドウを切り、第２グラフィックサ
ブシステムのフル画面モードでの表示を行なうことによ
り、第１グラフィックサブシステムのウインドウと第２
グラフィックサブシステムにおけるフル画面モードとの
混在表示を行なう。
【００１３】このように、ＣＰＵがＶＧＡのフル画面モ
ードでの表示を行なうアプリケーションプログラムを実
行した場合、ＧＳＰは第１グラフィックサブシステム用
ＶＲＡＭエリアの所定の位置にウインドウを切り、そこ
にフル画面をセットし、第１グラフィックサブシステム
の表示解像度（例えば１０２４ｘ７６８画素）でフラッ
トパネル表示装置に表示するので、ＶＧＡのフル画面モ
ードと、第１グラフィックサブシステムのウインドウと
を混在して表示することができる。
ードでの表示を行なうアプリケーションプログラムを実
行した場合、ＧＳＰは第１グラフィックサブシステム用
ＶＲＡＭエリアの所定の位置にウインドウを切り、そこ
にフル画面をセットし、第１グラフィックサブシステム
の表示解像度（例えば１０２４ｘ７６８画素）でフラッ
トパネル表示装置に表示するので、ＶＧＡのフル画面モ
ードと、第１グラフィックサブシステムのウインドウと
を混在して表示することができる。
【００１４】
【実施例】以下、図面を参照しながら実施例を説明す
る。図１は、この発明の一実施例を示す概念ブロック図
である。この発明の特徴は、第１グラフィックサブシス
テムのハードウエアのみを装備して、第２グラフィック
サブシステムをエミュレートすることである。
る。図１は、この発明の一実施例を示す概念ブロック図
である。この発明の特徴は、第１グラフィックサブシス
テムのハードウエアのみを装備して、第２グラフィック
サブシステムをエミュレートすることである。
【００１５】図１において、システムバス１には、メイ
ンプロセッサとして作用する中央処理装置（ＣＰＵ）３
が接続されている。ＣＰＵ３は例えば３２ビットのマイ
クロプロセッサで構成されている。さらに、描画用コプ
ロセサとしての機能を果たすグラフィックシステムプロ
セサ（ＧＳＰ）５が接続されている。ビデオＲＡＭ（Ｖ
ＲＡＭ）７は機能的に第１および第２のエリア７ａ，７
ｃに分かれている。第１のエリア７ａは、第１のグラフ
ィックサブシステム（例えば１０２４ｘ７６８画素、２
５６色の高解像度ディスプレイアダプタ）に利用され、
ＧＳＰ５のみによりアクセスされる。第２のエリア７ｃ
は、第２グラフィックサブシステム（例えばＶＧＡ）に
利用され、ＣＰＵ３およびＧＳＰ５によりアクセスされ
る。第１エリア７ｃ内の斜線部分７ｂには、ＣＰＵ３か
ら第２エリア７ｃに書き込まれた図形作成コマンドおよ
びそのコマンドに対応する図形作成処理プログラムが書
き込まれる。すなわち、パーソナルコンピュータの電源
を立ち上げると、イニシャライズルーチンが実行され、
初期設定が行われる。ディスクオペレーティングシステ
ムでは電源を立ち上げると、第２グラフィックサブシス
テム、たとえばＶＧＡモードで動作するように構成され
ている。従って、初期設定において、ＶＧＡモード用エ
ミユレーションプログラムをエリア７ｂにダウンロード
する。 ＣＰＵ３からはエリア７ｃだけが見えている。
すなわち、高解像度ディスプレイアダプタ用のＶＲＡＭ
７にＶＧＡ用の仮想空間が形成される。ＶＧＡ用に作ら
れたアプリケーションプログラムが実行されると、ＣＰ
Ｕ３は表示データをエリア７ｃにセットする。ＧＳＰ５
はＶＧＡモードであることを検出すると、エリア７ｃの
データをエリア７ａに転送する。図２はこの発明の表示
制御システムの一実施例を示す詳細ブロック図である。
なお、図１と同一部には同符号を付してその説明を省略
する。
ンプロセッサとして作用する中央処理装置（ＣＰＵ）３
が接続されている。ＣＰＵ３は例えば３２ビットのマイ
クロプロセッサで構成されている。さらに、描画用コプ
ロセサとしての機能を果たすグラフィックシステムプロ
セサ（ＧＳＰ）５が接続されている。ビデオＲＡＭ（Ｖ
ＲＡＭ）７は機能的に第１および第２のエリア７ａ，７
ｃに分かれている。第１のエリア７ａは、第１のグラフ
ィックサブシステム（例えば１０２４ｘ７６８画素、２
５６色の高解像度ディスプレイアダプタ）に利用され、
ＧＳＰ５のみによりアクセスされる。第２のエリア７ｃ
は、第２グラフィックサブシステム（例えばＶＧＡ）に
利用され、ＣＰＵ３およびＧＳＰ５によりアクセスされ
る。第１エリア７ｃ内の斜線部分７ｂには、ＣＰＵ３か
ら第２エリア７ｃに書き込まれた図形作成コマンドおよ
びそのコマンドに対応する図形作成処理プログラムが書
き込まれる。すなわち、パーソナルコンピュータの電源
を立ち上げると、イニシャライズルーチンが実行され、
初期設定が行われる。ディスクオペレーティングシステ
ムでは電源を立ち上げると、第２グラフィックサブシス
テム、たとえばＶＧＡモードで動作するように構成され
ている。従って、初期設定において、ＶＧＡモード用エ
ミユレーションプログラムをエリア７ｂにダウンロード
する。 ＣＰＵ３からはエリア７ｃだけが見えている。
すなわち、高解像度ディスプレイアダプタ用のＶＲＡＭ
７にＶＧＡ用の仮想空間が形成される。ＶＧＡ用に作ら
れたアプリケーションプログラムが実行されると、ＣＰ
Ｕ３は表示データをエリア７ｃにセットする。ＧＳＰ５
はＶＧＡモードであることを検出すると、エリア７ｃの
データをエリア７ａに転送する。図２はこの発明の表示
制御システムの一実施例を示す詳細ブロック図である。
なお、図１と同一部には同符号を付してその説明を省略
する。
【００１６】アドレスコントローラ１３は、第２グラフ
ィックサブシステムモード（例えば、ＶＧＡ）における
表示スクリーンのスタートアドレスや、カーソルアドレ
スなどの指定を第１グラフィックサブシステムモード
（例えば１０２４ｘ７６８ピクセルの高解像度ディスプ
レイアダプタ）におけるアドレスに変換する。
ィックサブシステムモード（例えば、ＶＧＡ）における
表示スクリーンのスタートアドレスや、カーソルアドレ
スなどの指定を第１グラフィックサブシステムモード
（例えば１０２４ｘ７６８ピクセルの高解像度ディスプ
レイアダプタ）におけるアドレスに変換する。
【００１７】アドレスフラッグ２９はＣＰＵ３によりあ
るアドレスが指定されたことをを示すフラッグである。
例えば、ＶＧＡ用につくられたアプリケーションプログ
ラムがＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ ａｎｄ Ｏ
ｕｔｐｕｔ Ｓｙｓｔｅｍ）をアクセスしたことを示す
フラッグ、メモリ４をアクセスしたことを示すフラッ
グ、シーケンサ１７をリセットしたことを示すフラッグ
などで構成されている。従来ＶＧＡにおいて、ＣＲＴコ
ントローラ内に設けられている各種表示制御用レジスタ
の中には、実質必要ないレジスタも含まれているので、
この実施例では、図２のＩ／Ｏバッファ２１のなかに、
その為のレジスタを設けず、フラッグのみをアドレスフ
ラッグ２９として持ち、データ格納容量のダウンサイジ
ングをはかっている。
るアドレスが指定されたことをを示すフラッグである。
例えば、ＶＧＡ用につくられたアプリケーションプログ
ラムがＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ ａｎｄ Ｏ
ｕｔｐｕｔ Ｓｙｓｔｅｍ）をアクセスしたことを示す
フラッグ、メモリ４をアクセスしたことを示すフラッ
グ、シーケンサ１７をリセットしたことを示すフラッグ
などで構成されている。従来ＶＧＡにおいて、ＣＲＴコ
ントローラ内に設けられている各種表示制御用レジスタ
の中には、実質必要ないレジスタも含まれているので、
この実施例では、図２のＩ／Ｏバッファ２１のなかに、
その為のレジスタを設けず、フラッグのみをアドレスフ
ラッグ２９として持ち、データ格納容量のダウンサイジ
ングをはかっている。
【００１８】グラフィックシステムプロセッサ（ＧＳ
Ｐ）５（第１グラフィックサブシステム）は描画用コプ
ロセッサであり、高解像度（例えば１０２４ｘ７６８画
素）で描画を行う。ＧＳＰ５はＧＳＰの動作モードや各
種フォーマットの指定を行うためのＩ／Ｏレジスタ（１
６ビット長）を有している。このＩ／Ｏレジスタを用い
て例えばインターレースモード（ＣＲＴ）、ノンインタ
ーレースモード（プラズマディスプレイ（ＰＤＰ）や液
晶表示装置（ＬＣＤ）等のフラットパネル表示装置）の
選択が行われ、選択された表示装置に対応した表示タイ
ミング制御信号を出力するように構成されている。この
ような、ＧＳＰ５としては、例えば米国テキサスインス
ツルメント社製のＴＭＳ３４０２０が適用できる。
Ｐ）５（第１グラフィックサブシステム）は描画用コプ
ロセッサであり、高解像度（例えば１０２４ｘ７６８画
素）で描画を行う。ＧＳＰ５はＧＳＰの動作モードや各
種フォーマットの指定を行うためのＩ／Ｏレジスタ（１
６ビット長）を有している。このＩ／Ｏレジスタを用い
て例えばインターレースモード（ＣＲＴ）、ノンインタ
ーレースモード（プラズマディスプレイ（ＰＤＰ）や液
晶表示装置（ＬＣＤ）等のフラットパネル表示装置）の
選択が行われ、選択された表示装置に対応した表示タイ
ミング制御信号を出力するように構成されている。この
ような、ＧＳＰ５としては、例えば米国テキサスインス
ツルメント社製のＴＭＳ３４０２０が適用できる。
【００１９】アドレスバッファ１５はＶＧＡモードにお
いて使用されるバッファであり例えばＦＩＦＯ（Ｆｉｒ
ｓｔ−Ｉｎ Ｆｉｒｓｔ−Ｏｕｔ）レジスタで構成され
ている。アドレスバッファ１５はＶＧＡモードにおいて
ＣＰＵ１から出力されたアドレスデータをアドレスコン
トローラ１３を介して順次格納する。すなわち、ＣＰＵ
３が図１のエリア７ｃのあるアドレスをアクセスする
と、そのアドレスがアドレスバッファ１５にかかれる。
ＧＳＰ５はアドレスバッファ１５をポーリングし、その
アドレスの表示データが書き変わったことを知り、その
アドレスの表示データを読みエリア７ａに転送する。こ
のようにすることにより、ＣＰＵ３による表示データの
書換に対して即ＧＳＰ５が転送処理を行うので、画面の
処理速度が早くなる。
いて使用されるバッファであり例えばＦＩＦＯ（Ｆｉｒ
ｓｔ−Ｉｎ Ｆｉｒｓｔ−Ｏｕｔ）レジスタで構成され
ている。アドレスバッファ１５はＶＧＡモードにおいて
ＣＰＵ１から出力されたアドレスデータをアドレスコン
トローラ１３を介して順次格納する。すなわち、ＣＰＵ
３が図１のエリア７ｃのあるアドレスをアクセスする
と、そのアドレスがアドレスバッファ１５にかかれる。
ＧＳＰ５はアドレスバッファ１５をポーリングし、その
アドレスの表示データが書き変わったことを知り、その
アドレスの表示データを読みエリア７ａに転送する。こ
のようにすることにより、ＣＰＵ３による表示データの
書換に対して即ＧＳＰ５が転送処理を行うので、画面の
処理速度が早くなる。
【００２０】フォーマットトランスレータ２３は、第２
グラフィックサブシステム（ＶＧＡ）におけるＶＲＡＭ
７の表示データの配列を第１グラフィックサブシステム
におけるＶＲＡＭ７の表示データの配列に変換する。こ
の変換作業は、第１グラフィックサブシステムのＶＲＡ
Ｍにおける表示配列とは異なる表示配列を有する第２グ
ラフィックサブシステムをエミュレートするのに必要で
ある。従って、第２グラフィックサブシステムをエミュ
レートする場合にのみ使用され、第１グラフィックサブ
システムモードでは、この回路はパススルーされる。
グラフィックサブシステム（ＶＧＡ）におけるＶＲＡＭ
７の表示データの配列を第１グラフィックサブシステム
におけるＶＲＡＭ７の表示データの配列に変換する。こ
の変換作業は、第１グラフィックサブシステムのＶＲＡ
Ｍにおける表示配列とは異なる表示配列を有する第２グ
ラフィックサブシステムをエミュレートするのに必要で
ある。従って、第２グラフィックサブシステムをエミュ
レートする場合にのみ使用され、第１グラフィックサブ
システムモードでは、この回路はパススルーされる。
【００２１】ビデオＲＡＭ７は、ＶＧＡモードにおいて
使用される第２のビデオＲＡＭエリア７ｃと高解像度モ
ードにより使用される第１のビデオＲＡＭエリア７ａと
で構成される。これらのエリア７ａ，７ｂは１つのＶＲ
ＡＭデュアルポートメモリで実現されている。
使用される第２のビデオＲＡＭエリア７ｃと高解像度モ
ードにより使用される第１のビデオＲＡＭエリア７ａと
で構成される。これらのエリア７ａ，７ｂは１つのＶＲ
ＡＭデュアルポートメモリで実現されている。
【００２２】なお、ＶＲＡＭ７のシリアルポートから出
力されたビデオデータはアトリビュートコントローラ２
５に供給される。アトリビュートコントローラ２５は受
け取ったビデオデータを１画素毎に内部のパレットに出
力する。パレットは受け取った画素に対応したカラー値
をＤ−Ａ変換器（ＲＡＭＤＡＣ）２７に出力する。ＲＡ
ＭＤＡＣ２７は受け取ったカラー値を、モニタに出力す
るためのアナログビデオ信号に変換する。
力されたビデオデータはアトリビュートコントローラ２
５に供給される。アトリビュートコントローラ２５は受
け取ったビデオデータを１画素毎に内部のパレットに出
力する。パレットは受け取った画素に対応したカラー値
をＤ−Ａ変換器（ＲＡＭＤＡＣ）２７に出力する。ＲＡ
ＭＤＡＣ２７は受け取ったカラー値を、モニタに出力す
るためのアナログビデオ信号に変換する。
【００２３】シーケンサ１７は、ＣＰＵ３とＧＳＰ５の
ＶＲＡＭ７に対するアクセス要求を調節する機能を有す
る。ＶＧＡモードでは、各レジスタは８ビットで構成さ
れている。
ＶＲＡＭ７に対するアクセス要求を調節する機能を有す
る。ＶＧＡモードでは、各レジスタは８ビットで構成さ
れている。
【００２４】Ｉ／Ｏバッファ２１はＶＧＡモードにおい
て、ホストＣＰＵ３から送られてくる制御コマンド、例
えば従来存在したＣＲＴコントローラに対する制御コマ
ンドを保持する。グラフィックスコントローラ１９は、
ＶＧＡモードを実行するためにもうけられている機能で
あり、グラフィックスインデックスレジスタ（Ｇｒａｐ
ｈｉｃｓ Ｉｎｄｅｘ Ｒｅｇｉｓｔｅｒ）、セット・
リセット（Ｓｅｔ／Ｒｅｓｅｔ）、イネーブルセット・
リセット（Ｅｎａｂｌｅ Ｓｅｔ／Ｒｅｓｅｔｒｅｇｉ
ｓｔｅｒ）、カラーコンペア（Ｃｏｌｏｒ Ｃｏｍｐａ
ｒｅｒｅｇｉｓｔｅｒ），データローテート（Ｄａｔａ
Ｒｏｔａｔｅ）、リードマップセレクト（Ｒｅａｄ
Ｍａｐ Ｓｅｌｅｃｔ）、グラフィックスモードレジス
タ（Ｇｒａｐｈｉｃｓ Ｍｏｄｅ Ｒｅｇｉｓｔｅ
ｒ）、ミスセラニアスレジスタ（ｍｉｓｃｅｌｌａｎｅ
ｏｕｓ Ｒｅｇｉｓｔｅｒ）、カラードントケア（Ｃｏ
ｌｏｒ Ｄｏｎ’ｔＣａｒｅ）、ビットマスクレジスタ
（Ｂｉｔ ＭａｓｋＲｅｇｉｓｔｅｒ）などを備えてい
る。なお、グラフィックスコントローラの詳細について
は、例えば米国Ｐａｒａｄａｉｓｅ Ｓｙｓｔｅｍｓ，
Ｉｎｃ．の”ＰＶＧＡ１Ａ Ｐａｒａｄｉｓｅ Ｖｉｄ
ｅｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ”に記載されてい
る。以下、この発明の一実施例の動作ついて図３乃至図
７を参照して説明する。
て、ホストＣＰＵ３から送られてくる制御コマンド、例
えば従来存在したＣＲＴコントローラに対する制御コマ
ンドを保持する。グラフィックスコントローラ１９は、
ＶＧＡモードを実行するためにもうけられている機能で
あり、グラフィックスインデックスレジスタ（Ｇｒａｐ
ｈｉｃｓ Ｉｎｄｅｘ Ｒｅｇｉｓｔｅｒ）、セット・
リセット（Ｓｅｔ／Ｒｅｓｅｔ）、イネーブルセット・
リセット（Ｅｎａｂｌｅ Ｓｅｔ／Ｒｅｓｅｔｒｅｇｉ
ｓｔｅｒ）、カラーコンペア（Ｃｏｌｏｒ Ｃｏｍｐａ
ｒｅｒｅｇｉｓｔｅｒ），データローテート（Ｄａｔａ
Ｒｏｔａｔｅ）、リードマップセレクト（Ｒｅａｄ
Ｍａｐ Ｓｅｌｅｃｔ）、グラフィックスモードレジス
タ（Ｇｒａｐｈｉｃｓ Ｍｏｄｅ Ｒｅｇｉｓｔｅ
ｒ）、ミスセラニアスレジスタ（ｍｉｓｃｅｌｌａｎｅ
ｏｕｓ Ｒｅｇｉｓｔｅｒ）、カラードントケア（Ｃｏ
ｌｏｒ Ｄｏｎ’ｔＣａｒｅ）、ビットマスクレジスタ
（Ｂｉｔ ＭａｓｋＲｅｇｉｓｔｅｒ）などを備えてい
る。なお、グラフィックスコントローラの詳細について
は、例えば米国Ｐａｒａｄａｉｓｅ Ｓｙｓｔｅｍｓ，
Ｉｎｃ．の”ＰＶＧＡ１Ａ Ｐａｒａｄｉｓｅ Ｖｉｄ
ｅｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ”に記載されてい
る。以下、この発明の一実施例の動作ついて図３乃至図
７を参照して説明する。
【００２５】図３はＣＰＵ３の処理を示す動作フローで
ある。電源の立ち上げに応答して、ＣＰＵ３は、イニシ
ャルプログラムモードをロードし、メモリチェック、レ
ジスタチェックの他、各種初期設定を行なう。次に、Ｃ
ＰＵ３はＧＳＰプログラムをＶＲＡＭエリア７ｂにダウ
ンロードする。これは、外部記憶装置、例えばフロッピ
ーディスクやハードディスク６からＧＳＰプログラムを
ダウンロードしてもよいし、ＲＯＭ４からダウンロード
してもよい。次に、ステップ３５において、ＣＰＵ３は
ＧＳＰ５をイニシャライズする。すなわち、ＣＰＵ３は
ＧＳＰ５のメモリクリアや、各種レジスタのセット等の
初期設定処理を行なう。そして、ステップ３７におい
て、ＣＰＵ３は、アプリケーションプログラムを実行す
る。この結果、ＣＰＵ３は、アプリケーションプログラ
ムに従って、ＶＲＡＭエリア７ｃに表示データをセット
する。
ある。電源の立ち上げに応答して、ＣＰＵ３は、イニシ
ャルプログラムモードをロードし、メモリチェック、レ
ジスタチェックの他、各種初期設定を行なう。次に、Ｃ
ＰＵ３はＧＳＰプログラムをＶＲＡＭエリア７ｂにダウ
ンロードする。これは、外部記憶装置、例えばフロッピ
ーディスクやハードディスク６からＧＳＰプログラムを
ダウンロードしてもよいし、ＲＯＭ４からダウンロード
してもよい。次に、ステップ３５において、ＣＰＵ３は
ＧＳＰ５をイニシャライズする。すなわち、ＣＰＵ３は
ＧＳＰ５のメモリクリアや、各種レジスタのセット等の
初期設定処理を行なう。そして、ステップ３７におい
て、ＣＰＵ３は、アプリケーションプログラムを実行す
る。この結果、ＣＰＵ３は、アプリケーションプログラ
ムに従って、ＶＲＡＭエリア７ｃに表示データをセット
する。
【００２６】一方、ＧＳＰ５は図４に示すように、ＣＰ
Ｕ３によりイニシャライズされることにより、ＶＲＡＭ
エリア７ｂにセットされたＧＳＰプログラムをフェッチ
し（ステップ４１）、解釈、実行する（ステップ４
３）。すなわち、ＧＳＰ５は、ステップ４５においてＣ
ＰＵ３により実行されるアプリケーションプログラムの
表示制御に関する内容に応じて、ＶＲＡＭエリア７ｃの
内容をリードし、ＶＲＡＭエリア７ａにイメージ展開す
る。そして、ステップ４７において、ＶＲＡＭエリア７
ａをスキャンし、表示装置に表示する。このようにし
て、ＧＳＰによりＶＧＡモードがエミュレーションされ
る。以下、アドレスバッファ１５を使用する場合の、テ
キストモードでの処理の例を図５を参照して説明する。
Ｕ３によりイニシャライズされることにより、ＶＲＡＭ
エリア７ｂにセットされたＧＳＰプログラムをフェッチ
し（ステップ４１）、解釈、実行する（ステップ４
３）。すなわち、ＧＳＰ５は、ステップ４５においてＣ
ＰＵ３により実行されるアプリケーションプログラムの
表示制御に関する内容に応じて、ＶＲＡＭエリア７ｃの
内容をリードし、ＶＲＡＭエリア７ａにイメージ展開す
る。そして、ステップ４７において、ＶＲＡＭエリア７
ａをスキャンし、表示装置に表示する。このようにし
て、ＧＳＰによりＶＧＡモードがエミュレーションされ
る。以下、アドレスバッファ１５を使用する場合の、テ
キストモードでの処理の例を図５を参照して説明する。
【００２７】いま、図５のステップ５１において、アプ
リケーションプログラムがＶＲＡＭエリア７ｃ（ＶＧＡ
ＶＲＡＭ）のアドレスαのコードを”Ａ”から”Ｂ”
に書き換えたとする。アドレスコントローラ１３はこの
アドレスの書換えを検知し、アドレスαをアドレスバッ
ファ（ＦＩＦＯバッファ）１５に書き込む。
リケーションプログラムがＶＲＡＭエリア７ｃ（ＶＧＡ
ＶＲＡＭ）のアドレスαのコードを”Ａ”から”Ｂ”
に書き換えたとする。アドレスコントローラ１３はこの
アドレスの書換えを検知し、アドレスαをアドレスバッ
ファ（ＦＩＦＯバッファ）１５に書き込む。
【００２８】ＧＳＰ５は、ステップ５３においてアドレ
スバッファ１５をリード（ポーリング）し、ステップ５
５において、バッファ１５にアドレスが書かれているか
どうか、すなわちアドレス書換えがあったかどうか判断
する。アドレスの書換えがあった場合には、ステップ５
７において、ＶＧＡのテキストコードＶＲＡＭ（ＶＲＡ
Ｍエリア７ｃ）のアドレスαをリードする。次に、ステ
ップ５９において、そのアドレスαに書かれている文字
コードをリードして、その文字コードに対応するフォン
トアドレスを計算してアドレスβを求める。次に、ステ
ップ６１において、ＶＧＡのフォントＶＲＡＭのアドレ
スβからフォントをリードする。さらに、ステップ６３
において、ＶＧＡのアトリビュートＶＲＡＭから対応す
るカラーコードをリードする。次に、ＧＳＰ５はそのカ
ラーコードに対応するパレットデータをＩ／Ｏバッファ
２１からリードする。次に、ＧＳＰ５はステップ６７に
おいて、ＶＧＡのアドレスαに対応するＧＳＰのＶＲＡ
Ｍアドレスγにフォントデータをライトする。次に、ス
テップ７１において、アドレスバッファ１５のポインタ
を１だけインクリメントし、上述したステップ５３乃至
７１を繰り返す。この処理は、アドレスバッファ１５に
セットされているすべてのアドレスに対する処理が完了
するまで続行される。図６は図５に示す処理動作を概念
的に示す図である。
スバッファ１５をリード（ポーリング）し、ステップ５
５において、バッファ１５にアドレスが書かれているか
どうか、すなわちアドレス書換えがあったかどうか判断
する。アドレスの書換えがあった場合には、ステップ５
７において、ＶＧＡのテキストコードＶＲＡＭ（ＶＲＡ
Ｍエリア７ｃ）のアドレスαをリードする。次に、ステ
ップ５９において、そのアドレスαに書かれている文字
コードをリードして、その文字コードに対応するフォン
トアドレスを計算してアドレスβを求める。次に、ステ
ップ６１において、ＶＧＡのフォントＶＲＡＭのアドレ
スβからフォントをリードする。さらに、ステップ６３
において、ＶＧＡのアトリビュートＶＲＡＭから対応す
るカラーコードをリードする。次に、ＧＳＰ５はそのカ
ラーコードに対応するパレットデータをＩ／Ｏバッファ
２１からリードする。次に、ＧＳＰ５はステップ６７に
おいて、ＶＧＡのアドレスαに対応するＧＳＰのＶＲＡ
Ｍアドレスγにフォントデータをライトする。次に、ス
テップ７１において、アドレスバッファ１５のポインタ
を１だけインクリメントし、上述したステップ５３乃至
７１を繰り返す。この処理は、アドレスバッファ１５に
セットされているすべてのアドレスに対する処理が完了
するまで続行される。図６は図５に示す処理動作を概念
的に示す図である。
【００２９】図７は、ＣＲＴ表示装置に表示した場合の
フル画面モードと、フラットパネル表示装置に表示した
場合のフル画面モードを概念的に示す図である。図７に
示すように、ＣＲＴの場合は、ピクセルサイズを変更で
きるので、物理的画面一杯に６４０ｘ４８０の表示解像
度で表示可能である。しかし、フラットパネル表示装
置、例えば液晶表示装置（ＬＣＤ）の場合には、ピクセ
ルサイズを変更できない。このため、１０２４ｘ７６８
画素のＶＲＡＭエリア７ａの中に、６４０ｘ４８０画素
のウインドウを切り、このウインドウをＶＧＡのフル画
面モードとして表示する。ＶＧＡのフル画面モード表示
用に作られたアプリケーションプログラムは、例えば、
ＶＲＡＭのアドレス０番地に”Ａ”を書きなさいという
ように、プログラムで指定する。従って、ＧＳＰ５はこ
れを解釈して、第１ＶＲＡＭエリア７ａの所定のウイン
ドウ位置に" Ａ" を表示する。
フル画面モードと、フラットパネル表示装置に表示した
場合のフル画面モードを概念的に示す図である。図７に
示すように、ＣＲＴの場合は、ピクセルサイズを変更で
きるので、物理的画面一杯に６４０ｘ４８０の表示解像
度で表示可能である。しかし、フラットパネル表示装
置、例えば液晶表示装置（ＬＣＤ）の場合には、ピクセ
ルサイズを変更できない。このため、１０２４ｘ７６８
画素のＶＲＡＭエリア７ａの中に、６４０ｘ４８０画素
のウインドウを切り、このウインドウをＶＧＡのフル画
面モードとして表示する。ＶＧＡのフル画面モード表示
用に作られたアプリケーションプログラムは、例えば、
ＶＲＡＭのアドレス０番地に”Ａ”を書きなさいという
ように、プログラムで指定する。従って、ＧＳＰ５はこ
れを解釈して、第１ＶＲＡＭエリア７ａの所定のウイン
ドウ位置に" Ａ" を表示する。
【００３０】なお、図７において、左上の画面と右下の
画面は見た目に同じように見えるが、左上の画面は、ウ
インドウを意識して作られたアプリケーションプログラ
ムの場合であり、ウインドウの切られた位置を認識して
そのウインドウ内のアドレスがアプリケーションプログ
ラムにおいて指定される場合である。右下の画面では、
アプリケーションプログラムは左下に示すように、６４
０ｘ４８０画素のＶＲＡＭエリアしか見えず、そのＶＲ
ＡＭエリアの左上をアドレス０番地として指定する場合
である。右下に示すフラットパネル表示装置に表示され
るフル画面モードの場合、１０２４ｘ７６８画素のウイ
ンドウのみが有効であるが、ＧＳＰ５としては常に１０
２４ｘ７６８画素の高解像度表示を行なうので、その他
の部分も表示される。
画面は見た目に同じように見えるが、左上の画面は、ウ
インドウを意識して作られたアプリケーションプログラ
ムの場合であり、ウインドウの切られた位置を認識して
そのウインドウ内のアドレスがアプリケーションプログ
ラムにおいて指定される場合である。右下の画面では、
アプリケーションプログラムは左下に示すように、６４
０ｘ４８０画素のＶＲＡＭエリアしか見えず、そのＶＲ
ＡＭエリアの左上をアドレス０番地として指定する場合
である。右下に示すフラットパネル表示装置に表示され
るフル画面モードの場合、１０２４ｘ７６８画素のウイ
ンドウのみが有効であるが、ＧＳＰ５としては常に１０
２４ｘ７６８画素の高解像度表示を行なうので、その他
の部分も表示される。
【００３１】なお、上記実施例では、第２グラフィック
サブシステムの具体例としてＶＧＡを挙げたが、この発
明は、ＶＧＡに限らない。すなわち、第２グラフィック
サブシステムとしては、ＣＲＴ表示を目的とした表示シ
ステムであれば何であってもよい。
サブシステムの具体例としてＶＧＡを挙げたが、この発
明は、ＶＧＡに限らない。すなわち、第２グラフィック
サブシステムとしては、ＣＲＴ表示を目的とした表示シ
ステムであれば何であってもよい。
【００３２】また、上記実施例では、アドレスバッファ
を設け、このアドレスバッファにセットされたアドレス
に対応するＶＲＡＭエリア７ｃのロケーションの内容を
ＧＳＰがＶＲＡＭエリア７ａに転送して、高速処理を図
っているが、常にＶＲＡＭエリア７ｃをシーケンシャル
にリードして、ＶＲＡＭエリア７ａに転送するようにし
てもよい。
を設け、このアドレスバッファにセットされたアドレス
に対応するＶＲＡＭエリア７ｃのロケーションの内容を
ＧＳＰがＶＲＡＭエリア７ａに転送して、高速処理を図
っているが、常にＶＲＡＭエリア７ｃをシーケンシャル
にリードして、ＶＲＡＭエリア７ａに転送するようにし
てもよい。
【００３３】
【発明の効果】以上述べたように、この発明によれば、
ＣＰＵによりアクセスされる、第２グラフィックサブシ
ステム用ビデオＲＡＭエリア（第２ビデオＲＡＭエリ
ア）と、ＧＳＰによりアクセスされる、第１グラフィッ
クサブシステム用ビデオＲＡＭエリア（第１ビデオＲＡ
Ｍエリア）とを備えている。ＣＰＵは、第２グラフィッ
クサブシステム用アプリケーションプログラムを実行
し、第２ビデオＲＡＭエリアに表示データを書き込む。
ＧＳＰは、第１ビデオＲＡＭエリアの所定の位置に、第
２グラフィックサブシステムにおけるフル画面モードの
表示データを設定し、高解像度（１０２４ｘ７６８画
素）で表示を行なう。
ＣＰＵによりアクセスされる、第２グラフィックサブシ
ステム用ビデオＲＡＭエリア（第２ビデオＲＡＭエリ
ア）と、ＧＳＰによりアクセスされる、第１グラフィッ
クサブシステム用ビデオＲＡＭエリア（第１ビデオＲＡ
Ｍエリア）とを備えている。ＣＰＵは、第２グラフィッ
クサブシステム用アプリケーションプログラムを実行
し、第２ビデオＲＡＭエリアに表示データを書き込む。
ＧＳＰは、第１ビデオＲＡＭエリアの所定の位置に、第
２グラフィックサブシステムにおけるフル画面モードの
表示データを設定し、高解像度（１０２４ｘ７６８画
素）で表示を行なう。
【００３４】このように、ファームウエアにより、第２
グラフィックサブシステム例えばＶＧＡのフル画面モー
ドを第１グラフィックサブシステム用表示画面（例えば
１０２４ｘ７６８画素）のウインドウに切ることができ
るので、第１グラフィックサブシステムのウインドウと
第２グラフィックサブシステムのフル画面モード表示と
の混在表示が可能となる。
グラフィックサブシステム例えばＶＧＡのフル画面モー
ドを第１グラフィックサブシステム用表示画面（例えば
１０２４ｘ７６８画素）のウインドウに切ることができ
るので、第１グラフィックサブシステムのウインドウと
第２グラフィックサブシステムのフル画面モード表示と
の混在表示が可能となる。
【図１】この発明の表示制御方式の一実施例を示す概念
図；
図；
【図２】図１に示す概念を実現した例を示すブロック
図；
図；
【図３】ＣＰＵの処理動作を示すフローチャート。
【図４】ＧＳＰの処理動作を示すフローチャート。
【図５】ＶＧＡモードにおいて、テキストモードでの処
理をエミュレートする場合の処理を示すフローチャー
ト。
理をエミュレートする場合の処理を示すフローチャー
ト。
【図６】図５に示す処理フローの動作を示す概念図。
【図７】第１グラフィックサブシステムのウインドウと
第２グラフィックサブシステムのフル画面モードでの表
示画面をフラットパネル表示装置に混在表示させること
を示す概念図。
第２グラフィックサブシステムのフル画面モードでの表
示画面をフラットパネル表示装置に混在表示させること
を示す概念図。
１…システムバス、３…ＣＰＵ、５…グラフィックシス
テムプロセッサ（ＧＳＰ）、７…ビデオＲＡＭ（ＶＲＡ
Ｍ）、１３…アドレスコントローラ、１５…アドレスバ
ッファ、１７…シーケンサ、１９…グラフィックスコン
トローラ、２１…Ｉ／Ｏバッファ、２３…フォーマット
トランスレータ、２５…属性コントローラ、２７…ＲＡ
ＭＤＡＣ、２９…アドレスフラッグ。
テムプロセッサ（ＧＳＰ）、７…ビデオＲＡＭ（ＶＲＡ
Ｍ）、１３…アドレスコントローラ、１５…アドレスバ
ッファ、１７…シーケンサ、１９…グラフィックスコン
トローラ、２１…Ｉ／Ｏバッファ、２３…フォーマット
トランスレータ、２５…属性コントローラ、２７…ＲＡ
ＭＤＡＣ、２９…アドレスフラッグ。
Claims (2)
- 【請求項１】 高解像度フラットパネル表示装置をサポ
ートする第１グラフィックサブシステムと；前記第１グ
ラフィックサブシステムを用いて、低解像度表示装置を
サポートする第２グラフィックサブシステムをエミュレ
ートする手段と；および前記第１グラフィックサブシス
テムのウインドウ表示と第２グラフィックサブシステム
のフル画面モードでの表示を混在して前記フラットパネ
ル表示装置の同一画面上に表示する手段とを備えたこと
を特徴とする表示制御方式。 - 【請求項２】 フラットパネル表示装置をサポートする
第１グラフィックサブシステムと；前記第１グラフィッ
クサブシステムを用いて、ＣＲＴ表示装置をサポートす
る第２グラフィックサブシステムをエミュレートする手
段と；および前記第１グラフィックサブシステムのウイ
ンドウ表示と第２グラフィックサブシステムのフル画面
モードでの表示を混在して前記フラットパネル表示装置
の同一画面上に表示する手段とを備えたことを特徴とす
る表示制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3344714A JPH05173745A (ja) | 1991-12-26 | 1991-12-26 | 表示制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3344714A JPH05173745A (ja) | 1991-12-26 | 1991-12-26 | 表示制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05173745A true JPH05173745A (ja) | 1993-07-13 |
Family
ID=18371414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3344714A Pending JPH05173745A (ja) | 1991-12-26 | 1991-12-26 | 表示制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05173745A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1720352A1 (en) * | 2004-02-23 | 2006-11-08 | Matsushita Electric Industrial Co., Ltd. | Display processing device |
| US7148929B1 (en) | 1999-02-26 | 2006-12-12 | Canon Kabushiki Kaisha | Image display control system and image display system control method |
| US7508452B2 (en) | 1999-02-26 | 2009-03-24 | Canon Kabushiki Kaisha | Image display control system and image display system control method with determination of whether or not download of program can be executed |
| JP2016021699A (ja) * | 2014-07-15 | 2016-02-04 | 株式会社リコー | プロジェクタ装置、インタラクティブシステム、およびインタラクティブ制御方法 |
-
1991
- 1991-12-26 JP JP3344714A patent/JPH05173745A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7148929B1 (en) | 1999-02-26 | 2006-12-12 | Canon Kabushiki Kaisha | Image display control system and image display system control method |
| US7508452B2 (en) | 1999-02-26 | 2009-03-24 | Canon Kabushiki Kaisha | Image display control system and image display system control method with determination of whether or not download of program can be executed |
| EP1720352A1 (en) * | 2004-02-23 | 2006-11-08 | Matsushita Electric Industrial Co., Ltd. | Display processing device |
| EP1720352A4 (en) * | 2004-02-23 | 2009-01-07 | Panasonic Corp | DISPLAY PROCESSING DEVICE |
| US8212842B2 (en) | 2004-02-23 | 2012-07-03 | Panasonic Corporation | Display processing device |
| JP2016021699A (ja) * | 2014-07-15 | 2016-02-04 | 株式会社リコー | プロジェクタ装置、インタラクティブシステム、およびインタラクティブ制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4653020A (en) | Display of multiple data windows in a multi-tasking system | |
| JP3377806B2 (ja) | ディスプレイアダプタ | |
| US4651146A (en) | Display of multiple data windows in a multi-tasking system | |
| US6028585A (en) | Screen display control method and a screen display control apparatus | |
| US5612715A (en) | System and method for dynamically adjusting display resolution of computer generated displays | |
| EP0568078B1 (en) | External interface for a high performance graphics adapter allowing for graphics compatibility | |
| KR980010997A (ko) | 그래픽 가속기 및 이를 이용한 메모리 프리패치 방법 | |
| US5751979A (en) | Video hardware for protected, multiprocessing systems | |
| US5475400A (en) | Graphic card with two color look up tables | |
| JPH0628027B2 (ja) | マルチ・ウィンドウ表示システム | |
| JP2002536754A (ja) | 代替型表示コンテンツコントローラ | |
| JP2755378B2 (ja) | 拡張グラフィックス・アレイ制御装置 | |
| US5367628A (en) | Multi-window system and display method for controlling execution of an application for a window system and an application for a non-window system | |
| JPH0619439A (ja) | 画面表示の変更方式 | |
| JPH05173745A (ja) | 表示制御方式 | |
| JPH05173753A (ja) | 表示制御方式 | |
| JPH05173746A (ja) | 表示制御方式 | |
| JPH05173545A (ja) | 表示制御方式 | |
| JP3228952B2 (ja) | 情報処理装置および表示制御回路 | |
| JP2628621B2 (ja) | データ処理システムおよび文字表示方法 | |
| JP3017882B2 (ja) | 表示制御システム | |
| JPH07234773A (ja) | 表示制御装置 | |
| JPH05173752A (ja) | 表示制御方式 | |
| US5786825A (en) | Virtual display subsystem in a computer | |
| JPH05173522A (ja) | 表示制御方式 |