JP3377806B2 - ディスプレイアダプタ - Google Patents
ディスプレイアダプタInfo
- Publication number
- JP3377806B2 JP3377806B2 JP19836192A JP19836192A JP3377806B2 JP 3377806 B2 JP3377806 B2 JP 3377806B2 JP 19836192 A JP19836192 A JP 19836192A JP 19836192 A JP19836192 A JP 19836192A JP 3377806 B2 JP3377806 B2 JP 3377806B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- display
- data
- memory portion
- vga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/14—Display of multiple viewports
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Graphics (AREA)
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【産業上の利用分野】本発明はディスプレイアダプタに
関する。ディスプレイアダプタは、中間データを表示す
るために、及び表示それ自体のために使用される。
関する。ディスプレイアダプタは、中間データを表示す
るために、及び表示それ自体のために使用される。
【０００２】
【従来の技術】アダプタは、パーソナルコンピュータ、
ワークステーション、グラフィック端末等のような計算
応用に使用されるビデオ表示の全ての領域に使用するこ
とができる。具体的には、ホストプロセッサからの制御
信号に従って表示装置を管理するために、本アダプタ
は、例えばホストプロセッサとパーソナルコンピュータ
もしくは別のコンピュータ化ツールの表示装置との間に
接続されている。
ワークステーション、グラフィック端末等のような計算
応用に使用されるビデオ表示の全ての領域に使用するこ
とができる。具体的には、ホストプロセッサからの制御
信号に従って表示装置を管理するために、本アダプタ
は、例えばホストプロセッサとパーソナルコンピュータ
もしくは別のコンピュータ化ツールの表示装置との間に
接続されている。
【０００３】現在では、表示装置は、低レベル論理機能
のみを含んでいてホストプロセッサアプリケーションソ
フトウエアまたはオペレーティングシステム環境が不可
欠的に表示生成の全てを遂行するＶＧＡ（ビデオグラフ
ィックアレイズ）のような非プロセッサをベースとする
ディスプレイアダプタか、もしくは高レベル言語または
コマンドリストシステムを介してインタフェースするＴ
ＩＧＡ（テキサスインスツルメンツ汎用アーキテクチ
ャ）をベースとするボードのようなグラフィックプロセ
ッサをベースとするアダプタの操作の何れかを使用して
いる。後者の型の配列の詳細に関しては“Texas Instru
ments Graphics Architecture User's Guide” 1989 、
“TMS34010 User's Guide ” 1988 年 8月、及び“TIGA
-340 Interface”を参照されたい。これらの文献は全て
テキサス・インスツルメンツ・インコーポレーテッドか
ら入手可能である。また合衆国特許 4,752,893号も併せ
て参照されたい。
のみを含んでいてホストプロセッサアプリケーションソ
フトウエアまたはオペレーティングシステム環境が不可
欠的に表示生成の全てを遂行するＶＧＡ（ビデオグラフ
ィックアレイズ）のような非プロセッサをベースとする
ディスプレイアダプタか、もしくは高レベル言語または
コマンドリストシステムを介してインタフェースするＴ
ＩＧＡ（テキサスインスツルメンツ汎用アーキテクチ
ャ）をベースとするボードのようなグラフィックプロセ
ッサをベースとするアダプタの操作の何れかを使用して
いる。後者の型の配列の詳細に関しては“Texas Instru
ments Graphics Architecture User's Guide” 1989 、
“TMS34010 User's Guide ” 1988 年 8月、及び“TIGA
-340 Interface”を参照されたい。これらの文献は全て
テキサス・インスツルメンツ・インコーポレーテッドか
ら入手可能である。また合衆国特許 4,752,893号も併せ
て参照されたい。
【０００４】従来は、そして実際には極く最近まで、
“ダム”レジスタをベースとするディスプレイアダプタ
だけが使用可能であった。ソフトウエア呼び出しを介し
てこれらのアダプタをインタフェースする若干のファー
ムウエア（ BIOS 拡張）が使用可能ではあるが、これは
最新高性能アプリケーションのために使用するには低速
に過ぎ、扱いにくいものであった。この限界のために、
殆どのアプリケーションプログラムは表示ハードウエア
のレジスタ及びフレームバッファに直接アクセスする。
“ダム”レジスタをベースとするディスプレイアダプタ
だけが使用可能であった。ソフトウエア呼び出しを介し
てこれらのアダプタをインタフェースする若干のファー
ムウエア（ BIOS 拡張）が使用可能ではあるが、これは
最新高性能アプリケーションのために使用するには低速
に過ぎ、扱いにくいものであった。この限界のために、
殆どのアプリケーションプログラムは表示ハードウエア
のレジスタ及びフレームバッファに直接アクセスする。
【０００５】ホストコンピュータ（ＣＰＵ）レベルまた
はディスプレイアダプタレベルにおいてより高性能のハ
ードウエアが出現するに及んで、標準表示インタフェー
スを再考できるようになり、マイクロソフトウインドウ
R のようなより高レベルの表示環境が出現し始めた。こ
れは、幾つかのアプリケーションプログラムが同時に、
しかし相互には完全に独立したユーザインタフェースが
必要であり、効果的な多重タスキングが要求されるよう
になって一層促進された。
はディスプレイアダプタレベルにおいてより高性能のハ
ードウエアが出現するに及んで、標準表示インタフェー
スを再考できるようになり、マイクロソフトウインドウ
R のようなより高レベルの表示環境が出現し始めた。こ
れは、幾つかのアプリケーションプログラムが同時に、
しかし相互には完全に独立したユーザインタフェースが
必要であり、効果的な多重タスキングが要求されるよう
になって一層促進された。
【０００６】不幸にも、これらの表示環境の利点を完全
に得るためには、アプリケーションプログラムをそれら
のために書かねばならないか、またはリンクを遂行する
少なくとも１つのインタフェース‘ドライバ’を生成し
なければならなかった。更に、ディスプレイアダプタ全
体をそれ自体内に含む完備したマシンを有する古いアプ
リケーションを使用することが一般であった。勿論、そ
れらのあるものは多重タスキング環境においては不可能
である。
に得るためには、アプリケーションプログラムをそれら
のために書かねばならないか、またはリンクを遂行する
少なくとも１つのインタフェース‘ドライバ’を生成し
なければならなかった。更に、ディスプレイアダプタ全
体をそれ自体内に含む完備したマシンを有する古いアプ
リケーションを使用することが一般であった。勿論、そ
れらのあるものは多重タスキング環境においては不可能
である。
【０００７】従って、既存アプリケーションソフトウエ
アは、新しいグラフィック環境傾向とは理論的に両立不
能である。
アは、新しいグラフィック環境傾向とは理論的に両立不
能である。
【０００８】
【発明が解決しようとする課題】古い論理アダプタのハ
ードウエアモデルを、ソフトウエア及び既存ハードウエ
アを通してエミュレートすることによって折衷処理する
ことが提唱されている。これは、このようなシステムの
性能が貧弱であるために僅かな慰めは得られるものの完
全に満足できるものではなく、従って例えばマイロソフ
トウインドウを使用することになり、その用途はテキス
トモード表示のみに制限されることになる。より有用な
グラフィックモードはウインドウ内には表示することが
できず、ユーザは全画面単一タスク操作に戻らなければ
ならない。従って、ＥＧＡ（エンハンストグラフィック
アレイズ）またはＶＧＡグラフィックを使用する如何な
るソフトウエアも、全ての表示アクセスをホストプロセ
ッサソフトウエアによって取り扱うことが要求される多
重タスキングマルチウインドウシステムとはコンパチブ
ルにはなり得ない。もし表示システムの独特な制御を必
要とする‘古いアプリケーション’が実行されるのであ
れば、現在ではマルチウインドウ管理者からの表示は中
止され、‘古いアプリケーション’は全画面表示の制御
を受けるのでマルチウインドウユーザ環境の利点が失わ
れる。
ードウエアモデルを、ソフトウエア及び既存ハードウエ
アを通してエミュレートすることによって折衷処理する
ことが提唱されている。これは、このようなシステムの
性能が貧弱であるために僅かな慰めは得られるものの完
全に満足できるものではなく、従って例えばマイロソフ
トウインドウを使用することになり、その用途はテキス
トモード表示のみに制限されることになる。より有用な
グラフィックモードはウインドウ内には表示することが
できず、ユーザは全画面単一タスク操作に戻らなければ
ならない。従って、ＥＧＡ（エンハンストグラフィック
アレイズ）またはＶＧＡグラフィックを使用する如何な
るソフトウエアも、全ての表示アクセスをホストプロセ
ッサソフトウエアによって取り扱うことが要求される多
重タスキングマルチウインドウシステムとはコンパチブ
ルにはなり得ない。もし表示システムの独特な制御を必
要とする‘古いアプリケーション’が実行されるのであ
れば、現在ではマルチウインドウ管理者からの表示は中
止され、‘古いアプリケーション’は全画面表示の制御
を受けるのでマルチウインドウユーザ環境の利点が失わ
れる。
【０００９】
【課題を解決するための手段】本発明の目的は、これら
の欠点を解消することにある。従って、本発明はその一
面において、コンピュータ化ツールのホストプロセッサ
と表示装置との間に接続されているディスプレイアダプ
タに関し、本ディスプレイアダプタにおいては、グラフ
ィックプロセッサがホストプロセッサと表示装置に組合
わされたメモリの第１部分との間に接続され、論理ベー
スハードウエアサブシステムが上記ホストプロセッサと
上記メモリの第２部分との間に接続され、上記メモリの
第１部分及び第２部分の両方または何れか一方から表示
を導出する手段を具備する。
の欠点を解消することにある。従って、本発明はその一
面において、コンピュータ化ツールのホストプロセッサ
と表示装置との間に接続されているディスプレイアダプ
タに関し、本ディスプレイアダプタにおいては、グラフ
ィックプロセッサがホストプロセッサと表示装置に組合
わされたメモリの第１部分との間に接続され、論理ベー
スハードウエアサブシステムが上記ホストプロセッサと
上記メモリの第２部分との間に接続され、上記メモリの
第１部分及び第２部分の両方または何れか一方から表示
を導出する手段を具備する。
【００１０】本発明によるディスプレイアダプタを含む
表示システムは、低レベルハードウエアレジスタベース
論理サブシステム、及びグラフィックプロセッサの両者
を使用することができる。これにより、高レベル（例え
ばＧＳＰ）及び低レベル（例えばＶＧＡ）の両アプリケ
ーションを実行することができるようなマルチウインド
ウ表示の生成が可能になる。
表示システムは、低レベルハードウエアレジスタベース
論理サブシステム、及びグラフィックプロセッサの両者
を使用することができる。これにより、高レベル（例え
ばＧＳＰ）及び低レベル（例えばＶＧＡ）の両アプリケ
ーションを実行することができるようなマルチウインド
ウ表示の生成が可能になる。
【００１１】本発明はまた、これらのアプリケーション
を同時に走らせることを可能にし、更に、これらのアプ
リケーションからのデータの組合わせ表示を可能にす
る。本システムは、例えば‘新しい’アプリケーション
及び表示環境に、例えばそれらの特別なドライバルーチ
ンを介してオンボードグラフィックプロセッサへのイン
タフェースを許容することによって動作する。オンボー
ドグラフィックプロセッサは高レベルコマンドを受けて
グラフィック実行を遂行する。論理ベースハードウエア
サブシステムは完全にグラフィックプロセッサから独立
しているから、‘古い’レジスタ／論理ベースアプリケ
ーションによる使用のために利用可能である。メモリを
２つの部分に分離し、第１の部分を高レベルグラフィッ
クプロセッサベースタスクに、そして第２の部分を低レ
ベルハードウエアベースタスクに割り当てることによっ
て、両者は同一システム内において同時に実行すること
ができ、また完全に異なるメモリ用途、表示フォーマッ
ト、レジスタ値、等々を有することさえも可能になる。
次いで、最終的な表示の形成をソフトウエアによって遂
行することができる。これはグラフィックプロセッサの
サブルーチンによって実行させることができ、また１例
では、例えばブロックコピーを低レベルメモリ部分から
表示に対応付けられたビデオメモリの高レベルメモリ部
分の若干の位置へ転送することであっても差し支えな
い。
を同時に走らせることを可能にし、更に、これらのアプ
リケーションからのデータの組合わせ表示を可能にす
る。本システムは、例えば‘新しい’アプリケーション
及び表示環境に、例えばそれらの特別なドライバルーチ
ンを介してオンボードグラフィックプロセッサへのイン
タフェースを許容することによって動作する。オンボー
ドグラフィックプロセッサは高レベルコマンドを受けて
グラフィック実行を遂行する。論理ベースハードウエア
サブシステムは完全にグラフィックプロセッサから独立
しているから、‘古い’レジスタ／論理ベースアプリケ
ーションによる使用のために利用可能である。メモリを
２つの部分に分離し、第１の部分を高レベルグラフィッ
クプロセッサベースタスクに、そして第２の部分を低レ
ベルハードウエアベースタスクに割り当てることによっ
て、両者は同一システム内において同時に実行すること
ができ、また完全に異なるメモリ用途、表示フォーマッ
ト、レジスタ値、等々を有することさえも可能になる。
次いで、最終的な表示の形成をソフトウエアによって遂
行することができる。これはグラフィックプロセッサの
サブルーチンによって実行させることができ、また１例
では、例えばブロックコピーを低レベルメモリ部分から
表示に対応付けられたビデオメモリの高レベルメモリ部
分の若干の位置へ転送することであっても差し支えな
い。
【００１２】表示は第１メモリ部分だけから導出するこ
とができる。代替として、第２部分または両部分を使用
することもできる。本システムの１つの長所は、転送さ
れるデータを転送中に有意味に処理し、それによって
‘古い’アプリケーション用の多くの異なる記憶フォー
マット及び技術を、グラフィックプロセッサソフトウエ
アによって‘実’表示可能なフォーマットに変換可能に
したことである。ＴＩＧＡ／ＶＧＡ例においては、これ
はＶＧＡ二次元構成からＴＧＡのパックされた絵素構成
への変換を可能にするので、特に有用である。
とができる。代替として、第２部分または両部分を使用
することもできる。本システムの１つの長所は、転送さ
れるデータを転送中に有意味に処理し、それによって
‘古い’アプリケーション用の多くの異なる記憶フォー
マット及び技術を、グラフィックプロセッサソフトウエ
アによって‘実’表示可能なフォーマットに変換可能に
したことである。ＴＩＧＡ／ＶＧＡ例においては、これ
はＶＧＡ二次元構成からＴＧＡのパックされた絵素構成
への変換を可能にするので、特に有用である。
【００１３】ハードウエア論理サブシステムにはアプリ
ケーションプログラムによってプログラムされる複数の
内部レジスタが組合わされている。これらの全てのレジ
スタの値も表示情報と一緒に記憶することができ、それ
によって各タスクに割り当てられたメモリの局部領域を
単に切り換えるだけで‘古い’アプリケーション間のタ
スク切り換えが極めて容易になり、また幾つかの画像領
域がメモリ内に同時に存在することが可能になるので同
一表示上の多重ハードウエアＶＧＡウインドウが可能に
なる。ＶＧＡサブシステム内のベースアドレスレジスタ
は、メモリの領域を各タスクが使用するように制御す
る。多重タスキングオペレーティングシステムは、組合
わされたグラフィックプロセッサ上を走るソフトウエア
とこれらのレジスタとを共働させ続ける。
ケーションプログラムによってプログラムされる複数の
内部レジスタが組合わされている。これらの全てのレジ
スタの値も表示情報と一緒に記憶することができ、それ
によって各タスクに割り当てられたメモリの局部領域を
単に切り換えるだけで‘古い’アプリケーション間のタ
スク切り換えが極めて容易になり、また幾つかの画像領
域がメモリ内に同時に存在することが可能になるので同
一表示上の多重ハードウエアＶＧＡウインドウが可能に
なる。ＶＧＡサブシステム内のベースアドレスレジスタ
は、メモリの領域を各タスクが使用するように制御す
る。多重タスキングオペレーティングシステムは、組合
わされたグラフィックプロセッサ上を走るソフトウエア
とこれらのレジスタとを共働させ続ける。
【００１４】このような配列の利点は、ユーザが、マル
チウインドウ表示を失うことなく、マルチウインドウ環
境で既存ソフトウエアを実行できることにある。更に、
各タスク毎に全画面表示に戻ることなく、幾つかのハー
ドウエアとコンパチブルなアプリケーションを同時に視
ることができる。ホストプロセッサまたは組合わされた
グラフィックプロセッサ内のソフトウエアは、ハードウ
エアが生成したどれほど多くの（もしあれば）表示を関
連ウインドウ内へコピーするのか、及びこのようなウイ
ンドウが最終表示の何処に現れるのかを決定することが
できる。またデータ自体は、ハードウエア画像ゾーンか
らマルチウインドウ表示ゾーンへコピーする間に種々の
手法で操作することが可能である。このような操作は異
なる面深さ、テキストサイズ、パレット等々（本発明に
よらなければ独立した表示となるこれらの２つの間は、
本発明によらなければコンパチビリティは得られないで
あろう）を配慮することになるであろう。
チウインドウ表示を失うことなく、マルチウインドウ環
境で既存ソフトウエアを実行できることにある。更に、
各タスク毎に全画面表示に戻ることなく、幾つかのハー
ドウエアとコンパチブルなアプリケーションを同時に視
ることができる。ホストプロセッサまたは組合わされた
グラフィックプロセッサ内のソフトウエアは、ハードウ
エアが生成したどれほど多くの（もしあれば）表示を関
連ウインドウ内へコピーするのか、及びこのようなウイ
ンドウが最終表示の何処に現れるのかを決定することが
できる。またデータ自体は、ハードウエア画像ゾーンか
らマルチウインドウ表示ゾーンへコピーする間に種々の
手法で操作することが可能である。このような操作は異
なる面深さ、テキストサイズ、パレット等々（本発明に
よらなければ独立した表示となるこれらの２つの間は、
本発明によらなければコンパチビリティは得られないで
あろう）を配慮することになるであろう。
【００１５】ハードウエアベースサブシステムはＶＧＡ
コンパチブルに限定されるものではなく、8514A 、ハー
キュリーズ（ Hercules ）のような他のハードウエアベ
ース表示標準をカバーするように、及び基本的には表示
システムの全所有権を得ることを期待する‘古い’アプ
リケーションソフトウエアと、‘排他的’な味付けを持
っていない多重タスキング環境のために設計された‘新
しい’アプリケーションとの同時実行を要求する如何な
る状況にも拡張することが可能である。
コンパチブルに限定されるものではなく、8514A 、ハー
キュリーズ（ Hercules ）のような他のハードウエアベ
ース表示標準をカバーするように、及び基本的には表示
システムの全所有権を得ることを期待する‘古い’アプ
リケーションソフトウエアと、‘排他的’な味付けを持
っていない多重タスキング環境のために設計された‘新
しい’アプリケーションとの同時実行を要求する如何な
る状況にも拡張することが可能である。
【００１６】以下に、添付図面に基づいて本発明の実施
例を説明する。
例を説明する。
【００１７】
【実施例】図１に示すように、本発明によるディスプレ
イアダプタは、コンピュータ化ツールのホストプロセッ
サ２とビデオメモリ４の第１部分３との間に接続されて
いる TMS34010 のようなグラフィックプロセッサ１を具
備している。詳述すれば、グラフィックプロセッサ１に
はホストプロセッサ２上を走る少なくとも１つのソフト
ウエアコンパチブルなアプリケーション５が組合わさ
れ、ビデオメモリ４の第１部分３には例えばマルチウイ
ンドウ表示装置のような表示装置６が組合わされてい
る。
イアダプタは、コンピュータ化ツールのホストプロセッ
サ２とビデオメモリ４の第１部分３との間に接続されて
いる TMS34010 のようなグラフィックプロセッサ１を具
備している。詳述すれば、グラフィックプロセッサ１に
はホストプロセッサ２上を走る少なくとも１つのソフト
ウエアコンパチブルなアプリケーション５が組合わさ
れ、ビデオメモリ４の第１部分３には例えばマルチウイ
ンドウ表示装置のような表示装置６が組合わされてい
る。
【００１８】本発明によるディスプレイアダプタは、ホ
ストプロセッサ２とビデオメモリ４の第２部分８との間
に接続されている例えばＶＧＡハードウエアサブシステ
ムのような論理ベースハードウエアサブシステム７をも
具備している。詳述すれば、ハードウエアサブシステム
７にはホストプロセッサ２上で走る少なくとも１つのハ
ードウエアコンパチブルアプリケーション９が組あわさ
れ、ビデオメモリ４の第２部分８は、ＶＧＡ画像及びレ
ジスタを含む。
ストプロセッサ２とビデオメモリ４の第２部分８との間
に接続されている例えばＶＧＡハードウエアサブシステ
ムのような論理ベースハードウエアサブシステム７をも
具備している。詳述すれば、ハードウエアサブシステム
７にはホストプロセッサ２上で走る少なくとも１つのハ
ードウエアコンパチブルアプリケーション９が組あわさ
れ、ビデオメモリ４の第２部分８は、ＶＧＡ画像及びレ
ジスタを含む。
【００１９】メモリの第２部分８と第１部分３との間に
は組合わせ手段１ａが設けられており、第２部分内に記
憶されている画像データを第１部分内へ転送して組合わ
せたメモリ画像をこの第１部分内に記憶させ、またグラ
フィックプロセッサ１の制御の下に表示装置に表示させ
る。１例では、これらの組合わせ手段は、低レベルメモ
リ部分８から高レベルメモリ部分３のある位置へデータ
をコピーする手段からなる。
は組合わせ手段１ａが設けられており、第２部分内に記
憶されている画像データを第１部分内へ転送して組合わ
せたメモリ画像をこの第１部分内に記憶させ、またグラ
フィックプロセッサ１の制御の下に表示装置に表示させ
る。１例では、これらの組合わせ手段は、低レベルメモ
リ部分８から高レベルメモリ部分３のある位置へデータ
をコピーする手段からなる。
【００２０】前述したようにこれは、典型的にはグラフ
ィックプロセッサ１のサブルーチンによって実行され
る。これもまた前述したように、アダプタは、次いで低
レベルハードウエア論理ベースサブシステムとグラフィ
ックプロセッサとを使用して、高レベル及び低レベルア
プリケーションを同時に実行できるようなマルチウイン
ドウ表示の生成を可能にする。
ィックプロセッサ１のサブルーチンによって実行され
る。これもまた前述したように、アダプタは、次いで低
レベルハードウエア論理ベースサブシステムとグラフィ
ックプロセッサとを使用して、高レベル及び低レベルア
プリケーションを同時に実行できるようなマルチウイン
ドウ表示の生成を可能にする。
【００２１】分離したメモリ部分を高レベルグラフィッ
クプロセッサベースタスクと、低レベルハードウエア論
理ベースサブシステムとに割り当てることによって、両
者を同一総合システム内において同時に実行させること
が可能になる。図２に示すカードは、パーソナルコンピ
ュータ用の次世代ＩＳＡコンパチブルディスプレイアダ
プタである。 TSM34010 グラフィックシステムプロセッ
サ（ＧＳＰ）及び特注ハードウエア支持チップの混合組
合わせに基づいて、このアダプタは、ビデオグラフィッ
クアレイ（ＶＧＡ）のような既存レジスタベースディス
プレイアダプタとも、またテキサスインスツルメンツグ
ラフィックアーキテクチャ（ＴＩＧＡ）のような既存ソ
フトウエアベース表示標準ともコンパチブルである。特色 IBM XT/AT コンパチブルグラフィックアダプタカード、
TMS34010 グラフィックシステムプロセッサベース、短
AT フォーマット、100 ％ハードウエア VGAレジスタコ
ンパチブル、100 ％ VGA BIOS コンパチブル、VGA パス
スルーオプション、オンボードで使用可能な TIGA グラ
フィック管理者及び通信ドライバ、640 × 480、800 ×
600、及び 1024 × 768分解能を支援、全標準 IBM PS/
2 及び多重同期モニタとコンパチブル、VGA 及び TIGA
モードにおける固定周波数モニタとコンパチブル、1024
× 768モードにおけるインタレース及び非インタレース
出力、1 M VRAM及び 512 Kから 2 Mまでの DRAM のモジ
ュラメモリ設計。メモリサイズ 上記基本的カードには、1 ＭバイトのＶＲＡＭ１０及び
512ＫバイトのＤＲＡＭ１１が配置されている。これで
256色の 1024 × 768以下の全ての表示モードのメモリ
としては十分である。これはまたＴＩＧＡ及びＶＧＡの
両モードにおける同時動作に対して別個のフレームバッ
ファを有する十分なメモリを提供し、更にまたＭＳウイ
ンドウを使用する場合のようにＴＩＧＡへダウンロード
される拡張に対して作業記憶及びメモリ空間を提供す
る。Ｘウインドウのように、より大量のメモリが要求さ
れる動作モードに対しては、ＤＲＡＭの容量を２Ｍバイ
トまで増加させるような拡張オプションを工場において
引き受ける。ＶＲＡＭサイズは１Ｍバイトのままであ
り、表示分解能も同じままである。ハードウエアの説明 概要 前述したように、本発明によるグラフィックアダプタ
は、テキサスインスツルメンツ TMS34010 グラフィック
システムプロセッサ（ＧＳＰ）１２を基にしている。Ｇ
ＳＰ１２は高速拡張グラフィック操作のための全ての知
能及び馬力を提供し、一方ＧＳＰと共に働く関連ＡＳＩ
Ｃ装置は完全ハードウエアＩＢＭ ＶＧＡコンパチビリ
ティを達成するために必要なレジスタ及びハードワイヤ
ード論理機能を提供する。ＰＣバスインタフェース ＰＣバスインタフェースは８及び 16 ビットの両ＩＳＡ
標準システムバスとコンパチブルである。また、使用す
るホストに依存して、関連８及び 16 ビットモードに自
動的に自己構成する。
クプロセッサベースタスクと、低レベルハードウエア論
理ベースサブシステムとに割り当てることによって、両
者を同一総合システム内において同時に実行させること
が可能になる。図２に示すカードは、パーソナルコンピ
ュータ用の次世代ＩＳＡコンパチブルディスプレイアダ
プタである。 TSM34010 グラフィックシステムプロセッ
サ（ＧＳＰ）及び特注ハードウエア支持チップの混合組
合わせに基づいて、このアダプタは、ビデオグラフィッ
クアレイ（ＶＧＡ）のような既存レジスタベースディス
プレイアダプタとも、またテキサスインスツルメンツグ
ラフィックアーキテクチャ（ＴＩＧＡ）のような既存ソ
フトウエアベース表示標準ともコンパチブルである。特色 IBM XT/AT コンパチブルグラフィックアダプタカード、
TMS34010 グラフィックシステムプロセッサベース、短
AT フォーマット、100 ％ハードウエア VGAレジスタコ
ンパチブル、100 ％ VGA BIOS コンパチブル、VGA パス
スルーオプション、オンボードで使用可能な TIGA グラ
フィック管理者及び通信ドライバ、640 × 480、800 ×
600、及び 1024 × 768分解能を支援、全標準 IBM PS/
2 及び多重同期モニタとコンパチブル、VGA 及び TIGA
モードにおける固定周波数モニタとコンパチブル、1024
× 768モードにおけるインタレース及び非インタレース
出力、1 M VRAM及び 512 Kから 2 Mまでの DRAM のモジ
ュラメモリ設計。メモリサイズ 上記基本的カードには、1 ＭバイトのＶＲＡＭ１０及び
512ＫバイトのＤＲＡＭ１１が配置されている。これで
256色の 1024 × 768以下の全ての表示モードのメモリ
としては十分である。これはまたＴＩＧＡ及びＶＧＡの
両モードにおける同時動作に対して別個のフレームバッ
ファを有する十分なメモリを提供し、更にまたＭＳウイ
ンドウを使用する場合のようにＴＩＧＡへダウンロード
される拡張に対して作業記憶及びメモリ空間を提供す
る。Ｘウインドウのように、より大量のメモリが要求さ
れる動作モードに対しては、ＤＲＡＭの容量を２Ｍバイ
トまで増加させるような拡張オプションを工場において
引き受ける。ＶＲＡＭサイズは１Ｍバイトのままであ
り、表示分解能も同じままである。ハードウエアの説明 概要 前述したように、本発明によるグラフィックアダプタ
は、テキサスインスツルメンツ TMS34010 グラフィック
システムプロセッサ（ＧＳＰ）１２を基にしている。Ｇ
ＳＰ１２は高速拡張グラフィック操作のための全ての知
能及び馬力を提供し、一方ＧＳＰと共に働く関連ＡＳＩ
Ｃ装置は完全ハードウエアＩＢＭ ＶＧＡコンパチビリ
ティを達成するために必要なレジスタ及びハードワイヤ
ード論理機能を提供する。ＰＣバスインタフェース ＰＣバスインタフェースは８及び 16 ビットの両ＩＳＡ
標準システムバスとコンパチブルである。また、使用す
るホストに依存して、関連８及び 16 ビットモードに自
動的に自己構成する。
【００２２】バス動作は 4.77 MHz から 10 MHz までの
範囲内に指定される。ＰＣメモリ及びＩ／Ｏマッピング 本発明によれば、カードはＰＣハードウエアに対して、
同一物理的カード上の本質的に独立した２つのアダプタ
と見做すことができる。これは図３に示すように、アド
レスを解号してＰＣメモリ及びＩ／Ｏ空間内へマッピン
グする場合に特に言えることである。
範囲内に指定される。ＰＣメモリ及びＩ／Ｏマッピング 本発明によれば、カードはＰＣハードウエアに対して、
同一物理的カード上の本質的に独立した２つのアダプタ
と見做すことができる。これは図３に示すように、アド
レスを解号してＰＣメモリ及びＩ／Ｏ空間内へマッピン
グする場合に特に言えることである。
【００２３】カードは、３つの本質的に独立した機能、
即ちＶＧＡ表示アダプタレジスタ及びフレームバッフ
ァ、ＶＧＡ ＢＩＯＳメモリ、及びグラフィックプロセ
ッサインタフェースレジスタを、ホストシステムメモリ
及びＩ／Ｏ空間にマップ可能にする。これらの機能の中
の最初の２つの位置は次表のように固定されており、工
業標準ＶＧＡ実施とはコンパチブルである。
即ちＶＧＡ表示アダプタレジスタ及びフレームバッフ
ァ、ＶＧＡ ＢＩＯＳメモリ、及びグラフィックプロセ
ッサインタフェースレジスタを、ホストシステムメモリ
及びＩ／Ｏ空間にマップ可能にする。これらの機能の中
の最初の２つの位置は次表のように固定されており、工
業標準ＶＧＡ実施とはコンパチブルである。
【００２４】
標準ＶＧＡ表示機能のメモリ及びＩ／Ｏ位置
ＶＧＡ標準機能 I/O アドレス メモリアドレス
ＢＩＯＳファームウエアルーチン C000:0000-C000:7FEF
固定レジスタ 3CO-3CF
モノクロームレジスタ 3B0-3BF
カラーレジスタ 3DO-3DF
モノクロームテキストバッファ B000:0000-B000:7FFF
カラーテキストバッファ B800:0000-B800:7FFF
カラーグラフィックバッファ A000:0000-A000:FFFF
拡張されたグラフィックバッファ A000:0000-B000:FFFF
第３の機能は、高レベルコマンド通信に使用される TMS
34010 グラフィックシステムプロセッサホストインタフ
ェースレジスタと、ＴＩＧＡのようなソフトウエアイン
タフェースとからなる。典型的なＰＣを使用して標準メ
モリ及びＩ／Ｏとのインタフェースを可能な限り少なく
するために、このインタフェースは次表に示すように、
ＶＧＡ ＢＩＯＳメモリ空間の未使用部分にマップされ
たメモリ、またはユーザが選択できる２つの中の１つに
マップされたＩ／Ｏの何れとすることもできる。このよ
うに、例えばメモリマッピングによって、表示データの
分離したまたは直接の入力または出力が与えられのであ
る。
34010 グラフィックシステムプロセッサホストインタフ
ェースレジスタと、ＴＩＧＡのようなソフトウエアイン
タフェースとからなる。典型的なＰＣを使用して標準メ
モリ及びＩ／Ｏとのインタフェースを可能な限り少なく
するために、このインタフェースは次表に示すように、
ＶＧＡ ＢＩＯＳメモリ空間の未使用部分にマップされ
たメモリ、またはユーザが選択できる２つの中の１つに
マップされたＩ／Ｏの何れとすることもできる。このよ
うに、例えばメモリマッピングによって、表示データの
分離したまたは直接の入力または出力が与えられのであ
る。
【００２５】
オプショナルＧＰＳホストレジスタインタフェースマッピング
ＧＰＳホスト メモリにマップ Ｉ／Ｏにマップ Ｉ／Ｏにマップ レジスタ するオプション するオプション１ するオプション２
HSTDATA msb C000 : 7FF8 0294 0284
lsb C000 : 7FF9 0295 0285
HSTCTL msb C000 : 7FFA 0296 0826
lsb C000 : 7FFB 0297 0827
HSTADRL msb C000 : 7FFC 0290 O820
lsb C000 : 7FFD 0291 0281
HSTADHR msb C000 : 7FFE 0292 0282 lsb C000 : 7FFF 0293 0283
更に、従来技術のＶＧＡアダプタを既に含んでいるＰＣ
内のカードを使用するような環境に適合させるために、
オンボードＢＩＯＳ ＥＰＲＯＭをユーザオプションと
して不能にすることもできる。これは‘パススルー’モ
ードとして知られており、後に説明する。
内のカードを使用するような環境に適合させるために、
オンボードＢＩＯＳ ＥＰＲＯＭをユーザオプションと
して不能にすることもできる。これは‘パススルー’モ
ードとして知られており、後に説明する。
【００２６】ＶＧＡコンパチビリティに関連する動作モ
ードの場合には、本ディスプレイアダプタは標準ＶＧＡ
において実施されているのと同じ手法でアクセスされ
る。ＢＩＯＳ拡張 １対のオンボードＥＰＲＯＭ１３は、コンパチブル動作
のためのシステムＢＩＯＳ拡張プログラムを含んでい
る。これらによって、適用可能なマシンにおける最大速
度 16 ビット動作を可能にし、またこのバスサイズを有
するマシンにおける８ビット動作をも可能にする。
ードの場合には、本ディスプレイアダプタは標準ＶＧＡ
において実施されているのと同じ手法でアクセスされ
る。ＢＩＯＳ拡張 １対のオンボードＥＰＲＯＭ１３は、コンパチブル動作
のためのシステムＢＩＯＳ拡張プログラムを含んでい
る。これらによって、適用可能なマシンにおける最大速
度 16 ビット動作を可能にし、またこのバスサイズを有
するマシンにおける８ビット動作をも可能にする。
【００２７】ＥＰＲＯＭは全ボード動作に必要なＧＰＳ
支援プログラムをも含んでいる。これはＰＣブート手順
によってＢＩＯＳ ＥＰＲＯＭからＧＰＳ ＲＡＭへ転
送される。各ＥＰＲＯＭは最大 32 Ｋバイトを含む。グラフィックシステムプロセッサ（１２） 本ディスプレイアダプタは、性能を高め、柔軟性を増
し、そしてカストマイゼーションを容易にするためにた
めにテキサスインスツルメンツ TMS34010 グラフィック
システムプロセッサ（ＧＳＰ）を使用している。これ
は、毎秒 750万までの命令を実行できる高速ＲＩＳＣ型
パイプラインアーキテクチャを有する32ビット専用グラ
フィックマイクロプロセッサである。命令集合は、Ｃの
ような高レベル言語で書かれたソフトウエアの完全開発
及び実行を斟酌する汎用と、グラフィックデータを操作
する時のソフトウエア効率及び性能を考慮する専用の両
者である。ＶＧＡインタフェースチップ（１４） ＶＧＡ標準とのハードウエアコンパチビリティは、専用
ＶＧＡインタフェースチップを通して得られる。この装
置は完全に独立したＶＧＡサブシステムを含んでいるの
ではなく、完全な 100％‘レジスタレベル’ＶＧＡのた
めに必要なハードウエア機能を提供するものであること
に注目されたい。これらの機能には、以下に説明するよ
うに、制御レジスタ、実時間論理機能、及び特定アドレ
ス及びデータマッピングが含まれる。本発明の特色によ
れば、完全ＶＧＡ機能性はＧＳＰによって与えられる。
支援プログラムをも含んでいる。これはＰＣブート手順
によってＢＩＯＳ ＥＰＲＯＭからＧＰＳ ＲＡＭへ転
送される。各ＥＰＲＯＭは最大 32 Ｋバイトを含む。グラフィックシステムプロセッサ（１２） 本ディスプレイアダプタは、性能を高め、柔軟性を増
し、そしてカストマイゼーションを容易にするためにた
めにテキサスインスツルメンツ TMS34010 グラフィック
システムプロセッサ（ＧＳＰ）を使用している。これ
は、毎秒 750万までの命令を実行できる高速ＲＩＳＣ型
パイプラインアーキテクチャを有する32ビット専用グラ
フィックマイクロプロセッサである。命令集合は、Ｃの
ような高レベル言語で書かれたソフトウエアの完全開発
及び実行を斟酌する汎用と、グラフィックデータを操作
する時のソフトウエア効率及び性能を考慮する専用の両
者である。ＶＧＡインタフェースチップ（１４） ＶＧＡ標準とのハードウエアコンパチビリティは、専用
ＶＧＡインタフェースチップを通して得られる。この装
置は完全に独立したＶＧＡサブシステムを含んでいるの
ではなく、完全な 100％‘レジスタレベル’ＶＧＡのた
めに必要なハードウエア機能を提供するものであること
に注目されたい。これらの機能には、以下に説明するよ
うに、制御レジスタ、実時間論理機能、及び特定アドレ
ス及びデータマッピングが含まれる。本発明の特色によ
れば、完全ＶＧＡ機能性はＧＳＰによって与えられる。
【００２８】ＶＧＡインタフェース装置は、ＰＣホスト
バス及びローカルメモリシステムバスの両方のアドレス
及びデータ解号をも行う。ＶＧＡパススルーオプション 完全ＶＧＡコンパチブル動作に必要な全ての要素を供給
するのに加えて、カードは、別のＶＧＡカードと共に動
作することもでき、しかも１つのモニタだけを必要とす
るに留まる。ＶＧＡパススルーモードと呼ぶこのモード
では、そのカードはＴＩＧＡコンパチブル表示部分を生
成し、他のＶＧＡカードがＶＧＡ表示部分を生成する。
後者は純ＶＧＡカードからパススルーケーブルを通して
カードの機能コネクタへ導かれ、そこからローカルパレ
ット入力へ、次いで単一のモニタ出力へ供給される。こ
のモードでは、カード上の論理によって、そのローカル
パレットが原始ＶＧＡパレットのコピーを含むようにさ
れ、またオンボードＢＩＯＳ ＰＲＯＭ及びＶＧＡ入力
レジスタが不能にされる。ローカルメモリ ローカルメモリとは、ＧＳＰ及びＶＧＳの両者または何
れか一方を支援する装置によって使用されるが、ＰＣア
ドレス及びデータバス、またはＰＣアプリケーションソ
フトウエアからは直接アクセス不能なディスプレイアダ
プタ上に含まれるメモリのことを言う。
バス及びローカルメモリシステムバスの両方のアドレス
及びデータ解号をも行う。ＶＧＡパススルーオプション 完全ＶＧＡコンパチブル動作に必要な全ての要素を供給
するのに加えて、カードは、別のＶＧＡカードと共に動
作することもでき、しかも１つのモニタだけを必要とす
るに留まる。ＶＧＡパススルーモードと呼ぶこのモード
では、そのカードはＴＩＧＡコンパチブル表示部分を生
成し、他のＶＧＡカードがＶＧＡ表示部分を生成する。
後者は純ＶＧＡカードからパススルーケーブルを通して
カードの機能コネクタへ導かれ、そこからローカルパレ
ット入力へ、次いで単一のモニタ出力へ供給される。こ
のモードでは、カード上の論理によって、そのローカル
パレットが原始ＶＧＡパレットのコピーを含むようにさ
れ、またオンボードＢＩＯＳ ＰＲＯＭ及びＶＧＡ入力
レジスタが不能にされる。ローカルメモリ ローカルメモリとは、ＧＳＰ及びＶＧＳの両者または何
れか一方を支援する装置によって使用されるが、ＰＣア
ドレス及びデータバス、またはＰＣアプリケーションソ
フトウエアからは直接アクセス不能なディスプレイアダ
プタ上に含まれるメモリのことを言う。
【００２９】本ディスプレイアダプタは、メモリサイズ
の観点からすれば厳格にモジュラである。理論的には、
表示分解能、所要の色の数及びローカルソフトウエアの
量に依存して、如何なるサイズのメモリも使用可能であ
る。メモリは、表示目的のためにに使用されるＶＲＡＭ
と、プログラム、文字生成装置等々のような非表示目的
のために使用されるＤＲＡＭとからなる。基本システム
は１ＭバイトのＶＲＡＭと、512 ＫバイトのＤＲＡＭと
を含む。拡張システムは１ＭバイトのＶＲＡＭと、２Ｍ
バイトのＤＲＡＭとを含む。カラーパレット（１６） 本ディスプレイアダプタは、TI34098 ＣＲＴ制御チップ
１５に接続された 65MHz の最大絵素周波数を有する工
業標準ＶＧＡコンパチブルパレットを含んでいる。これ
により、 60 Hzのフレーム周波数において 256色を 102
4 × 768までの表示分解能で表示することができる。モ
ニタ出力の電気的特性及びドライブ能力は、標準固定モ
ード及び多重同期型モニタとコンパチブルである。
の観点からすれば厳格にモジュラである。理論的には、
表示分解能、所要の色の数及びローカルソフトウエアの
量に依存して、如何なるサイズのメモリも使用可能であ
る。メモリは、表示目的のためにに使用されるＶＲＡＭ
と、プログラム、文字生成装置等々のような非表示目的
のために使用されるＤＲＡＭとからなる。基本システム
は１ＭバイトのＶＲＡＭと、512 ＫバイトのＤＲＡＭと
を含む。拡張システムは１ＭバイトのＶＲＡＭと、２Ｍ
バイトのＤＲＡＭとを含む。カラーパレット（１６） 本ディスプレイアダプタは、TI34098 ＣＲＴ制御チップ
１５に接続された 65MHz の最大絵素周波数を有する工
業標準ＶＧＡコンパチブルパレットを含んでいる。これ
により、 60 Hzのフレーム周波数において 256色を 102
4 × 768までの表示分解能で表示することができる。モ
ニタ出力の電気的特性及びドライブ能力は、標準固定モ
ード及び多重同期型モニタとコンパチブルである。
【００３０】オーバースキャン境界の色は、プログラム
可能なオンボードレジスタを介してソフトウエアによっ
て制御される。境界の幅及び高さは互いに、及び他のパ
ラメタとは無関係にプログラムすることができる。モニ
タへの水平及び垂直両同期信号集合の極性は、ＧＳＰソ
フトウエアによって個々に制御することができる。
可能なオンボードレジスタを介してソフトウエアによっ
て制御される。境界の幅及び高さは互いに、及び他のパ
ラメタとは無関係にプログラムすることができる。モニ
タへの水平及び垂直両同期信号集合の極性は、ＧＳＰソ
フトウエアによって個々に制御することができる。
【００３１】適合可能な場合には自動モニタ型検出を可
能にするために、モニタコネクタのピン９、１０及び１
１の論理状態をＧＳＰソフトウエアによって決定するこ
とができる。絵素出力周波数は、ＧＰＳソフトウエアに
よって、全て５− 65 MHz の範囲内にある少なくとも４
つの非調波的に関連付けられた周波数から選択すること
ができる。更に、これら４つの周波数の若干の副高調波
もＧＰＳソッフトウエアによって使用可能であり、選択
可能である。通常の環境に対しては、標準ＶＧＡ動作モ
ード及びモニタとのコンパチビリティを可能にする周波
数がボードに設けられよう。
能にするために、モニタコネクタのピン９、１０及び１
１の論理状態をＧＳＰソフトウエアによって決定するこ
とができる。絵素出力周波数は、ＧＰＳソフトウエアに
よって、全て５− 65 MHz の範囲内にある少なくとも４
つの非調波的に関連付けられた周波数から選択すること
ができる。更に、これら４つの周波数の若干の副高調波
もＧＰＳソッフトウエアによって使用可能であり、選択
可能である。通常の環境に対しては、標準ＶＧＡ動作モ
ード及びモニタとのコンパチビリティを可能にする周波
数がボードに設けられよう。
【００３２】カードのアーキテクチャが独特であるの
で、実際の表示機能はＶＧＡサブシステムから完全に独
立しており、また完全にＧＳＰソフトウエア制御の下に
ある。これは、表示出力がフラットパネル表示、または
固定周波数モニタ（たとえ幾つかの表示分解能を使用し
ているとしても）のような個々のユーザのニーズに対し
てカストマイズすることができることから、システムの
柔軟性に極めて重要な改善が得られたことになる。論理ベースハードウエアサブシステム（１４） 論理ベースハードウエアサブシステムは、 TMS34010 グ
ラフィックシステムプロセッサ（ＧＳＰ）と共に動作す
るように設計されているハードウエアＶＧＡサブシステ
ムを含む単一の装置である。
で、実際の表示機能はＶＧＡサブシステムから完全に独
立しており、また完全にＧＳＰソフトウエア制御の下に
ある。これは、表示出力がフラットパネル表示、または
固定周波数モニタ（たとえ幾つかの表示分解能を使用し
ているとしても）のような個々のユーザのニーズに対し
てカストマイズすることができることから、システムの
柔軟性に極めて重要な改善が得られたことになる。論理ベースハードウエアサブシステム（１４） 論理ベースハードウエアサブシステムは、 TMS34010 グ
ラフィックシステムプロセッサ（ＧＳＰ）と共に動作す
るように設計されているハードウエアＶＧＡサブシステ
ムを含む単一の装置である。
【００３３】論理ベースハードウエアサブシステムによ
って、システム設計者は、ＴＩＧＡを通して高性能グラ
フィックコンパチビリティと、またＶＧＡレジスタ及び
ＢＩＯＳレベルの逆方向ハードウエアコンパチビリティ
とを有するＰＣ環境のための単一ボードレベルシステム
を作成することが可能になる。論理ベースハードウエア
サブシステムは、回転、マスク等々のようなＩ／Ｏレジ
スタ及び実時間論理機能のようなＧＳＰシステムによっ
て与えられていないＶＧＡ標準には不可欠のハードウエ
ア要素を提供する。
って、システム設計者は、ＴＩＧＡを通して高性能グラ
フィックコンパチビリティと、またＶＧＡレジスタ及び
ＢＩＯＳレベルの逆方向ハードウエアコンパチビリティ
とを有するＰＣ環境のための単一ボードレベルシステム
を作成することが可能になる。論理ベースハードウエア
サブシステムは、回転、マスク等々のようなＩ／Ｏレジ
スタ及び実時間論理機能のようなＧＳＰシステムによっ
て与えられていないＶＧＡ標準には不可欠のハードウエ
ア要素を提供する。
【００３４】更に、そして最も重要なことには、論理ベ
ースハードウエアサブシステムは本質的に TMS34010 を
支援する自律ＶＧＡハードウエアを提供するから、共通
ローカルメモリ内の分離した、または共用の何れかのメ
モリ領域を使用して両システムを同時に、且つ互いに独
立的に動作させることができる。これにより、‘ハード
ウエア’によって生成されたＶＧＡ表示と、ＴＩＧＡの
下で走るウインドウイング環境プログラムのような別の
環境からの‘ソフトウエア’によって生成された表示と
を自由に混合することが可能になる。ＶＧＡ‘ウインド
ウ’はハードウエアによって生成されるから、何れのモ
ードにおいても、エミュレーションに起因する性能トレ
ードオフに耐える必要はない。更に、論理ベースハード
ウエアサブシステムはＶＧＡハードウエアモデルに対す
るＰＣ側アクセスと、結果として得られたメモリ領域の
表示とを本質的に分離するので、仮想アドレス空間内で
多重タスキングが可能な如何なるホストマシンでも、同
一の物理的表示上に同時に複数の活動ハードウエアＶＧ
Ａウインドウを持つことができる。
ースハードウエアサブシステムは本質的に TMS34010 を
支援する自律ＶＧＡハードウエアを提供するから、共通
ローカルメモリ内の分離した、または共用の何れかのメ
モリ領域を使用して両システムを同時に、且つ互いに独
立的に動作させることができる。これにより、‘ハード
ウエア’によって生成されたＶＧＡ表示と、ＴＩＧＡの
下で走るウインドウイング環境プログラムのような別の
環境からの‘ソフトウエア’によって生成された表示と
を自由に混合することが可能になる。ＶＧＡ‘ウインド
ウ’はハードウエアによって生成されるから、何れのモ
ードにおいても、エミュレーションに起因する性能トレ
ードオフに耐える必要はない。更に、論理ベースハード
ウエアサブシステムはＶＧＡハードウエアモデルに対す
るＰＣ側アクセスと、結果として得られたメモリ領域の
表示とを本質的に分離するので、仮想アドレス空間内で
多重タスキングが可能な如何なるホストマシンでも、同
一の物理的表示上に同時に複数の活動ハードウエアＶＧ
Ａウインドウを持つことができる。
【００３５】最適に集積化し、最終ＴＩＧＡ／ＶＧＡシ
ステム内の装置の合計数を減少させる観点から、論理ベ
ースハードウエアサブシステムチップはＰＣ拡張バスと
ＧＳＰとの間、及びＧＳＰと共用メモリシステムとの間
に論理インタフェースをも含んでいる。論理ベースハー
ドウエアサブシステム１４内に含まれる機能を図４に示
す。
ステム内の装置の合計数を減少させる観点から、論理ベ
ースハードウエアサブシステムチップはＰＣ拡張バスと
ＧＳＰとの間、及びＧＳＰと共用メモリシステムとの間
に論理インタフェースをも含んでいる。論理ベースハー
ドウエアサブシステム１４内に含まれる機能を図４に示
す。
【００３６】論理ベースハードウエアサブシステムの内
部アーキテクチャのブロック線図を図５に示す。この論
理ベースハードウエアサブシステムは次の要素を含む。
ＰＣバスインタフェース２０、シーケンスコントローラ
２１、アドレスマッパ２２、データマッパ２３、内部レ
ジスタ２４、表示制御装置２５、ＧＳＰ／ＬＡＤバスイ
ンタフェース２６、仲裁制御装置２７、メモリ制御装置
２８。
部アーキテクチャのブロック線図を図５に示す。この論
理ベースハードウエアサブシステムは次の要素を含む。
ＰＣバスインタフェース２０、シーケンスコントローラ
２１、アドレスマッパ２２、データマッパ２３、内部レ
ジスタ２４、表示制御装置２５、ＧＳＰ／ＬＡＤバスイ
ンタフェース２６、仲裁制御装置２７、メモリ制御装置
２８。
【００３７】ＰＣバスインタフェース２０は入力として
ＰＣ制御信号、アドレス信号、及びデータ信号を受け、
対応する信号をそれぞれシーケンスコントローラ２１、
アドレスマッパ２２、及びデータマッパ２３に供給す
る。シーケンスコントローラ２１の出力は表示制御装置
２５の入力に接続され、表示制御装置２５の出力はＧＳ
Ｐ／ＬＡＤバスインタフェース２６に接続されている。
このインタフェース２６の別の入力はＬＡＤバスに接続
され、またこのインタフェース２６の出力はメモリ制御
装置２８の入力に接続されている。
ＰＣ制御信号、アドレス信号、及びデータ信号を受け、
対応する信号をそれぞれシーケンスコントローラ２１、
アドレスマッパ２２、及びデータマッパ２３に供給す
る。シーケンスコントローラ２１の出力は表示制御装置
２５の入力に接続され、表示制御装置２５の出力はＧＳ
Ｐ／ＬＡＤバスインタフェース２６に接続されている。
このインタフェース２６の別の入力はＬＡＤバスに接続
され、またこのインタフェース２６の出力はメモリ制御
装置２８の入力に接続されている。
【００３８】アドレスマッパ２２の出力は内部レジスタ
２４の入力と、アクセス仲裁制御装置２７の入力とに接
続されている。この制御装置２７の別の入力はＧＳＰ／
ＬＡＤバスインタフェース２６に接続され、仲裁制御装
置２７の出力はメモリ制御装置２８の入力に接続されて
いる。データマッパ２３の出力は内部レジスタ２４の別
の入力と、アクセス仲裁制御装置２７の別の入力とに接
続されている。この制御装置２７の別の出力はメモリ制
御装置２８に接続されている。
２４の入力と、アクセス仲裁制御装置２７の入力とに接
続されている。この制御装置２７の別の入力はＧＳＰ／
ＬＡＤバスインタフェース２６に接続され、仲裁制御装
置２７の出力はメモリ制御装置２８の入力に接続されて
いる。データマッパ２３の出力は内部レジスタ２４の別
の入力と、アクセス仲裁制御装置２７の別の入力とに接
続されている。この制御装置２７の別の出力はメモリ制
御装置２８に接続されている。
【００３９】このメモリ制御装置２８の出力はビデオメ
モリの対応する第２部分に接続されている。以上に説明
した本サブシステムは TMS34010 に対して自律ＶＧＡハ
ードウエア支援を提供する。以上の記載に関連して、以
下の各項を開示する。 １． コンピュータ化ツールのホストプロセッサ（２）
と表示装置（６）との間に接続されているディスプレイ
アダプタであって、グラフィックプロセッサ（１）が上
記ホストプロセッサ（２）と表示装置（６）に組合わさ
れたメモリの第１部分との間に接続され、論理ベースハ
ードウエアサブシステム（７）が上記ホストプロセッサ
（２）と上記メモリ（４）の第２部分との間に接続さ
れ、上記メモリの第１部分及び第２部分の両方または何
れか一方から表示を導出する手段を具備することを特徴
とするディスプレイアダプタ。 ２． 導出手段は、メモリの第２部分（８）内に記憶さ
れているデータを上記メモリの第１部分（３）内へ転送
する手段（１ａ）を備えている上記１項に記載のディス
プレイアダプタ。 ３． 転送手段は、メモリの第１部分内に記憶されてい
るデータと第２部分内に記憶されているデータとを第１
部分内において組合わせる手段を備えている上記２項に
記載のディスプレイアダプタ。 ４． 組合わせ手段（１ａ）は、データをメモリの第２
部分（８）から第１部分内へコピーする手段を備えてい
る上記３項に記載のディスプレイアダプタ。 ５． 組合わせ手段（１ａ）は、グラフィックプロセッ
サ（１）のサブルーチンを備えている上記４項に記載の
ディスプレイアダプタ。 ６． 論理ベースハードウエアサブシステム（７）は、
入力としてホストプロセッサ（２）からＰＣ制御信号、
ＰＣアドレス信号、及びＰＣデータ信号を受けるＰＣバ
スインタフェース（２０）と、ＰＣバスインタフェース
（２０）の対応する出力と表示制御装置（２５）との間
に接続されているシーケンスコントローラ（２１）と、
表示制御装置（２５）とメモリ制御装置（２８）の対応
する入力との間に接続され、且つＬＡＤバスに接続され
ているＧＳＰ／ＬＡＤバスインタフェース（２６）と、
ＰＣバスインタフェース（２０）の対応する出力とアク
セス仲裁制御装置（２７）（ＧＳＰ／ＬＡＤバスインタ
フェース（２６）の出力にも接続され、出力はメモリ制
御装置（２８）の対応する入力に接続されている）の対
応する入力との間に接続されているアドレスマッパ（２
２）及びデータマッパ（２３）と、アドレスマッパ（２
２）及びデータマッパ（２３）の出力に接続されている
内部レジスタ（２４）とを備えている上記項の何れか１
つに記載のディスプレイアダプタ。 ７． メモリはビデオメモリである上記何れかの項に記
載のディスプレイアダプタ。 ８． ＶＧＡ型表示データのための入力を含む上記何れ
かの項に記載のディスプレイアダプタ。 ９． 上記何れかの項に記載のディスプレイアダプタを
含む表示装置。 １０． ＶＧＡ型表示データがグラフィック信号プロセ
ッサによって操作される上記９項に記載の表示装置。 １１． グラフィックプロセッサ型表示データを表示装
置に組合わされたメモリの第１部分に記憶させる段階
と、ＶＧＡ型表示データを上記メモリの第２部分に記憶
させる段階と、上記メモリの第１部分及び第２部分の両
方または何れか一方から表示を導出する段階を含むこと
を特徴とする表示供給方法。 １２． メモリの第２部分からのデータをグラフィック
信号プロセッサによって操作する段階を含む上記１１項
に記載の方法。 １３． 上記９または１０項に記載のディスプレイアダ
プタを備えているコンピュータ化ツール。 １４． ディスプレイアダプタは、コンピュータ化ツー
ルのホストプロセッサ（２）と表示装置（６）との間に
接続されている。本ディスプレイアダプタは、ホストプ
ロセッサ（２）と表示装置（６）に組合わされたビデオ
メモリ（４）の第１部分（３）との間に接続されている
グラフィックプロセッサ（１）と、上記ホストプロセッ
サ（２）と上記メモリ（４）の第２部分（８）との間に
接続されている論理ベースハードウエアサブシステム
（７）とを具備する。上記メモリの第１部分及び第２部
分の両方または何れか一方から表示を導出する手段（１
ａ）をも具備する。
モリの対応する第２部分に接続されている。以上に説明
した本サブシステムは TMS34010 に対して自律ＶＧＡハ
ードウエア支援を提供する。以上の記載に関連して、以
下の各項を開示する。 １． コンピュータ化ツールのホストプロセッサ（２）
と表示装置（６）との間に接続されているディスプレイ
アダプタであって、グラフィックプロセッサ（１）が上
記ホストプロセッサ（２）と表示装置（６）に組合わさ
れたメモリの第１部分との間に接続され、論理ベースハ
ードウエアサブシステム（７）が上記ホストプロセッサ
（２）と上記メモリ（４）の第２部分との間に接続さ
れ、上記メモリの第１部分及び第２部分の両方または何
れか一方から表示を導出する手段を具備することを特徴
とするディスプレイアダプタ。 ２． 導出手段は、メモリの第２部分（８）内に記憶さ
れているデータを上記メモリの第１部分（３）内へ転送
する手段（１ａ）を備えている上記１項に記載のディス
プレイアダプタ。 ３． 転送手段は、メモリの第１部分内に記憶されてい
るデータと第２部分内に記憶されているデータとを第１
部分内において組合わせる手段を備えている上記２項に
記載のディスプレイアダプタ。 ４． 組合わせ手段（１ａ）は、データをメモリの第２
部分（８）から第１部分内へコピーする手段を備えてい
る上記３項に記載のディスプレイアダプタ。 ５． 組合わせ手段（１ａ）は、グラフィックプロセッ
サ（１）のサブルーチンを備えている上記４項に記載の
ディスプレイアダプタ。 ６． 論理ベースハードウエアサブシステム（７）は、
入力としてホストプロセッサ（２）からＰＣ制御信号、
ＰＣアドレス信号、及びＰＣデータ信号を受けるＰＣバ
スインタフェース（２０）と、ＰＣバスインタフェース
（２０）の対応する出力と表示制御装置（２５）との間
に接続されているシーケンスコントローラ（２１）と、
表示制御装置（２５）とメモリ制御装置（２８）の対応
する入力との間に接続され、且つＬＡＤバスに接続され
ているＧＳＰ／ＬＡＤバスインタフェース（２６）と、
ＰＣバスインタフェース（２０）の対応する出力とアク
セス仲裁制御装置（２７）（ＧＳＰ／ＬＡＤバスインタ
フェース（２６）の出力にも接続され、出力はメモリ制
御装置（２８）の対応する入力に接続されている）の対
応する入力との間に接続されているアドレスマッパ（２
２）及びデータマッパ（２３）と、アドレスマッパ（２
２）及びデータマッパ（２３）の出力に接続されている
内部レジスタ（２４）とを備えている上記項の何れか１
つに記載のディスプレイアダプタ。 ７． メモリはビデオメモリである上記何れかの項に記
載のディスプレイアダプタ。 ８． ＶＧＡ型表示データのための入力を含む上記何れ
かの項に記載のディスプレイアダプタ。 ９． 上記何れかの項に記載のディスプレイアダプタを
含む表示装置。 １０． ＶＧＡ型表示データがグラフィック信号プロセ
ッサによって操作される上記９項に記載の表示装置。 １１． グラフィックプロセッサ型表示データを表示装
置に組合わされたメモリの第１部分に記憶させる段階
と、ＶＧＡ型表示データを上記メモリの第２部分に記憶
させる段階と、上記メモリの第１部分及び第２部分の両
方または何れか一方から表示を導出する段階を含むこと
を特徴とする表示供給方法。 １２． メモリの第２部分からのデータをグラフィック
信号プロセッサによって操作する段階を含む上記１１項
に記載の方法。 １３． 上記９または１０項に記載のディスプレイアダ
プタを備えているコンピュータ化ツール。 １４． ディスプレイアダプタは、コンピュータ化ツー
ルのホストプロセッサ（２）と表示装置（６）との間に
接続されている。本ディスプレイアダプタは、ホストプ
ロセッサ（２）と表示装置（６）に組合わされたビデオ
メモリ（４）の第１部分（３）との間に接続されている
グラフィックプロセッサ（１）と、上記ホストプロセッ
サ（２）と上記メモリ（４）の第２部分（８）との間に
接続されている論理ベースハードウエアサブシステム
（７）とを具備する。上記メモリの第１部分及び第２部
分の両方または何れか一方から表示を導出する手段（１
ａ）をも具備する。
【図１】本発明によるディスプレイアダプタの実施例の
ブロック線図。
ブロック線図。
【図２】本発明によるアダプタを具備するカードの成分
配置図。
配置図。
【図３】ＧＳＰ及びＶＧＡアドレス指定を示すブロック
線図。
線図。
【図４】論理ベースハードウエアサブシステム内に統合
されている機能を示すブロック線図。
されている機能を示すブロック線図。
【図５】論理ベースハードウエアサブシステムの内部ア
ーキテクチャを示すブロック線図。
ーキテクチャを示すブロック線図。
１ グラフィックプロセッサ
１ａ 組合わせ手段
２ ホストプロセッサ
３ メモリの第１部分
４ ビデオメモリ
５ ソフトウエアコンパチブルアプリケーション
６ マルチウインドウ表示装置
７ ＶＧＡハードウエアサブシステム
８ メモリの第２部分
９ ハードウエアコンパチブルアプリケーション
１０ 1 Ｍ ＶＲＡＭ
１１ 512 Ｋ ＤＲＡＭ
１２ TMS34010 ＧＳＰ
１３ ＢＩＯＳ ＥＰＲＯＭ
１４ ＶＧＡインタフェースチップ
１５ ＣＲＴ制御チップ
１６ カラーパレット
２０ ＰＣバスインタフェース
２１ シーケンスコントローラ
２２ アドレスマッパ
２３ データマッパ
２４ 内部レジスタ
２５ 表示制御装置
２６ ＧＳＰ／ＬＡＤバスインタフェース
２７ アクセス仲裁制御装置
２８ メモリ制御装置
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ルイ タンジェール
フランス 06700 サン ローレンドゥ
ヴァール リュー ジャン ジオノー
バット デ ル ピュジェ （番地な
し)
(56)参考文献 特開 昭63−163577（ＪＰ，Ａ)
特開 平３−34080（ＪＰ，Ａ)
特開 平３−123391（ＪＰ，Ａ)
特開 平１−156794（ＪＰ，Ａ)
特開 平３−62273（ＪＰ，Ａ)
特開 昭61−198331（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 3/14 - 3/153
G09G 5/00 - 5/42
Claims (4)
- 【請求項１】 ホストプロセッサからの制御信号に応答
して表示装置の管理をするために、前記ホストプロセッ
サとデータ処理装置の表示装置間に接続されるディスプ
レイアダプタであって、 前記ホストプロセッサに接続されたグラフィックプロセ
ッサ； 少なくとも第１と第２メモリ部分を有するビデオメモ
リ； 前記ホストプロセッサに接続された論理ベース・ハード
ウェア・サブシステム；および前記表示装置に送信する
ため前記ビデオメモリの前記第１および/または第２メ
モリ部分から表示するため、前記第１および第２メモリ
部分に動作的に関連し、グラフィックデータを導出する
ための手段；を備え、 前記グラフィックプロセッサは、前記ホストプロセッサ
上で実行されるソフトウェア・コンパチブル・アプリケ
ーションに応答し、かつ、表示データを前記第１メモリ
部分に与えるため前記第１メモリ部分に接続されてお
り、 前記ビデオメモリの第１メモリ部分は、前記表示装置に
接続されており、 前記論理ベース・ハードウェア・サブシステムは、前記
ホストプロセッサ上で実行されるハードウェア・サブシ
ステム・コンパチブル・アプリケーションに応答し、か
つ、表示データを前記第２メモリ部分に与えるため前記
第２メモリ部分に接続されており、且つ前記グラフィッ
クデータを導出するための手段は、前記第２メモリ部分
から生じるデータが、前記グラフィックプロセッサの制
御の下で、前記表示装置へ与えるための前記第１メモリ
部分において、前記第１メモリ部分に記憶されたデータ
と組合されたメモリデータとしてコンパチブル・フォー
マットで記憶可能であるように、前記第２メモリ部分に
記憶されたデータを前記第１メモリ部分へ転送するため
の手段を有していることを特徴とするディスプレイアダ
プタ。 - 【請求項２】 前記データを転送するための手段は、さ
らに、前記表示装置に与えられる最終画像データを形成
するために、前記ビデオメモリの前記第１メモリ部分に
おいて、前記ビデオメモリの第１メモリ部分および第２
メモリ部分に記憶されたデータを組合せるための手段を
有することを特徴とする請求項１に記載のディスプレイ
アダプタ。 - 【請求項３】 前記データを組合せるための手段は、前
記ビデオメモリの第２メモリ部分から前記ビデオメモリ
の第１メモリ部分へデータをコピーするための手段を有
することを特徴とする請求項２に記載のディスプレイア
ダプタ。 - 【請求項４】 前記データをコピーするための手段は、
前記ビデオメモリの第２メモリ部分から前記ビデオメモ
リの第１メモリ部分へデータをコピーするため、前記グ
ラフィックプロセッサによって実行されるサブルーチン
であることを特徴とする請求項３に記載のディスプレイ
アダプタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP91402072A EP0524362B1 (en) | 1991-07-24 | 1991-07-24 | Display adapter |
| FR91402072:2 | 1991-07-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05274108A JPH05274108A (ja) | 1993-10-22 |
| JP3377806B2 true JP3377806B2 (ja) | 2003-02-17 |
Family
ID=8208599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19836192A Expired - Fee Related JP3377806B2 (ja) | 1991-07-24 | 1992-07-24 | ディスプレイアダプタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5502808A (ja) |
| EP (1) | EP0524362B1 (ja) |
| JP (1) | JP3377806B2 (ja) |
| DE (1) | DE69132209T2 (ja) |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2669448B1 (fr) * | 1990-11-19 | 1993-01-15 | Bull Sa | Architecture de terminal et circuit de gestion. |
| DE69416926D1 (de) * | 1993-08-13 | 1999-04-15 | Sun Microsystems Inc | Verfahren und Einrichtung zum Generieren von Animation mit hoher Geschwindigkeit mittels eines drei Bereiche umfassenden Pufferspeichers und assoziierten Bereichszeigern |
| US6118429A (en) * | 1993-09-30 | 2000-09-12 | Hitachi, Ltd. | Liquid crystal display system capable of reducing and enlarging resolution of input display data |
| US5477242A (en) * | 1994-01-03 | 1995-12-19 | International Business Machines Corporation | Display adapter for virtual VGA support in XGA native mode |
| JP3454285B2 (ja) * | 1994-02-15 | 2003-10-06 | 富士ゼロックス株式会社 | データ処理装置およびデータ処理方法 |
| DE4405329A1 (de) * | 1994-02-21 | 1995-08-24 | Vobis Microcomputer Ag | Verfahren zur Textdarstellung im CGA-Graphikmodus auf einem Bildschirm eines Personalcomputers |
| US5748866A (en) * | 1994-06-30 | 1998-05-05 | International Business Machines Corporation | Virtual display adapters using a digital signal processing to reformat different virtual displays into a common format and display |
| US5640498A (en) * | 1995-06-06 | 1997-06-17 | Microsoft Corporation | Accessbar arbiter |
| US5786825A (en) * | 1995-12-13 | 1998-07-28 | National Semiconductor | Virtual display subsystem in a computer |
| AU766436B2 (en) * | 1995-12-29 | 2003-10-16 | Wyse Technology L.L.C. | Method and apparatus for display windowing application programs on a terminal |
| US7720672B1 (en) | 1995-12-29 | 2010-05-18 | Wyse Technology Inc. | Method and apparatus for display of windowing application programs on a terminal |
| US5918039A (en) * | 1995-12-29 | 1999-06-29 | Wyse Technology, Inc. | Method and apparatus for display of windowing application programs on a terminal |
| DE19655400B4 (de) * | 1995-12-29 | 2011-03-17 | Wyse Technology, Inc., San Jose | Terminal zum Kommunizieren mit einem Server |
| US5854638A (en) * | 1996-02-02 | 1998-12-29 | Opti Inc. | Unified memory architecture with parallel access by host and video controller |
| US6067068A (en) * | 1996-04-16 | 2000-05-23 | Canon Business Machines, Inc. | Scrollable display window |
| US6104658A (en) * | 1996-08-08 | 2000-08-15 | Neomagic Corporation | Distributed DRAM refreshing |
| US6230235B1 (en) | 1996-08-08 | 2001-05-08 | Apache Systems, Inc. | Address lookup DRAM aging |
| US5877780A (en) * | 1996-08-08 | 1999-03-02 | Lu; Hsuehchung Shelton | Semiconductor chip having multiple independent memory sections, at least one of which includes simultaneously accessible arrays |
| KR19980022263A (ko) * | 1996-09-20 | 1998-07-06 | 김광호 | 비디오 메모리를 시스템 메모리로 이용하는 방법 |
| US6104414A (en) * | 1997-03-12 | 2000-08-15 | Cybex Computer Products Corporation | Video distribution hub |
| US6333750B1 (en) | 1997-03-12 | 2001-12-25 | Cybex Computer Products Corporation | Multi-sourced video distribution hub |
| US6049316A (en) * | 1997-06-12 | 2000-04-11 | Neomagic Corp. | PC with multiple video-display refresh-rate configurations using active and default registers |
| US5936641A (en) * | 1997-06-27 | 1999-08-10 | Object Technology Licensing Corp | Graphics hardware acceleration method, computer program, and system |
| US6266753B1 (en) | 1997-07-10 | 2001-07-24 | Cirrus Logic, Inc. | Memory manager for multi-media apparatus and method therefor |
| US6429903B1 (en) | 1997-09-03 | 2002-08-06 | Colorgraphic Communications Corporation | Video adapter for supporting at least one television monitor |
| US6028643A (en) * | 1997-09-03 | 2000-02-22 | Colorgraphic Communications Corporation | Multiple-screen video adapter with television tuner |
| US6240468B1 (en) * | 1998-12-18 | 2001-05-29 | International Business Machines Corporation | Interposed graphics device driver module processing function requests within module in standard mode, and passing function requests to specialized mode device driver in specialized mode |
| EP2345966B1 (en) * | 1999-09-21 | 2017-05-10 | Wyse Technology L.L.C. | Displaying windowing application programs on a terminal |
| JP3504202B2 (ja) * | 1999-12-21 | 2004-03-08 | 株式会社ナナオ | 表示装置 |
| US6624817B1 (en) * | 1999-12-31 | 2003-09-23 | Intel Corporation | Symmetrical accelerated graphics port (AGP) |
| US6760031B1 (en) * | 1999-12-31 | 2004-07-06 | Intel Corporation | Upgrading an integrated graphics subsystem |
| US7106339B1 (en) * | 2003-04-09 | 2006-09-12 | Intel Corporation | System with local unified memory architecture and method |
| US7484247B2 (en) | 2004-08-07 | 2009-01-27 | Allen F Rozman | System and method for protecting a computer system from malicious software |
| US7721118B1 (en) | 2004-09-27 | 2010-05-18 | Nvidia Corporation | Optimizing power and performance for multi-processor graphics processing |
| US7576745B1 (en) | 2004-11-17 | 2009-08-18 | Nvidia Corporation | Connecting graphics adapters |
| US8066515B2 (en) * | 2004-11-17 | 2011-11-29 | Nvidia Corporation | Multiple graphics adapter connection systems |
| US8134568B1 (en) | 2004-12-15 | 2012-03-13 | Nvidia Corporation | Frame buffer region redirection for multiple graphics adapters |
| US8212831B1 (en) | 2004-12-15 | 2012-07-03 | Nvidia Corporation | Broadcast aperture remapping for multiple graphics adapters |
| JP4491408B2 (ja) * | 2005-11-25 | 2010-06-30 | シャープ株式会社 | 携帯情報端末 |
| US7857973B1 (en) | 2007-05-02 | 2010-12-28 | Pickney Robert J | Self cleaning pump vault for a septic tank |
| US8368707B2 (en) * | 2009-05-18 | 2013-02-05 | Apple Inc. | Memory management based on automatic full-screen detection |
| IL231948A0 (en) * | 2014-04-03 | 2014-08-31 | Smadar Aharoni | Memory expansion facility for video card |
| CN111221464B (zh) * | 2019-12-24 | 2023-05-02 | 太原航空仪表有限公司 | 一种航空仪表图形处理模块及方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4752893A (en) * | 1985-11-06 | 1988-06-21 | Texas Instruments Incorporated | Graphics data processing apparatus having image operations with transparent color having a selectable number of bits |
| US5201037A (en) * | 1986-04-28 | 1993-04-06 | Hitachi, Ltd. | Multi-port memory as a frame buffer |
| US4916301A (en) * | 1987-02-12 | 1990-04-10 | International Business Machines Corporation | Graphics function controller for a high performance video display system |
| US5061919A (en) * | 1987-06-29 | 1991-10-29 | Evans & Sutherland Computer Corp. | Computer graphics dynamic control system |
| US4958378A (en) * | 1989-04-26 | 1990-09-18 | Sun Microsystems, Inc. | Method and apparatus for detecting changes in raster data |
| US5220312A (en) * | 1989-09-29 | 1993-06-15 | International Business Machines Corporation | Pixel protection mechanism for mixed graphics/video display adaptors |
| US5119494A (en) * | 1990-07-10 | 1992-06-02 | Athenix Corporation | Application address display window mapper for a sharable ms-dos processor |
| US5280579A (en) * | 1990-09-28 | 1994-01-18 | Texas Instruments Incorporated | Memory mapped interface between host computer and graphics system |
-
1991
- 1991-07-24 EP EP91402072A patent/EP0524362B1/en not_active Expired - Lifetime
- 1991-07-24 DE DE69132209T patent/DE69132209T2/de not_active Expired - Fee Related
-
1992
- 1992-07-24 JP JP19836192A patent/JP3377806B2/ja not_active Expired - Fee Related
-
1994
- 1994-10-07 US US08/320,791 patent/US5502808A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5502808A (en) | 1996-03-26 |
| EP0524362A1 (en) | 1993-01-27 |
| DE69132209D1 (de) | 2000-06-21 |
| DE69132209T2 (de) | 2000-09-28 |
| JPH05274108A (ja) | 1993-10-22 |
| EP0524362B1 (en) | 2000-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3377806B2 (ja) | ディスプレイアダプタ | |
| US4965559A (en) | Multi-channel graphics controller | |
| US5949437A (en) | Dual video output board with a shared memory interface | |
| US5838334A (en) | Memory and graphics controller which performs pointer-based display list video refresh operations | |
| EP0329892B1 (en) | Display system comprising a windowing mechanism | |
| EP0568078A1 (en) | External interface for a high performance graphics adapter allowing for graphics compatibility | |
| JP2002536754A (ja) | 代替型表示コンテンツコントローラ | |
| US6094193A (en) | Display controller | |
| JPH056197B2 (ja) | ||
| JP3468369B2 (ja) | フレーム・バッファに直接的に書込む方法及び装置 | |
| JP2755378B2 (ja) | 拡張グラフィックス・アレイ制御装置 | |
| US5367628A (en) | Multi-window system and display method for controlling execution of an application for a window system and an application for a non-window system | |
| AU770182B2 (en) | Multiple and hybrid graphics display types | |
| US5757381A (en) | Methods for fast scrolling of images | |
| US5504920A (en) | Video driver system for communicating device specific primitive commands to multiple video controller types | |
| EP0223557A2 (en) | Display control in a data processing system | |
| JPH05173745A (ja) | 表示制御方式 | |
| JPH0887267A (ja) | 画像処理装置 | |
| JP2829051B2 (ja) | 文字表示方式 | |
| Miner et al. | A2410 High Resolution Color Graphics Card | |
| JPH05173753A (ja) | 表示制御方式 | |
| Hawley | Independent control of dual video subsystems on the IBM PC and compatibles | |
| JPH05173522A (ja) | 表示制御方式 | |
| JPH05173746A (ja) | 表示制御方式 | |
| JPH05173752A (ja) | 表示制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071206 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |