JPH05167346A - 電圧制御発振器及び電圧制御発振器の調整方法 - Google Patents

電圧制御発振器及び電圧制御発振器の調整方法

Info

Publication number
JPH05167346A
JPH05167346A JP33680491A JP33680491A JPH05167346A JP H05167346 A JPH05167346 A JP H05167346A JP 33680491 A JP33680491 A JP 33680491A JP 33680491 A JP33680491 A JP 33680491A JP H05167346 A JPH05167346 A JP H05167346A
Authority
JP
Japan
Prior art keywords
capacitors
capacitor
adjustment
controlled oscillator
electrode patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP33680491A
Other languages
English (en)
Inventor
Katsuhiko Hayashi
克彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP33680491A priority Critical patent/JPH05167346A/ja
Publication of JPH05167346A publication Critical patent/JPH05167346A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

(57)【要約】 【目的】 本発明は、電圧制御発振器及び電圧制御発振
器の調整方法に関し、トリミングによる調整を行うこと
なく、簡単な容量調整により、特性のバラツキを調整で
きるように、することを目的とする。 【構成】 電圧制御発振器(VCO)を構成する誘導素
子Lと、この誘導素子Lに接続したコンデンサC1 、C
2 を多層基板に内蔵し、これらに接続した複数の電極パ
ターン2−1〜2−3を多層基板の表面に設けておく。
調整時には、VCOの特性測定の結果に応じて、調整用
のコンデンサCK 、CL 、CM 、CN を選定し、電極パ
ターン2−1〜2−3に接続して、容量調整を行うよう
にする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、各種の通信機器等に利
用される電圧制御発振器(以下、単にVCOと呼ぶ)及
び電圧制御発振器の調整方法に関する。
【0002】
【従来の技術】図5は従来のVCOの回路例(クラップ
発振回路使用)である(ただし発振部のみ)。
【0003】図中、Trはトランジスタ、C1 〜C6
コンデンサ、SLはマイクロストリップライン、R1
4 は抵抗、CV は可変容量ダイオード(バラクタダイ
オード)、VT はコントロール端子に印加される制御電
圧、VCCは電源電圧を示す。
【0004】従来、例えば図5に示した回路構成のVC
Oが知られていた。このVCOは、トランジスタTr、
コンデンサC1 〜C6 、抵抗R1 〜R4 、マイクロスト
リップラインSL、可変容量ダイオード等で構成されて
いる。
【0005】この回路のコントロール端子に制御電圧V
T を印加すると、該制御電圧VT の大きさに応じた周波
数で発振し、コンデンサC5 を介して出力信号を出す。
ところで、前記のマイクロストリップラインSLは、共
振器を構成しており、誘導素子として使用している。こ
のマイクロストリップラインSLは、例えば誘電体共振
器で置き換えることもでき、更に他の同様な共振器、あ
るいはコイル等の誘導素子で置き換えることもできる。
【0006】前記のVCOの各部品を基板に実装してモ
ジュール化する際は、例えばマイクロストリップライン
SLは、導体パターンを用いて実装し、他の素子はディ
スクリート部品で実装する。
【0007】そして、このようなVCO(モジュール)
を量産する場合、いわゆる量産バラツキが発生する。こ
の対策として、個別に測定を行い、マイクロストリップ
ラインSLの導体部分をトリミングして特性のバラツキ
を抑えていた。
【0008】また、マイクロストリップラインSLのか
わりに誘電体共振器等を使用する場合も、その外側の導
体部分をトリミングして特性のバラツキを抑えていた。
【0009】
【発明が解決しようとする課題】上記のような従来のも
のにおいては、次のような課題があった。 (1) 特性のバラツキを抑えるために、共振器(マイクロ
ストリップラインによる共振器、あるいは誘電体共振
器)等の導体をトリミングするが、このトリミングは、
前記導体を削ることによる調整のため、削り過ぎは致命
的である。
【0010】(2) また、ロット的に、共振器が削れる特
性にある時は問題ないが、削り過ぎの特性となったロッ
トについては、使用は不可能となり、ロットアウトが生
じていた。
【0011】本発明は、このような従来の課題を解決
し、トリミングによる調整を行うことなく、簡単な容量
調整により、特性のバラツキを調整できるようにするこ
とを目的とする。
【0012】
【課題を解決するための手段】図1は本発明の原理図で
あり、Aは容量不足の場合の調整方法、Bは容量過剰の
場合の調整方法を示す。
【0013】図中、C1 、C2 は多層基板に内蔵したコ
ンデンサ、Lは誘導素子(マイクロストリップラインS
L、誘電体共振器等)、CK 、CL 、CM 、CN は調整
用のコンデンサ(ディスクリート部品)、2−1〜2−
3は多層基板の表面に設けた電極パターン、A、B、
C、D、E、a、dは各部の位置を示す。
【0014】本発明は上記の課題を解決するため、次の
ように構成した。 (1) 少なくとも、電圧制御発振器の発振部を構成する誘
導素子Lと、該誘導素子Lに接続された第1、第2のコ
ンデンサC1 、C2 とを、多層基板に内蔵した電圧制御
発振器(VCO)であって、前記多層基板の表面に、前
記誘導素子L、及びコンデンサC1 、C2 に接続された
複数の電極パターン2−1〜2−3を設けると共に、前
記電極パターン2−1〜2−3に接続され、かつ、内部
のコンデンサC1 、C2 と並列、又は直列に接続され
た、調整用のコンデンサCK 、CL 、CM 、CN を設け
た。
【0015】(2) 上記構成(1)において、多層基板の表
面に設けた電極パターンは、それぞれ独立した第1〜第
3の電極パターン2−1〜2−3で構成し、その第1の
電極パターン2−1の一端Aは、内蔵した第1のコンデ
ンサC1 の一方のコンデンサ電極パターンと接続し、第
2の電極パターン2−2の一端Bは、上記誘導素子Lを
構成するパターン4の一端Cと接続し、第2の電極パタ
ーン2−2の他端Dは、内蔵した第2のコンデンサC2
の一方のコンデンサ電極パターン3−2と接続し、第3
の電極パターン2−3の一端Eは、前記第2のコンデン
サC2 の他方のコンデンサ電極パターン6−2に接続し
た。
【0016】(3) 上記構成(2) において、多層基板の表
面に設けた第1〜第3の電極パターン2−1〜2−3
に、それぞれ、コンデンサの容量調整時に切断可能な切
断部a−A間、B−D間等を設けた。
【0017】(4) 上記構成(2) において、第1、第2の
電極パターン2−1、2−2の間A−B間、及び第2、
第3の電極パターン2−2、2−3の間D−E間に、そ
れぞれ調整用のコンデンサCK 、CL を接続して、内蔵
した上記第1、第2のコンデンサC1 、C2 と、それぞ
れ並列接続した。
【0018】(5) 上記構成(3) において、電極パターン
2−1〜2−3に設けた切断部a−A間、B−D間の切
断された両端部間に、調整用のコンデンサCM 、CN
接続して、内蔵した第1、第2のコンデンサC1 、C2
とそれぞれ直列接続した。
【0019】(6) 少なくとも、電圧制御発振器の発振部
を構成する誘導素子Lと、誘導素子Lに接続されたコン
デンサC1 、C2 とを、各層基板に内蔵した電圧制御発
振器(VCO)の調整方法であって、多層基板の表面
に、前記誘導素子L、及びコンデンサC1 、C2 に接続
された複数の電極パターン12−1〜12−3を設けて
おき、電圧制御発振器の特性測定の結果に応じて、調整
用のコンデンサCK 、C L 、CM 、CN を選定し、該調
整用のコンデンサを、電極パターン2−1〜2−3に接
続することにより、多層基板に内蔵されたコンデンサC
1 、C2 の容量を調整するようにした。
【0020】(7) 前記構成(6) において、特性測定の結
果、容量不足であった場合には、各電極パターン2−1
〜2−3の間(A−B間、D−E間)に、調整用のコン
デンサCK 、CL を接続して、多層基板に内蔵されたコ
ンデンサC1 、C2 と並列接続することにより、容量を
増加させるようにした。
【0021】(8) 前記構成(6)において、特性測定の結
果、容量過剰であった場合には、前記電極パターン2−
1、2−2の一部(a−A間、b−D間)を切断し、切
断した部分に、調整用のコンデンサCM 、CN を接続し
て、多層基板に内蔵したコンデンサC1 、C2 と直列接
続することにより、容量を減少させるようにした。
【0022】
【作用】上記構成に基づく本発明の作用を、図1を参照
しながら説明する。VCOの特性測定の結果、容量不足
であれば、図1のAのように、電極パターン2−1のA
と2−2のBとの間に、調整用のコンデンサCK を接続
すると共に、電極パターン2−2のDと、2−3のEと
の間に調整用のコンデンサCL を接続する。
【0023】このようにすると、多層基板に内蔵された
コンデンサC1 、C2 に対し、それぞれ調整用のコンデ
ンサCK 、CL が並列接続され、合成容量が増加する。
従って、適切な容量の調整用コンデンサCK 、CL を予
め選定しておけば、容量の調整を行うことができる。
【0024】また、容量不足の場合には、図1のBに示
したように、電極パターン2−1のa−A間と、2−2
のd−D間を切断し、該切断部分に調整用のコンデンサ
M 、CN を接続する。
【0025】このようにすると、多層基板に内蔵された
コンデンサC1 、C2 と調整用のコンデンサCM 、CN
が直列に接続され、合成容量が減少する。従って、この
場合にも、適切な容量の調整用コンデンサCM 、CN
予め選定しておけば、容量の調整を行うことができる。
【0026】このように、VCOの発振周波数調整や出
力調整に、非常に敏感なコンデンサC1 、C2 の容量
を、外付けのコンデンサ(調整用のコンデンサ)によっ
て調整できるから、調整が極めて簡単で、調整の失敗
(従来のようなトリミングによる削り過ぎ)も防げる。
【0027】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図2〜図4は、本発明の実施例を示した図であ
り、図2はVCOの分解斜視図(発振部のみ図示)、図
3はVCOの調整方法説明図(容量不足の例)であり、
図3のAは調整後の回路図、図3のBは調整後の多層基
板の表面を示した図である。
【0028】また、図4はVCOの調整方法説明図(容
量過剰の例)であり、図4のAは調整後の回路図、図4
のBは、調整後の多層基板の表面を示した図である。図
中、図1、図5と同符号は同一のものを示す。また、1
−1〜1−4は多層基板の第1層〜第4層(誘電体
層)、2−1、2−2、2−3は電極パターン、3−
1、3−2、6−1、6−2はコンデンサ電極パター
ン、4は共振導体パターン、5はスルーホール電極、7
はGNDパターンを示す。
【0029】本実施例で適用するVCOの回路構成は、
図5と同じである。この回路において、コンデンサ
1 、C2 は、VCOの発振周波調整及び出力調整に非
常に敏感である。
【0030】そこで本実施例では、前記のコンデンサC
1 、C2を利用して、量産時の特性バラツキを抑えるも
のであり、以下具体的に説明する。図2は、調整前のV
COの分解斜視図であり、この図では、特性の調整に必
要な一部の部品のみを図示してある。
【0031】図示のように、多層基板を、第1層1−1
〜第4層1−4から成る4層構成とし、その第1層(表
面層)1−1上には、3つの独立した電極パターン(導
体パターン)2−1、2−2、2−3を設ける。
【0032】第2層1−2上には、コンデンサ電極パタ
ーン3−1、3−2と、ストリップライン共振器を構成
する共振導体パターン4と、スルーホール電極5とを設
ける。
【0033】第3層1−3上には、コンデンサ電極パタ
ーン6−1、6−2とスルーホール電極5とを設ける。
第4層1−4上には、GNDパターン7を設ける。
【0034】そして、電極パターン2−1とコンデンサ
電極パターン3−1との間、電極パターン2−2と共振
導体パターン4との間、電極パターン2−2とコンデン
サ電極パターン3−2との間をそれぞれブラインドスル
ーホール(内部が導体で満たされたスルーホール)によ
って接続する(図の点線部分を接続する)。
【0035】また、電極パターン2−3とコンデンサ電
極パターン62との間、共振導体4とGNDパターン7
との間を、スルーホール電極5を介してそれぞれブライ
ンドスルーホールによって接続する(図の点線部分を接
続する)。
【0036】前記の構成において、コンデンサ電極パタ
ーン3−1と6−1間でコンデンサC1 が構成され、コ
ンデンサ電極パターン3−2と6−2間でコンデンサC
2 が構成されている。
【0037】このようにして、図5の回路の内、コンデ
ンサC1 、C2 とマイクロストリップラインSLが多層
基板に内蔵される。発振周波数や出力調整を行う場合に
は、表面層である第1層1−1上の電極パターン2−1
〜2−3を利用して調整する。 なお、上記のパターン
2−1〜2−3、コンデンサ電極パターン3−1、3−
2、6−1、6−2、共振導体パターン4、GNDパタ
ーン7等は、例えば導体ペーストを印刷して形成(厚膜
パターンを形成)する。
【0038】前記構成のVCO(調整前)に対し、特性
のバラツキを抑えるために調整を行う。この場合、図2
に示したVCOのマイクロストリップラインSLに接続
されたコンデンサC1 、C2 は、VCOの発振周波数調
整及び出力調整に非常に敏感であるため、VCOの特性
を測定して、前記コンデンサC1 、C2 に対し、次のよ
うな調整を行う。
【0039】 (1) 容量不足の場合の調整例・・・図3参照 VCOの特性を測定した結果、多層基板に内蔵したコン
デンサC1 、C2 が容量不足であった場合には、容量の
増加を行う。
【0040】この容量の増加を行う場合は、多層基板に
内蔵されたコンデンサC1 、C2 に対し、それぞれチッ
プコンデンサCK 、CL を並列接続して、コンデンサC
1 、CK 、C2 、CL の合成容量を増加する。
【0041】即ち、多層基板の表面に設けた電極パター
ン2−1のAの部分と、電極パターン2−2のBの部分
の間にコンデンサCK (調整用のコンデンサ)を接続す
ると共に、電極パターン22−2のDの部分と、電極パ
ターン2−3のEの部分の間に、コンデンサCL (調整
用のコンデンサ)を接続する。
【0042】前記コンデンサCK 、CL は、チップコン
デンサ(ディスクリート部品)で構成し、各電極パター
ンと図のように接続する。コンデンサCK 、CL を決め
る際は、実装前に特性を計測し(図2の構成で計測)、
そのズレ分から計算(またはデータベースを利用して)
して、その容量値を決定した後、所定の容量を持つチッ
プコンデンサを選択する。
【0043】当然のことながら、前記の調整方法がとれ
るように、回路設計しておく方が有利である。また、通
常の場合、多層基板のように、厚膜パターンが内蔵され
る基板では、素子定数はロット間でバラツキやすいが、
ロット内でのバラツキは小さい。
【0044】このため、予め、ロット間バラツキをつか
んでいれば、前記のコンデンサCK 、CL を、ある程度
決めることができるので、部品実装時に、コンデンサC
K 、CL も実装できる。
【0045】 (2) 容量過剰の場合の調整・・・図4参照 VCOの特性を測定した結果、容量過剰であった場合に
は、容量を少なくする必要がある。この場合の容量調整
は、内蔵したコンデンサC1 に対し、チップコンデンサ
M (調整用のコンデンサ)を直列接続すると共に、内
蔵したコンデンサC2 に対し、チップコンデンサC
N (調整用のコンデンサ)を直列接続して合成容量を減
少させる。
【0046】即ち、多層基板の表面に設けた電極パター
ン2−1のaの部分とAの部分の間、及び電極パターン
2−2のdの部分とDの部分の間の導体パターンを切断
し、切断した部分にコンデンサCM 、CN を接続する。
【0047】このようにすると、コンデンサC1 とCM
が直列接続され、コンデンサC2 とCN が直列接続され
て、全合成容量が減少する。なお、コンデンサCM 、C
N の決定方法は、図3に示した容量不足の場合と同じで
ある。また、コンデンサCM 、CN としてはチップコン
デンサを用いる。
【0048】(他の実施例)以上実施例について説明し
たが、本発明は次のようにしても実施可能である。 (1) 調整用のコンデンサCK 、CL 、CM 、CN は、容
量の過不足があった場合に接続するものなので、常に2
つのコンデンサを対にして使用する必要はない(1つの
場合もある)。
【0049】また、場合によってはC1 、C2 のいずれ
かが容量不足で残りが容量過剰の場合でも本調整法は適
用可能であり前記の2つの方法を組み合わせて行えばよ
い。 (2) 誘導素子Lとしては、ストリップライン、誘電体共
振器、コイル等が使用可能である。
【0050】(3) VCOの回路は、実施例の回路(図5
と同じ)に限らず、他の回路にも適用可能である。 (4) 誘導素子L、及びコンデンサC1 、C2 以外のVC
Oを構成する部品は、ディスクリート部品として実装し
てもよく、また厚膜パターンを利用して、多層基板に内
蔵してもよい。
【0051】(5) 量産時に特定ロットでC1 、C2 の容
量過剰が予測されるような場合は部品実装される表面の
パターンは予めa−A又はd−Dが接断されたパターン
を印刷形成した方がよい。
【0052】
【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 (1) 従来のようなトリミングによる調整は不要であるか
ら、削り過ぎによる不良品の発生はなくなる。
【0053】(2) 選択的に調整用のコンデンサをマウン
トするだけで調整ができるので、製造工程が簡単にな
る。 (3) 従来のようなトリミングによる調整では、作業者に
よるバラツキが大きいが、本発明では、このようなバラ
ツキは除去できる。
【図面の簡単な説明】
【図1】本発明の原理図であり、Aは容量不足の場合の
調整方法、Bは容量過剰の場合の調整方法を示す。
【図2】本発明の実施例におけるVCOの分解斜視図で
ある。
【図3】VCOの調整方法説明図(容量不足の例)であ
り、Aは調整後の回路図、Bは調整後の多層基板の表面
を示した図である。
【図4】VCOの調整方法説明図(容量過剰の例)であ
り、Aは調整後の回路図、Bは調整後の多層基板の表面
を示した図である。
【図5】VCOの回路例(クラップ発振回路使用)であ
る。
【符号の説明】
1 、C2 コンデンサ(多層基板に内蔵) CK 、CL 、CM 、CN 調整用のコンデンサ L 誘導素子 2−1、2−2、2−3 電極パターン

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも、電圧制御発振器の発振部を
    構成する誘導素子(L)と、 該誘導素子(L)に接続された第1、第2のコンデンサ
    (C1 、C2 )とを、多層基板に内蔵した電圧制御発振
    器(VCO)であって、 前記多層基板の表面に、前記誘導素子(L)、及びコン
    デンサ(C1 、C2 )に接続された複数の電極パターン
    (2−1〜2−3)を設けるとともに、 前記電極パターン(2−1〜2−3)に接続され、か
    つ、内部のコンデンサ(C1 、C2 )と並列、又は直列
    に接続された、調整用のコンデンサ(CK 、CL
    M 、CN )を設けたことを特徴とする電圧制御発振
    器。
  2. 【請求項2】 上記多層基板の表面に設けた電極パター
    ンは、それぞれ独立した第1〜第3の電極パターン(2
    −1〜2−3)で構成し、 その第1の電極パターン(2−1)の一端(A)は、内
    蔵した第1のコンデンサ(C1 )の一方のコンデンサ電
    極パターン(3−1)と接続し、 第2の電極パターン(2−2)の一端(B)は、上記誘
    導素子(L)を構成するパターン(4)の一端(C)と
    接続し、 第2の電極パターン(2−2)の他端(D)は、内蔵し
    た第2のコンデンサ(C2 )の一方のコンデンサ電極パ
    ターン(3−2)と接続し、 第3の電極パターン(2−3)の一端(E)は、前記第
    2のコンデンサ(C2 )の他方のコンデンサ電極パター
    ン(6−2)に接続したことを特徴とする請求項1記載
    の電圧制御発振器。
  3. 【請求項3】 上記多層基板の表面に設けた第1〜第3
    の電極パターン(2−1〜2−3)に、それぞれ、コン
    デンサの容量調整時に切断可能な切断部(a−A間、B
    −D間等)を設けたことを特徴とする請求項2記載の電
    圧制御発振器。
  4. 【請求項4】 上記第1、第2の電極パターン(2−
    1、2−2)の間(A−B間)、及び第2、第3の電極
    パターン(2−2、2−3)の間(D−E間)に、それ
    ぞれ調整用のコンデンサ(CK 、CL )を接続して、 内蔵した上記第1、第2のコンデンサ(C1 、C2
    と、それぞれ並列接続したことを特徴とする請求項2記
    載の電圧制御発振器。
  5. 【請求項5】 上記電極パターン(2−1〜2−3)に
    設けた切断部(a−A間、B−D間)の切断された両端
    部間に、 調整用のコンデンサ(CM 、CN )を接続して、 内蔵した第1、第2のコンデンサ(C1 、C2 )とそれ
    ぞれ直列接続したことを特徴とする請求項3記載の電圧
    制御発振器。
  6. 【請求項6】 少なくとも、電圧制御発振器の発振部を
    構成する誘導素子(L)と、該誘導素子(L)に接続さ
    れたコンデンサ(C1 、C2 )とを、各層基板に内蔵し
    た電圧制御発振器(VCO)の調整方法であって、 多層基板の表面に、前記誘導素子(L)、及びコンデン
    サ(C1 、C2 )に接続された複数の電極パターン(2
    −1〜2−3)を設けておき、 電圧制御発振器(VCO)の特性測定の結果に応じて、
    調整用のコンデンサ(CK 、CL 、CM 、CN )を選定
    し、 該調整用のコンデンサを、電極パターン(2−1〜2−
    3)に接続することにより、 多層基板に内蔵されたコンデンサ(C1 、C2 )の容量
    を調整することを特徴とした電圧制御発振器の調整方
    法。
  7. 【請求項7】 前記特性測定の結果、容量不足であった
    場合には、 各電極パターン(2−1〜2−3)の間(A−B間、D
    −E間)に、調整用のコンデンサ(CK 、CL )を接続
    して、 多層基板に内蔵されたコンデンサ(C1 、C2 )と並列
    接続することにより、容量を増加させることを特徴とし
    た請求項6記載の電圧制御発振器の調整方法。
  8. 【請求項8】 前記特性測定の結果、容量過剰であった
    場合には、 前記電極パターン(2−1、2−2)の一部(a−A
    間、b−D間)を切断し、 切断した部分に、調整用のコンデンサ(CM 、CN )を
    接続して、 多層基板に内蔵したコンデンサ(C1 、C2 )と直列接
    続することにより、容量を減少させることを特徴とした
    請求項6記載の電圧制御発振器の調整方法。
JP33680491A 1991-12-19 1991-12-19 電圧制御発振器及び電圧制御発振器の調整方法 Withdrawn JPH05167346A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33680491A JPH05167346A (ja) 1991-12-19 1991-12-19 電圧制御発振器及び電圧制御発振器の調整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33680491A JPH05167346A (ja) 1991-12-19 1991-12-19 電圧制御発振器及び電圧制御発振器の調整方法

Publications (1)

Publication Number Publication Date
JPH05167346A true JPH05167346A (ja) 1993-07-02

Family

ID=18302842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33680491A Withdrawn JPH05167346A (ja) 1991-12-19 1991-12-19 電圧制御発振器及び電圧制御発振器の調整方法

Country Status (1)

Country Link
JP (1) JPH05167346A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6842083B2 (en) 2000-04-10 2005-01-11 Infineon Technologies Ag Component having an integrated radiofrequency circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6842083B2 (en) 2000-04-10 2005-01-11 Infineon Technologies Ag Component having an integrated radiofrequency circuit

Similar Documents

Publication Publication Date Title
JPH1051234A (ja) 電圧制御発振器およびその調整方法
JPH0536532A (ja) 高周波用コイル
JPH05167346A (ja) 電圧制御発振器及び電圧制御発振器の調整方法
JPH03201805A (ja) 電圧制御発振器
JP3402369B2 (ja) 発振器モジュール
US6677827B2 (en) Temperature compensated crystal oscillator and method for adjusting output frequency thereof
EP0856191B1 (en) Trimmable multi-terminal capacitor for a voltage controlled oscillator
JPH08340214A (ja) 水晶発振回路
JPH0332242B2 (ja)
JPH05283933A (ja) 発振器モジュール及びその調整方法
JPH08186444A (ja) 電圧制御発振器
US7170354B2 (en) Oscillator circuit with laser-trimmable load impedance
JPH05145364A (ja) 高周波フイルタ及び高周波フイルタの無調整化方法
EP0938185B1 (en) Voltage-controlled oscillator and method for adjusting frequency shift amount thereof
JP4796722B2 (ja) 圧電発振器用基板
JPH1022734A (ja) 水晶発振器
JPH04361407A (ja) 電圧制御発振器
JPH0537278A (ja) 高周波モジユールにおける内蔵共振器の調整方法
JPH03258004A (ja) Lc複合回路におけるインピーダンス調整方法
JPH09153737A (ja) 発振器とその周波数調整方法
JPH1168424A (ja) 積層型電子部品とその周波数特性の調整方法
JP2004235706A (ja) 電圧制御型共振器及び電圧制御型発振器のトリミング方法
JPH06310369A (ja) トリミングコンデンサ
JP2000013142A (ja) 電圧制御圧電発振器
JPH04213204A (ja) 共振回路及び共振周波数調整方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990311