JPH05167346A - 電圧制御発振器及び電圧制御発振器の調整方法 - Google Patents
電圧制御発振器及び電圧制御発振器の調整方法Info
- Publication number
- JPH05167346A JPH05167346A JP33680491A JP33680491A JPH05167346A JP H05167346 A JPH05167346 A JP H05167346A JP 33680491 A JP33680491 A JP 33680491A JP 33680491 A JP33680491 A JP 33680491A JP H05167346 A JPH05167346 A JP H05167346A
- Authority
- JP
- Japan
- Prior art keywords
- capacitors
- capacitor
- adjustment
- controlled oscillator
- electrode patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【目的】 本発明は、電圧制御発振器及び電圧制御発振
器の調整方法に関し、トリミングによる調整を行うこと
なく、簡単な容量調整により、特性のバラツキを調整で
きるように、することを目的とする。 【構成】 電圧制御発振器（ＶＣＯ）を構成する誘導素
子Ｌと、この誘導素子Ｌに接続したコンデンサＣ1 、Ｃ
2 を多層基板に内蔵し、これらに接続した複数の電極パ
ターン２−１〜２−３を多層基板の表面に設けておく。
調整時には、ＶＣＯの特性測定の結果に応じて、調整用
のコンデンサＣK 、ＣL 、ＣM 、ＣN を選定し、電極パ
ターン２−１〜２−３に接続して、容量調整を行うよう
にする。
器の調整方法に関し、トリミングによる調整を行うこと
なく、簡単な容量調整により、特性のバラツキを調整で
きるように、することを目的とする。 【構成】 電圧制御発振器（ＶＣＯ）を構成する誘導素
子Ｌと、この誘導素子Ｌに接続したコンデンサＣ1 、Ｃ
2 を多層基板に内蔵し、これらに接続した複数の電極パ
ターン２−１〜２−３を多層基板の表面に設けておく。
調整時には、ＶＣＯの特性測定の結果に応じて、調整用
のコンデンサＣK 、ＣL 、ＣM 、ＣN を選定し、電極パ
ターン２−１〜２−３に接続して、容量調整を行うよう
にする。
Description
【０００１】
【産業上の利用分野】本発明は、各種の通信機器等に利
用される電圧制御発振器（以下、単にＶＣＯと呼ぶ）及
び電圧制御発振器の調整方法に関する。
用される電圧制御発振器（以下、単にＶＣＯと呼ぶ）及
び電圧制御発振器の調整方法に関する。
【０００２】
【従来の技術】図５は従来のＶＣＯの回路例（クラップ
発振回路使用）である（ただし発振部のみ）。
発振回路使用）である（ただし発振部のみ）。
【０００３】図中、Ｔｒはトランジスタ、Ｃ1 〜Ｃ6 は
コンデンサ、ＳＬはマイクロストリップライン、Ｒ1 〜
Ｒ4 は抵抗、ＣV は可変容量ダイオード（バラクタダイ
オード）、ＶT はコントロール端子に印加される制御電
圧、ＶCCは電源電圧を示す。
コンデンサ、ＳＬはマイクロストリップライン、Ｒ1 〜
Ｒ4 は抵抗、ＣV は可変容量ダイオード（バラクタダイ
オード）、ＶT はコントロール端子に印加される制御電
圧、ＶCCは電源電圧を示す。
【０００４】従来、例えば図５に示した回路構成のＶＣ
Ｏが知られていた。このＶＣＯは、トランジスタＴｒ、
コンデンサＣ1 〜Ｃ6 、抵抗Ｒ1 〜Ｒ4 、マイクロスト
リップラインＳＬ、可変容量ダイオード等で構成されて
いる。
Ｏが知られていた。このＶＣＯは、トランジスタＴｒ、
コンデンサＣ1 〜Ｃ6 、抵抗Ｒ1 〜Ｒ4 、マイクロスト
リップラインＳＬ、可変容量ダイオード等で構成されて
いる。
【０００５】この回路のコントロール端子に制御電圧Ｖ
T を印加すると、該制御電圧ＶT の大きさに応じた周波
数で発振し、コンデンサＣ5 を介して出力信号を出す。
ところで、前記のマイクロストリップラインＳＬは、共
振器を構成しており、誘導素子として使用している。こ
のマイクロストリップラインＳＬは、例えば誘電体共振
器で置き換えることもでき、更に他の同様な共振器、あ
るいはコイル等の誘導素子で置き換えることもできる。
T を印加すると、該制御電圧ＶT の大きさに応じた周波
数で発振し、コンデンサＣ5 を介して出力信号を出す。
ところで、前記のマイクロストリップラインＳＬは、共
振器を構成しており、誘導素子として使用している。こ
のマイクロストリップラインＳＬは、例えば誘電体共振
器で置き換えることもでき、更に他の同様な共振器、あ
るいはコイル等の誘導素子で置き換えることもできる。
【０００６】前記のＶＣＯの各部品を基板に実装してモ
ジュール化する際は、例えばマイクロストリップライン
ＳＬは、導体パターンを用いて実装し、他の素子はディ
スクリート部品で実装する。
ジュール化する際は、例えばマイクロストリップライン
ＳＬは、導体パターンを用いて実装し、他の素子はディ
スクリート部品で実装する。
【０００７】そして、このようなＶＣＯ（モジュール）
を量産する場合、いわゆる量産バラツキが発生する。こ
の対策として、個別に測定を行い、マイクロストリップ
ラインＳＬの導体部分をトリミングして特性のバラツキ
を抑えていた。
を量産する場合、いわゆる量産バラツキが発生する。こ
の対策として、個別に測定を行い、マイクロストリップ
ラインＳＬの導体部分をトリミングして特性のバラツキ
を抑えていた。
【０００８】また、マイクロストリップラインＳＬのか
わりに誘電体共振器等を使用する場合も、その外側の導
体部分をトリミングして特性のバラツキを抑えていた。
わりに誘電体共振器等を使用する場合も、その外側の導
体部分をトリミングして特性のバラツキを抑えていた。
【０００９】
【発明が解決しようとする課題】上記のような従来のも
のにおいては、次のような課題があった。 (1) 特性のバラツキを抑えるために、共振器（マイクロ
ストリップラインによる共振器、あるいは誘電体共振
器）等の導体をトリミングするが、このトリミングは、
前記導体を削ることによる調整のため、削り過ぎは致命
的である。
のにおいては、次のような課題があった。 (1) 特性のバラツキを抑えるために、共振器（マイクロ
ストリップラインによる共振器、あるいは誘電体共振
器）等の導体をトリミングするが、このトリミングは、
前記導体を削ることによる調整のため、削り過ぎは致命
的である。
【００１０】(2) また、ロット的に、共振器が削れる特
性にある時は問題ないが、削り過ぎの特性となったロッ
トについては、使用は不可能となり、ロットアウトが生
じていた。
性にある時は問題ないが、削り過ぎの特性となったロッ
トについては、使用は不可能となり、ロットアウトが生
じていた。
【００１１】本発明は、このような従来の課題を解決
し、トリミングによる調整を行うことなく、簡単な容量
調整により、特性のバラツキを調整できるようにするこ
とを目的とする。
し、トリミングによる調整を行うことなく、簡単な容量
調整により、特性のバラツキを調整できるようにするこ
とを目的とする。
【００１２】
【課題を解決するための手段】図１は本発明の原理図で
あり、Ａは容量不足の場合の調整方法、Ｂは容量過剰の
場合の調整方法を示す。
あり、Ａは容量不足の場合の調整方法、Ｂは容量過剰の
場合の調整方法を示す。
【００１３】図中、Ｃ1 、Ｃ2 は多層基板に内蔵したコ
ンデンサ、Ｌは誘導素子（マイクロストリップラインＳ
Ｌ、誘電体共振器等）、ＣK 、ＣL 、ＣM 、ＣN は調整
用のコンデンサ（ディスクリート部品）、２−１〜２−
３は多層基板の表面に設けた電極パターン、Ａ、Ｂ、
Ｃ、Ｄ、Ｅ、ａ、ｄは各部の位置を示す。
ンデンサ、Ｌは誘導素子（マイクロストリップラインＳ
Ｌ、誘電体共振器等）、ＣK 、ＣL 、ＣM 、ＣN は調整
用のコンデンサ（ディスクリート部品）、２−１〜２−
３は多層基板の表面に設けた電極パターン、Ａ、Ｂ、
Ｃ、Ｄ、Ｅ、ａ、ｄは各部の位置を示す。
【００１４】本発明は上記の課題を解決するため、次の
ように構成した。 (1) 少なくとも、電圧制御発振器の発振部を構成する誘
導素子Ｌと、該誘導素子Ｌに接続された第１、第２のコ
ンデンサＣ1 、Ｃ2 とを、多層基板に内蔵した電圧制御
発振器（ＶＣＯ）であって、前記多層基板の表面に、前
記誘導素子Ｌ、及びコンデンサＣ1 、Ｃ2 に接続された
複数の電極パターン２−１〜２−３を設けると共に、前
記電極パターン２−１〜２−３に接続され、かつ、内部
のコンデンサＣ1 、Ｃ2 と並列、又は直列に接続され
た、調整用のコンデンサＣK 、ＣL 、ＣM 、ＣN を設け
た。
ように構成した。 (1) 少なくとも、電圧制御発振器の発振部を構成する誘
導素子Ｌと、該誘導素子Ｌに接続された第１、第２のコ
ンデンサＣ1 、Ｃ2 とを、多層基板に内蔵した電圧制御
発振器（ＶＣＯ）であって、前記多層基板の表面に、前
記誘導素子Ｌ、及びコンデンサＣ1 、Ｃ2 に接続された
複数の電極パターン２−１〜２−３を設けると共に、前
記電極パターン２−１〜２−３に接続され、かつ、内部
のコンデンサＣ1 、Ｃ2 と並列、又は直列に接続され
た、調整用のコンデンサＣK 、ＣL 、ＣM 、ＣN を設け
た。
【００１５】(2) 上記構成（1)において、多層基板の表
面に設けた電極パターンは、それぞれ独立した第１〜第
３の電極パターン２−１〜２−３で構成し、その第１の
電極パターン２−１の一端Ａは、内蔵した第１のコンデ
ンサＣ1 の一方のコンデンサ電極パターンと接続し、第
２の電極パターン２−２の一端Ｂは、上記誘導素子Ｌを
構成するパターン４の一端Ｃと接続し、第２の電極パタ
ーン２−２の他端Ｄは、内蔵した第２のコンデンサＣ2
の一方のコンデンサ電極パターン３−２と接続し、第３
の電極パターン２−３の一端Ｅは、前記第２のコンデン
サＣ2 の他方のコンデンサ電極パターン６−２に接続し
た。
面に設けた電極パターンは、それぞれ独立した第１〜第
３の電極パターン２−１〜２−３で構成し、その第１の
電極パターン２−１の一端Ａは、内蔵した第１のコンデ
ンサＣ1 の一方のコンデンサ電極パターンと接続し、第
２の電極パターン２−２の一端Ｂは、上記誘導素子Ｌを
構成するパターン４の一端Ｃと接続し、第２の電極パタ
ーン２−２の他端Ｄは、内蔵した第２のコンデンサＣ2
の一方のコンデンサ電極パターン３−２と接続し、第３
の電極パターン２−３の一端Ｅは、前記第２のコンデン
サＣ2 の他方のコンデンサ電極パターン６−２に接続し
た。
【００１６】(3) 上記構成(2) において、多層基板の表
面に設けた第１〜第３の電極パターン２−１〜２−３
に、それぞれ、コンデンサの容量調整時に切断可能な切
断部ａ−Ａ間、Ｂ−Ｄ間等を設けた。
面に設けた第１〜第３の電極パターン２−１〜２−３
に、それぞれ、コンデンサの容量調整時に切断可能な切
断部ａ−Ａ間、Ｂ−Ｄ間等を設けた。
【００１７】(4) 上記構成(2) において、第１、第２の
電極パターン２−１、２−２の間Ａ−Ｂ間、及び第２、
第３の電極パターン２−２、２−３の間Ｄ−Ｅ間に、そ
れぞれ調整用のコンデンサＣK 、ＣL を接続して、内蔵
した上記第１、第２のコンデンサＣ1 、Ｃ2 と、それぞ
れ並列接続した。
電極パターン２−１、２−２の間Ａ−Ｂ間、及び第２、
第３の電極パターン２−２、２−３の間Ｄ−Ｅ間に、そ
れぞれ調整用のコンデンサＣK 、ＣL を接続して、内蔵
した上記第１、第２のコンデンサＣ1 、Ｃ2 と、それぞ
れ並列接続した。
【００１８】(5) 上記構成(3) において、電極パターン
２−１〜２−３に設けた切断部ａ−Ａ間、Ｂ−Ｄ間の切
断された両端部間に、調整用のコンデンサＣM 、ＣN を
接続して、内蔵した第１、第２のコンデンサＣ1 、Ｃ2
とそれぞれ直列接続した。
２−１〜２−３に設けた切断部ａ−Ａ間、Ｂ−Ｄ間の切
断された両端部間に、調整用のコンデンサＣM 、ＣN を
接続して、内蔵した第１、第２のコンデンサＣ1 、Ｃ2
とそれぞれ直列接続した。
【００１９】(6) 少なくとも、電圧制御発振器の発振部
を構成する誘導素子Ｌと、誘導素子Ｌに接続されたコン
デンサＣ1 、Ｃ2 とを、各層基板に内蔵した電圧制御発
振器（ＶＣＯ）の調整方法であって、多層基板の表面
に、前記誘導素子Ｌ、及びコンデンサＣ1 、Ｃ2 に接続
された複数の電極パターン１２−１〜１２−３を設けて
おき、電圧制御発振器の特性測定の結果に応じて、調整
用のコンデンサＣK 、Ｃ L 、ＣM 、ＣN を選定し、該調
整用のコンデンサを、電極パターン２−１〜２−３に接
続することにより、多層基板に内蔵されたコンデンサＣ
1 、Ｃ2 の容量を調整するようにした。
を構成する誘導素子Ｌと、誘導素子Ｌに接続されたコン
デンサＣ1 、Ｃ2 とを、各層基板に内蔵した電圧制御発
振器（ＶＣＯ）の調整方法であって、多層基板の表面
に、前記誘導素子Ｌ、及びコンデンサＣ1 、Ｃ2 に接続
された複数の電極パターン１２−１〜１２−３を設けて
おき、電圧制御発振器の特性測定の結果に応じて、調整
用のコンデンサＣK 、Ｃ L 、ＣM 、ＣN を選定し、該調
整用のコンデンサを、電極パターン２−１〜２−３に接
続することにより、多層基板に内蔵されたコンデンサＣ
1 、Ｃ2 の容量を調整するようにした。
【００２０】(7) 前記構成(6) において、特性測定の結
果、容量不足であった場合には、各電極パターン２−１
〜２−３の間（Ａ−Ｂ間、Ｄ−Ｅ間）に、調整用のコン
デンサＣK 、ＣL を接続して、多層基板に内蔵されたコ
ンデンサＣ1 、Ｃ2 と並列接続することにより、容量を
増加させるようにした。
果、容量不足であった場合には、各電極パターン２−１
〜２−３の間（Ａ−Ｂ間、Ｄ−Ｅ間）に、調整用のコン
デンサＣK 、ＣL を接続して、多層基板に内蔵されたコ
ンデンサＣ1 、Ｃ2 と並列接続することにより、容量を
増加させるようにした。
【００２１】(8) 前記構成（6)において、特性測定の結
果、容量過剰であった場合には、前記電極パターン２−
１、２−２の一部（ａ−Ａ間、ｂ−Ｄ間）を切断し、切
断した部分に、調整用のコンデンサＣM 、ＣN を接続し
て、多層基板に内蔵したコンデンサＣ1 、Ｃ2 と直列接
続することにより、容量を減少させるようにした。
果、容量過剰であった場合には、前記電極パターン２−
１、２−２の一部（ａ−Ａ間、ｂ−Ｄ間）を切断し、切
断した部分に、調整用のコンデンサＣM 、ＣN を接続し
て、多層基板に内蔵したコンデンサＣ1 、Ｃ2 と直列接
続することにより、容量を減少させるようにした。
【００２２】
【作用】上記構成に基づく本発明の作用を、図１を参照
しながら説明する。ＶＣＯの特性測定の結果、容量不足
であれば、図１のＡのように、電極パターン２−１のＡ
と２−２のＢとの間に、調整用のコンデンサＣK を接続
すると共に、電極パターン２−２のＤと、２−３のＥと
の間に調整用のコンデンサＣL を接続する。
しながら説明する。ＶＣＯの特性測定の結果、容量不足
であれば、図１のＡのように、電極パターン２−１のＡ
と２−２のＢとの間に、調整用のコンデンサＣK を接続
すると共に、電極パターン２−２のＤと、２−３のＥと
の間に調整用のコンデンサＣL を接続する。
【００２３】このようにすると、多層基板に内蔵された
コンデンサＣ1 、Ｃ2 に対し、それぞれ調整用のコンデ
ンサＣK 、ＣL が並列接続され、合成容量が増加する。
従って、適切な容量の調整用コンデンサＣK 、ＣL を予
め選定しておけば、容量の調整を行うことができる。
コンデンサＣ1 、Ｃ2 に対し、それぞれ調整用のコンデ
ンサＣK 、ＣL が並列接続され、合成容量が増加する。
従って、適切な容量の調整用コンデンサＣK 、ＣL を予
め選定しておけば、容量の調整を行うことができる。
【００２４】また、容量不足の場合には、図１のＢに示
したように、電極パターン２−１のａ−Ａ間と、２−２
のｄ−Ｄ間を切断し、該切断部分に調整用のコンデンサ
ＣM 、ＣN を接続する。
したように、電極パターン２−１のａ−Ａ間と、２−２
のｄ−Ｄ間を切断し、該切断部分に調整用のコンデンサ
ＣM 、ＣN を接続する。
【００２５】このようにすると、多層基板に内蔵された
コンデンサＣ1 、Ｃ2 と調整用のコンデンサＣM 、ＣN
が直列に接続され、合成容量が減少する。従って、この
場合にも、適切な容量の調整用コンデンサＣM 、ＣN を
予め選定しておけば、容量の調整を行うことができる。
コンデンサＣ1 、Ｃ2 と調整用のコンデンサＣM 、ＣN
が直列に接続され、合成容量が減少する。従って、この
場合にも、適切な容量の調整用コンデンサＣM 、ＣN を
予め選定しておけば、容量の調整を行うことができる。
【００２６】このように、ＶＣＯの発振周波数調整や出
力調整に、非常に敏感なコンデンサＣ1 、Ｃ2 の容量
を、外付けのコンデンサ（調整用のコンデンサ）によっ
て調整できるから、調整が極めて簡単で、調整の失敗
（従来のようなトリミングによる削り過ぎ）も防げる。
力調整に、非常に敏感なコンデンサＣ1 、Ｃ2 の容量
を、外付けのコンデンサ（調整用のコンデンサ）によっ
て調整できるから、調整が極めて簡単で、調整の失敗
（従来のようなトリミングによる削り過ぎ）も防げる。
【００２７】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図２〜図４は、本発明の実施例を示した図であ
り、図２はＶＣＯの分解斜視図（発振部のみ図示）、図
３はＶＣＯの調整方法説明図（容量不足の例）であり、
図３のＡは調整後の回路図、図３のＢは調整後の多層基
板の表面を示した図である。
する。図２〜図４は、本発明の実施例を示した図であ
り、図２はＶＣＯの分解斜視図（発振部のみ図示）、図
３はＶＣＯの調整方法説明図（容量不足の例）であり、
図３のＡは調整後の回路図、図３のＢは調整後の多層基
板の表面を示した図である。
【００２８】また、図４はＶＣＯの調整方法説明図（容
量過剰の例）であり、図４のＡは調整後の回路図、図４
のＢは、調整後の多層基板の表面を示した図である。図
中、図１、図５と同符号は同一のものを示す。また、１
−１〜１−４は多層基板の第１層〜第４層（誘電体
層）、２−１、２−２、２−３は電極パターン、３−
１、３−２、６−１、６−２はコンデンサ電極パター
ン、４は共振導体パターン、５はスルーホール電極、７
はＧＮＤパターンを示す。
量過剰の例）であり、図４のＡは調整後の回路図、図４
のＢは、調整後の多層基板の表面を示した図である。図
中、図１、図５と同符号は同一のものを示す。また、１
−１〜１−４は多層基板の第１層〜第４層（誘電体
層）、２−１、２−２、２−３は電極パターン、３−
１、３−２、６−１、６−２はコンデンサ電極パター
ン、４は共振導体パターン、５はスルーホール電極、７
はＧＮＤパターンを示す。
【００２９】本実施例で適用するＶＣＯの回路構成は、
図５と同じである。この回路において、コンデンサ
Ｃ1 、Ｃ2 は、ＶＣＯの発振周波調整及び出力調整に非
常に敏感である。
図５と同じである。この回路において、コンデンサ
Ｃ1 、Ｃ2 は、ＶＣＯの発振周波調整及び出力調整に非
常に敏感である。
【００３０】そこで本実施例では、前記のコンデンサＣ
1 、Ｃ2を利用して、量産時の特性バラツキを抑えるも
のであり、以下具体的に説明する。図２は、調整前のＶ
ＣＯの分解斜視図であり、この図では、特性の調整に必
要な一部の部品のみを図示してある。
1 、Ｃ2を利用して、量産時の特性バラツキを抑えるも
のであり、以下具体的に説明する。図２は、調整前のＶ
ＣＯの分解斜視図であり、この図では、特性の調整に必
要な一部の部品のみを図示してある。
【００３１】図示のように、多層基板を、第１層１−１
〜第４層１−４から成る４層構成とし、その第１層（表
面層）１−１上には、３つの独立した電極パターン（導
体パターン）２−１、２−２、２−３を設ける。
〜第４層１−４から成る４層構成とし、その第１層（表
面層）１−１上には、３つの独立した電極パターン（導
体パターン）２−１、２−２、２−３を設ける。
【００３２】第２層１−２上には、コンデンサ電極パタ
ーン３−１、３−２と、ストリップライン共振器を構成
する共振導体パターン４と、スルーホール電極５とを設
ける。
ーン３−１、３−２と、ストリップライン共振器を構成
する共振導体パターン４と、スルーホール電極５とを設
ける。
【００３３】第３層１−３上には、コンデンサ電極パタ
ーン６−１、６−２とスルーホール電極５とを設ける。
第４層１−４上には、ＧＮＤパターン７を設ける。
ーン６−１、６−２とスルーホール電極５とを設ける。
第４層１−４上には、ＧＮＤパターン７を設ける。
【００３４】そして、電極パターン２−１とコンデンサ
電極パターン３−１との間、電極パターン２−２と共振
導体パターン４との間、電極パターン２−２とコンデン
サ電極パターン３−２との間をそれぞれブラインドスル
ーホール（内部が導体で満たされたスルーホール）によ
って接続する（図の点線部分を接続する）。
電極パターン３−１との間、電極パターン２−２と共振
導体パターン４との間、電極パターン２−２とコンデン
サ電極パターン３−２との間をそれぞれブラインドスル
ーホール（内部が導体で満たされたスルーホール）によ
って接続する（図の点線部分を接続する）。
【００３５】また、電極パターン２−３とコンデンサ電
極パターン６２との間、共振導体４とＧＮＤパターン７
との間を、スルーホール電極５を介してそれぞれブライ
ンドスルーホールによって接続する（図の点線部分を接
続する）。
極パターン６２との間、共振導体４とＧＮＤパターン７
との間を、スルーホール電極５を介してそれぞれブライ
ンドスルーホールによって接続する（図の点線部分を接
続する）。
【００３６】前記の構成において、コンデンサ電極パタ
ーン３−１と６−１間でコンデンサＣ1 が構成され、コ
ンデンサ電極パターン３−２と６−２間でコンデンサＣ
2 が構成されている。
ーン３−１と６−１間でコンデンサＣ1 が構成され、コ
ンデンサ電極パターン３−２と６−２間でコンデンサＣ
2 が構成されている。
【００３７】このようにして、図５の回路の内、コンデ
ンサＣ1 、Ｃ2 とマイクロストリップラインＳＬが多層
基板に内蔵される。発振周波数や出力調整を行う場合に
は、表面層である第１層１−１上の電極パターン２−１
〜２−３を利用して調整する。 なお、上記のパターン
２−１〜２−３、コンデンサ電極パターン３−１、３−
２、６−１、６−２、共振導体パターン４、ＧＮＤパタ
ーン７等は、例えば導体ペーストを印刷して形成（厚膜
パターンを形成）する。
ンサＣ1 、Ｃ2 とマイクロストリップラインＳＬが多層
基板に内蔵される。発振周波数や出力調整を行う場合に
は、表面層である第１層１−１上の電極パターン２−１
〜２−３を利用して調整する。 なお、上記のパターン
２−１〜２−３、コンデンサ電極パターン３−１、３−
２、６−１、６−２、共振導体パターン４、ＧＮＤパタ
ーン７等は、例えば導体ペーストを印刷して形成（厚膜
パターンを形成）する。
【００３８】前記構成のＶＣＯ（調整前）に対し、特性
のバラツキを抑えるために調整を行う。この場合、図２
に示したＶＣＯのマイクロストリップラインＳＬに接続
されたコンデンサＣ1 、Ｃ2 は、ＶＣＯの発振周波数調
整及び出力調整に非常に敏感であるため、ＶＣＯの特性
を測定して、前記コンデンサＣ1 、Ｃ2 に対し、次のよ
うな調整を行う。
のバラツキを抑えるために調整を行う。この場合、図２
に示したＶＣＯのマイクロストリップラインＳＬに接続
されたコンデンサＣ1 、Ｃ2 は、ＶＣＯの発振周波数調
整及び出力調整に非常に敏感であるため、ＶＣＯの特性
を測定して、前記コンデンサＣ1 、Ｃ2 に対し、次のよ
うな調整を行う。
【００３９】 (1) 容量不足の場合の調整例・・・図３参照 ＶＣＯの特性を測定した結果、多層基板に内蔵したコン
デンサＣ1 、Ｃ2 が容量不足であった場合には、容量の
増加を行う。
デンサＣ1 、Ｃ2 が容量不足であった場合には、容量の
増加を行う。
【００４０】この容量の増加を行う場合は、多層基板に
内蔵されたコンデンサＣ1 、Ｃ2 に対し、それぞれチッ
プコンデンサＣK 、ＣL を並列接続して、コンデンサＣ
1 、ＣK 、Ｃ2 、ＣL の合成容量を増加する。
内蔵されたコンデンサＣ1 、Ｃ2 に対し、それぞれチッ
プコンデンサＣK 、ＣL を並列接続して、コンデンサＣ
1 、ＣK 、Ｃ2 、ＣL の合成容量を増加する。
【００４１】即ち、多層基板の表面に設けた電極パター
ン２−１のＡの部分と、電極パターン２−２のＢの部分
の間にコンデンサＣK （調整用のコンデンサ）を接続す
ると共に、電極パターン２２−２のＤの部分と、電極パ
ターン２−３のＥの部分の間に、コンデンサＣL （調整
用のコンデンサ）を接続する。
ン２−１のＡの部分と、電極パターン２−２のＢの部分
の間にコンデンサＣK （調整用のコンデンサ）を接続す
ると共に、電極パターン２２−２のＤの部分と、電極パ
ターン２−３のＥの部分の間に、コンデンサＣL （調整
用のコンデンサ）を接続する。
【００４２】前記コンデンサＣK 、ＣL は、チップコン
デンサ（ディスクリート部品）で構成し、各電極パター
ンと図のように接続する。コンデンサＣK 、ＣL を決め
る際は、実装前に特性を計測し（図２の構成で計測）、
そのズレ分から計算（またはデータベースを利用して）
して、その容量値を決定した後、所定の容量を持つチッ
プコンデンサを選択する。
デンサ（ディスクリート部品）で構成し、各電極パター
ンと図のように接続する。コンデンサＣK 、ＣL を決め
る際は、実装前に特性を計測し（図２の構成で計測）、
そのズレ分から計算（またはデータベースを利用して）
して、その容量値を決定した後、所定の容量を持つチッ
プコンデンサを選択する。
【００４３】当然のことながら、前記の調整方法がとれ
るように、回路設計しておく方が有利である。また、通
常の場合、多層基板のように、厚膜パターンが内蔵され
る基板では、素子定数はロット間でバラツキやすいが、
ロット内でのバラツキは小さい。
るように、回路設計しておく方が有利である。また、通
常の場合、多層基板のように、厚膜パターンが内蔵され
る基板では、素子定数はロット間でバラツキやすいが、
ロット内でのバラツキは小さい。
【００４４】このため、予め、ロット間バラツキをつか
んでいれば、前記のコンデンサＣK 、ＣL を、ある程度
決めることができるので、部品実装時に、コンデンサＣ
K 、ＣL も実装できる。
んでいれば、前記のコンデンサＣK 、ＣL を、ある程度
決めることができるので、部品実装時に、コンデンサＣ
K 、ＣL も実装できる。
【００４５】 (2) 容量過剰の場合の調整・・・図４参照 ＶＣＯの特性を測定した結果、容量過剰であった場合に
は、容量を少なくする必要がある。この場合の容量調整
は、内蔵したコンデンサＣ1 に対し、チップコンデンサ
ＣM （調整用のコンデンサ）を直列接続すると共に、内
蔵したコンデンサＣ2 に対し、チップコンデンサＣ
N （調整用のコンデンサ）を直列接続して合成容量を減
少させる。
は、容量を少なくする必要がある。この場合の容量調整
は、内蔵したコンデンサＣ1 に対し、チップコンデンサ
ＣM （調整用のコンデンサ）を直列接続すると共に、内
蔵したコンデンサＣ2 に対し、チップコンデンサＣ
N （調整用のコンデンサ）を直列接続して合成容量を減
少させる。
【００４６】即ち、多層基板の表面に設けた電極パター
ン２−１のａの部分とＡの部分の間、及び電極パターン
２−２のｄの部分とＤの部分の間の導体パターンを切断
し、切断した部分にコンデンサＣM 、ＣN を接続する。
ン２−１のａの部分とＡの部分の間、及び電極パターン
２−２のｄの部分とＤの部分の間の導体パターンを切断
し、切断した部分にコンデンサＣM 、ＣN を接続する。
【００４７】このようにすると、コンデンサＣ1 とＣM
が直列接続され、コンデンサＣ2 とＣN が直列接続され
て、全合成容量が減少する。なお、コンデンサＣM 、Ｃ
N の決定方法は、図３に示した容量不足の場合と同じで
ある。また、コンデンサＣM 、ＣN としてはチップコン
デンサを用いる。
が直列接続され、コンデンサＣ2 とＣN が直列接続され
て、全合成容量が減少する。なお、コンデンサＣM 、Ｃ
N の決定方法は、図３に示した容量不足の場合と同じで
ある。また、コンデンサＣM 、ＣN としてはチップコン
デンサを用いる。
【００４８】（他の実施例）以上実施例について説明し
たが、本発明は次のようにしても実施可能である。 (1) 調整用のコンデンサＣK 、ＣL 、ＣM 、ＣN は、容
量の過不足があった場合に接続するものなので、常に２
つのコンデンサを対にして使用する必要はない（１つの
場合もある）。
たが、本発明は次のようにしても実施可能である。 (1) 調整用のコンデンサＣK 、ＣL 、ＣM 、ＣN は、容
量の過不足があった場合に接続するものなので、常に２
つのコンデンサを対にして使用する必要はない（１つの
場合もある）。
【００４９】また、場合によってはＣ1 、Ｃ2 のいずれ
かが容量不足で残りが容量過剰の場合でも本調整法は適
用可能であり前記の２つの方法を組み合わせて行えばよ
い。 (2) 誘導素子Ｌとしては、ストリップライン、誘電体共
振器、コイル等が使用可能である。
かが容量不足で残りが容量過剰の場合でも本調整法は適
用可能であり前記の２つの方法を組み合わせて行えばよ
い。 (2) 誘導素子Ｌとしては、ストリップライン、誘電体共
振器、コイル等が使用可能である。
【００５０】(3) ＶＣＯの回路は、実施例の回路（図５
と同じ）に限らず、他の回路にも適用可能である。 (4) 誘導素子Ｌ、及びコンデンサＣ1 、Ｃ2 以外のＶＣ
Ｏを構成する部品は、ディスクリート部品として実装し
てもよく、また厚膜パターンを利用して、多層基板に内
蔵してもよい。
と同じ）に限らず、他の回路にも適用可能である。 (4) 誘導素子Ｌ、及びコンデンサＣ1 、Ｃ2 以外のＶＣ
Ｏを構成する部品は、ディスクリート部品として実装し
てもよく、また厚膜パターンを利用して、多層基板に内
蔵してもよい。
【００５１】(5) 量産時に特定ロットでＣ1 、Ｃ2 の容
量過剰が予測されるような場合は部品実装される表面の
パターンは予めａ−Ａ又はｄ−Ｄが接断されたパターン
を印刷形成した方がよい。
量過剰が予測されるような場合は部品実装される表面の
パターンは予めａ−Ａ又はｄ−Ｄが接断されたパターン
を印刷形成した方がよい。
【００５２】
【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 (1) 従来のようなトリミングによる調整は不要であるか
ら、削り過ぎによる不良品の発生はなくなる。
のような効果がある。 (1) 従来のようなトリミングによる調整は不要であるか
ら、削り過ぎによる不良品の発生はなくなる。
【００５３】(2) 選択的に調整用のコンデンサをマウン
トするだけで調整ができるので、製造工程が簡単にな
る。 (3) 従来のようなトリミングによる調整では、作業者に
よるバラツキが大きいが、本発明では、このようなバラ
ツキは除去できる。
トするだけで調整ができるので、製造工程が簡単にな
る。 (3) 従来のようなトリミングによる調整では、作業者に
よるバラツキが大きいが、本発明では、このようなバラ
ツキは除去できる。
【図１】本発明の原理図であり、Ａは容量不足の場合の
調整方法、Ｂは容量過剰の場合の調整方法を示す。
調整方法、Ｂは容量過剰の場合の調整方法を示す。
【図２】本発明の実施例におけるＶＣＯの分解斜視図で
ある。
ある。
【図３】ＶＣＯの調整方法説明図（容量不足の例）であ
り、Ａは調整後の回路図、Ｂは調整後の多層基板の表面
を示した図である。
り、Ａは調整後の回路図、Ｂは調整後の多層基板の表面
を示した図である。
【図４】ＶＣＯの調整方法説明図（容量過剰の例）であ
り、Ａは調整後の回路図、Ｂは調整後の多層基板の表面
を示した図である。
り、Ａは調整後の回路図、Ｂは調整後の多層基板の表面
を示した図である。
【図５】ＶＣＯの回路例（クラップ発振回路使用）であ
る。
る。
Ｃ1 、Ｃ2 コンデンサ（多層基板に内蔵） ＣK 、ＣL 、ＣM 、ＣN 調整用のコンデンサ Ｌ 誘導素子 ２−１、２−２、２−３ 電極パターン
Claims (8)
- 【請求項１】 少なくとも、電圧制御発振器の発振部を
構成する誘導素子（Ｌ）と、 該誘導素子（Ｌ）に接続された第１、第２のコンデンサ
（Ｃ1 、Ｃ2 ）とを、多層基板に内蔵した電圧制御発振
器（ＶＣＯ）であって、 前記多層基板の表面に、前記誘導素子（Ｌ）、及びコン
デンサ（Ｃ1 、Ｃ2 ）に接続された複数の電極パターン
（２−１〜２−３）を設けるとともに、 前記電極パターン（２−１〜２−３）に接続され、か
つ、内部のコンデンサ（Ｃ1 、Ｃ2 ）と並列、又は直列
に接続された、調整用のコンデンサ（ＣK 、ＣL 、
ＣM 、ＣN ）を設けたことを特徴とする電圧制御発振
器。 - 【請求項２】 上記多層基板の表面に設けた電極パター
ンは、それぞれ独立した第１〜第３の電極パターン（２
−１〜２−３）で構成し、 その第１の電極パターン（２−１）の一端（Ａ）は、内
蔵した第１のコンデンサ（Ｃ1 ）の一方のコンデンサ電
極パターン（３−１）と接続し、 第２の電極パターン（２−２）の一端（Ｂ）は、上記誘
導素子（Ｌ）を構成するパターン（４）の一端（Ｃ）と
接続し、 第２の電極パターン（２−２）の他端（Ｄ）は、内蔵し
た第２のコンデンサ（Ｃ2 ）の一方のコンデンサ電極パ
ターン（３−２）と接続し、 第３の電極パターン（２−３）の一端（Ｅ）は、前記第
２のコンデンサ（Ｃ2 ）の他方のコンデンサ電極パター
ン（６−２）に接続したことを特徴とする請求項１記載
の電圧制御発振器。 - 【請求項３】 上記多層基板の表面に設けた第１〜第３
の電極パターン（２−１〜２−３）に、それぞれ、コン
デンサの容量調整時に切断可能な切断部（ａ−Ａ間、Ｂ
−Ｄ間等）を設けたことを特徴とする請求項２記載の電
圧制御発振器。 - 【請求項４】 上記第１、第２の電極パターン（２−
１、２−２）の間（Ａ−Ｂ間）、及び第２、第３の電極
パターン（２−２、２−３）の間（Ｄ−Ｅ間）に、それ
ぞれ調整用のコンデンサ（ＣK 、ＣL ）を接続して、 内蔵した上記第１、第２のコンデンサ（Ｃ1 、Ｃ2 ）
と、それぞれ並列接続したことを特徴とする請求項２記
載の電圧制御発振器。 - 【請求項５】 上記電極パターン（２−１〜２−３）に
設けた切断部（ａ−Ａ間、Ｂ−Ｄ間）の切断された両端
部間に、 調整用のコンデンサ（ＣM 、ＣN ）を接続して、 内蔵した第１、第２のコンデンサ（Ｃ1 、Ｃ2 ）とそれ
ぞれ直列接続したことを特徴とする請求項３記載の電圧
制御発振器。 - 【請求項６】 少なくとも、電圧制御発振器の発振部を
構成する誘導素子（Ｌ）と、該誘導素子（Ｌ）に接続さ
れたコンデンサ（Ｃ1 、Ｃ2 ）とを、各層基板に内蔵し
た電圧制御発振器（ＶＣＯ）の調整方法であって、 多層基板の表面に、前記誘導素子（Ｌ）、及びコンデン
サ（Ｃ1 、Ｃ2 ）に接続された複数の電極パターン（２
−１〜２−３）を設けておき、 電圧制御発振器（ＶＣＯ）の特性測定の結果に応じて、
調整用のコンデンサ（ＣK 、ＣL 、ＣM 、ＣN ）を選定
し、 該調整用のコンデンサを、電極パターン（２−１〜２−
３）に接続することにより、 多層基板に内蔵されたコンデンサ（Ｃ1 、Ｃ2 ）の容量
を調整することを特徴とした電圧制御発振器の調整方
法。 - 【請求項７】 前記特性測定の結果、容量不足であった
場合には、 各電極パターン（２−１〜２−３）の間（Ａ−Ｂ間、Ｄ
−Ｅ間）に、調整用のコンデンサ（ＣK 、ＣL ）を接続
して、 多層基板に内蔵されたコンデンサ（Ｃ1 、Ｃ2 ）と並列
接続することにより、容量を増加させることを特徴とし
た請求項６記載の電圧制御発振器の調整方法。 - 【請求項８】 前記特性測定の結果、容量過剰であった
場合には、 前記電極パターン（２−１、２−２）の一部（ａ−Ａ
間、ｂ−Ｄ間）を切断し、 切断した部分に、調整用のコンデンサ（ＣM 、ＣN ）を
接続して、 多層基板に内蔵したコンデンサ（Ｃ1 、Ｃ2 ）と直列接
続することにより、容量を減少させることを特徴とした
請求項６記載の電圧制御発振器の調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33680491A JPH05167346A (ja) | 1991-12-19 | 1991-12-19 | 電圧制御発振器及び電圧制御発振器の調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33680491A JPH05167346A (ja) | 1991-12-19 | 1991-12-19 | 電圧制御発振器及び電圧制御発振器の調整方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05167346A true JPH05167346A (ja) | 1993-07-02 |
Family
ID=18302842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33680491A Withdrawn JPH05167346A (ja) | 1991-12-19 | 1991-12-19 | 電圧制御発振器及び電圧制御発振器の調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05167346A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6842083B2 (en) | 2000-04-10 | 2005-01-11 | Infineon Technologies Ag | Component having an integrated radiofrequency circuit |
-
1991
- 1991-12-19 JP JP33680491A patent/JPH05167346A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6842083B2 (en) | 2000-04-10 | 2005-01-11 | Infineon Technologies Ag | Component having an integrated radiofrequency circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1051234A (ja) | 電圧制御発振器およびその調整方法 | |
| JPH0536532A (ja) | 高周波用コイル | |
| JPH05167346A (ja) | 電圧制御発振器及び電圧制御発振器の調整方法 | |
| JPH03201805A (ja) | 電圧制御発振器 | |
| JP3402369B2 (ja) | 発振器モジュール | |
| US6677827B2 (en) | Temperature compensated crystal oscillator and method for adjusting output frequency thereof | |
| EP0856191B1 (en) | Trimmable multi-terminal capacitor for a voltage controlled oscillator | |
| JPH08340214A (ja) | 水晶発振回路 | |
| JPH0332242B2 (ja) | ||
| JPH05283933A (ja) | 発振器モジュール及びその調整方法 | |
| JPH08186444A (ja) | 電圧制御発振器 | |
| US7170354B2 (en) | Oscillator circuit with laser-trimmable load impedance | |
| JPH05145364A (ja) | 高周波フイルタ及び高周波フイルタの無調整化方法 | |
| EP0938185B1 (en) | Voltage-controlled oscillator and method for adjusting frequency shift amount thereof | |
| JP4796722B2 (ja) | 圧電発振器用基板 | |
| JPH1022734A (ja) | 水晶発振器 | |
| JPH04361407A (ja) | 電圧制御発振器 | |
| JPH0537278A (ja) | 高周波モジユールにおける内蔵共振器の調整方法 | |
| JPH03258004A (ja) | Ｌｃ複合回路におけるインピーダンス調整方法 | |
| JPH09153737A (ja) | 発振器とその周波数調整方法 | |
| JPH1168424A (ja) | 積層型電子部品とその周波数特性の調整方法 | |
| JP2004235706A (ja) | 電圧制御型共振器及び電圧制御型発振器のトリミング方法 | |
| JPH06310369A (ja) | トリミングコンデンサ | |
| JP2000013142A (ja) | 電圧制御圧電発振器 | |
| JPH04213204A (ja) | 共振回路及び共振周波数調整方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |