JPH05167005A - 電子装置 - Google Patents
電子装置Info
- Publication number
- JPH05167005A JPH05167005A JP3327704A JP32770491A JPH05167005A JP H05167005 A JPH05167005 A JP H05167005A JP 3327704 A JP3327704 A JP 3327704A JP 32770491 A JP32770491 A JP 32770491A JP H05167005 A JPH05167005 A JP H05167005A
- Authority
- JP
- Japan
- Prior art keywords
- module
- substrate
- heat sink
- fet
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【構成】基板表面上に電気的回路と１個以上の電力増幅
用半導体装置とを有する電子装置において、前記電力増
幅用半導体装置の１個以上は、前記基板に設けられた貫
通孔を貫通して、基板裏面側にヒートシンク金属部分の
一部あるいは全面を露出させられる。 【効果】基板裏面側に露出した半導体装置のヒートシン
クの下面部がセット放熱板に接触されることにより、熱
的・電気的に十分な接合が得られる。この結果、従来の
ヘッダ−を省略することができる。
用半導体装置とを有する電子装置において、前記電力増
幅用半導体装置の１個以上は、前記基板に設けられた貫
通孔を貫通して、基板裏面側にヒートシンク金属部分の
一部あるいは全面を露出させられる。 【効果】基板裏面側に露出した半導体装置のヒートシン
クの下面部がセット放熱板に接触されることにより、熱
的・電気的に十分な接合が得られる。この結果、従来の
ヘッダ−を省略することができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置を含む電子
装置に適用して有効な技術に関するもので、例えば、金
属製基板主面に高周波整合回路を形成し、かつこの高周
波整合回路のセラミック基板上に受動素子や能動素子を
搭載した構造の電子装置すなわちモジュールに関するも
のである。
装置に適用して有効な技術に関するもので、例えば、金
属製基板主面に高周波整合回路を形成し、かつこの高周
波整合回路のセラミック基板上に受動素子や能動素子を
搭載した構造の電子装置すなわちモジュールに関するも
のである。
【０００２】
【従来の技術】従来、電子装置の一つとして高周波増幅
用モジュール（以下、単に「モジュール」という）が知
られている。モジュールに関する技術は、例えば、Ｎａ
ｔｉｏｎａｌ Ｔｅｃｈｎｉｃａｌ Ｒｅｐｏｒｔ Ｖ
ｏｌ．３６ Ｎｏ．４ Ａｕｇ．１９９０、ＮＥＣ技報
Ｖｏｌ．３６ Ｎｏ．１２／１９８３、三菱電機技報
・Ｖｏｌ．６１・Ｎｏ９・１９８７等がある。
用モジュール（以下、単に「モジュール」という）が知
られている。モジュールに関する技術は、例えば、Ｎａ
ｔｉｏｎａｌ Ｔｅｃｈｎｉｃａｌ Ｒｅｐｏｒｔ Ｖ
ｏｌ．３６ Ｎｏ．４ Ａｕｇ．１９９０、ＮＥＣ技報
Ｖｏｌ．３６ Ｎｏ．１２／１９８３、三菱電機技報
・Ｖｏｌ．６１・Ｎｏ９・１９８７等がある。
【０００３】この種の従来のモジュールについて図３〜
図７を用いて説明する。
図７を用いて説明する。
【０００４】始めに、ベアチップ搭載モジュールについ
て、図３及び図４を用いて説明する。ここで、ベアチッ
プ搭載モジュールとは、ＦＥＴチップとセラミック基板
間がワイヤボンディング法で接続され、ＦＥＴチップが
裸（ベア）状態でヘッダー上に搭載されているモジュー
ル構造をいう。
て、図３及び図４を用いて説明する。ここで、ベアチッ
プ搭載モジュールとは、ＦＥＴチップとセラミック基板
間がワイヤボンディング法で接続され、ＦＥＴチップが
裸（ベア）状態でヘッダー上に搭載されているモジュー
ル構造をいう。
【０００５】図３は、モジュール１の組み立て完成状態
（ただし、樹脂コート前、すなわち封止前）を示す平面
図であり、図４は、図３の出力段ＦＥＴチップ１４ａの
搭載部の断面図である。図中、１はＭＯＳーＦＥＴモジ
ュール、４はセラミック基板、１１は、電源のマイナス
端子であると共に接地端子と放熱のためヒートシンクの
機能を有し、さらにセットへのネジ止め用の役目をもつ
ヘッダーである。
（ただし、樹脂コート前、すなわち封止前）を示す平面
図であり、図４は、図３の出力段ＦＥＴチップ１４ａの
搭載部の断面図である。図中、１はＭＯＳーＦＥＴモジ
ュール、４はセラミック基板、１１は、電源のマイナス
端子であると共に接地端子と放熱のためヒートシンクの
機能を有し、さらにセットへのネジ止め用の役目をもつ
ヘッダーである。
【０００６】１２ａ〜ｃは貫通孔、１３ａ〜ｃはヒート
シンク、１４ａ〜ｃはＳｉ−ＦＥＴチップ、１５ａ〜ｃ
はポストタブ、１６ａ〜ｃはアルミワイヤ、１８はスト
リップライン、２０はチップ抵抗、２１はチップコンデ
ンサ、２２ａ〜ｄはリードである。ＧＮＤは表面接地電
極でセラミック基板裏面部へ基板のスルーホール側面印
刷パターン（図示せず）を介して電気的に接続されてい
る。
シンク、１４ａ〜ｃはＳｉ−ＦＥＴチップ、１５ａ〜ｃ
はポストタブ、１６ａ〜ｃはアルミワイヤ、１８はスト
リップライン、２０はチップ抵抗、２１はチップコンデ
ンサ、２２ａ〜ｄはリードである。ＧＮＤは表面接地電
極でセラミック基板裏面部へ基板のスルーホール側面印
刷パターン（図示せず）を介して電気的に接続されてい
る。
【０００７】図３のモジュールについて簡単に説明をす
ると、入力リード２２ｄより入力された高周波電力は、
ストリップライン１８とチップコンデンサ２１とからな
る高周波電力整合回路により、ＦＥＴチップ１４ｃ〜ａ
との入出力整合をとり、各ＦＥＴチップ１４ｃ〜ａで電
力増幅され、出力リード２２ａより外部へ出力される機
能をもつ。
ると、入力リード２２ｄより入力された高周波電力は、
ストリップライン１８とチップコンデンサ２１とからな
る高周波電力整合回路により、ＦＥＴチップ１４ｃ〜ａ
との入出力整合をとり、各ＦＥＴチップ１４ｃ〜ａで電
力増幅され、出力リード２２ａより外部へ出力される機
能をもつ。
【０００８】ここで、チップコンデンサ２１はストリッ
プライン１８とはんだ３により接続される。
プライン１８とはんだ３により接続される。
【０００９】チップ抵抗２０は、所定のバイアス電圧を
得るためのブリーダ抵抗、高周波電流ブロック抵抗兼各
ＦＥＴへのバイアス電圧供給用抵抗である。電源リード
２２ｂは電源電圧供給用端子で、ＡＰＣリード２２ｃは
出力電力制御用端子である。両リードとも０ボルト乃至
プラス電圧を供給する。
得るためのブリーダ抵抗、高周波電流ブロック抵抗兼各
ＦＥＴへのバイアス電圧供給用抵抗である。電源リード
２２ｂは電源電圧供給用端子で、ＡＰＣリード２２ｃは
出力電力制御用端子である。両リードとも０ボルト乃至
プラス電圧を供給する。
【００１０】次に、図４において、１１はＣｕ板よりな
るヘッダーで、表面及び裏面の全面にＮｉメッキ５が施
されている。セラミック基板４は、その表面側にはＣｕ
ペースト印刷によりストリップライン１８が形成され、
裏面側にはＣｕペースト印刷により全面Ｃｕパターン１
８ａが形成されている。セラミック基板４の裏面と、ヘ
ッダー１１の表面は、はんだ３により接続される。
るヘッダーで、表面及び裏面の全面にＮｉメッキ５が施
されている。セラミック基板４は、その表面側にはＣｕ
ペースト印刷によりストリップライン１８が形成され、
裏面側にはＣｕペースト印刷により全面Ｃｕパターン１
８ａが形成されている。セラミック基板４の裏面と、ヘ
ッダー１１の表面は、はんだ３により接続される。
【００１１】一方、ＦＥＴチップ１４ａが予めＡｕーＳ
ｉ共晶６によりダイボンディングされたＣｕ製ヒートシ
ンク１３ａが、ヘッダー１１の表面にはんだ３により接
続されている。ここでヒートシンク１３ａは、表面側に
Ａｕメッキ７ａ、裏面側がＡｇメッキ７ｂがされて、共
晶ダイボンディング及びはんだ付けを容易にした構造と
なっている。
ｉ共晶６によりダイボンディングされたＣｕ製ヒートシ
ンク１３ａが、ヘッダー１１の表面にはんだ３により接
続されている。ここでヒートシンク１３ａは、表面側に
Ａｕメッキ７ａ、裏面側がＡｇメッキ７ｂがされて、共
晶ダイボンディング及びはんだ付けを容易にした構造と
なっている。
【００１２】セラミック基板４表面側のストリップライ
ン１８の端部には、ポストタブ１５ａがはんだ３により
接続されている。ここでポストタブ１５ａは、Ｆｅ−Ｎ
ｉ合金製で、表面側はアルミクラッド９ａ、裏面側はは
んだメッキ９ｂを施すことにより、表面側はＡｌ線によ
る超音波ボンディングを可能とし、裏面は良好なはんだ
付性を確保した構造となっている。
ン１８の端部には、ポストタブ１５ａがはんだ３により
接続されている。ここでポストタブ１５ａは、Ｆｅ−Ｎ
ｉ合金製で、表面側はアルミクラッド９ａ、裏面側はは
んだメッキ９ｂを施すことにより、表面側はＡｌ線によ
る超音波ボンディングを可能とし、裏面は良好なはんだ
付性を確保した構造となっている。
【００１３】ＦＥＴチップ１４ａの表面に形成されたゲ
ート、ドレインの蒸着Ａｌ製各ボンディングパッド（図
示せず）と各ポストタブ１５ａ間はアルミワイヤ１６ａ
により超音波ボンディング法により結線され電気的に接
続されている。本例においては、ＦＥＴチップ１４ａは
横形ＭＯＳーＦＥＴであり、図示左側がゲート側、右側
がドレイン側である。ソースは、チップ基板、ヒートシ
ンク１３ａを介して極めて低い電気抵抗、熱抵抗でヘッ
ダー１１に接続される。
ート、ドレインの蒸着Ａｌ製各ボンディングパッド（図
示せず）と各ポストタブ１５ａ間はアルミワイヤ１６ａ
により超音波ボンディング法により結線され電気的に接
続されている。本例においては、ＦＥＴチップ１４ａは
横形ＭＯＳーＦＥＴであり、図示左側がゲート側、右側
がドレイン側である。ソースは、チップ基板、ヒートシ
ンク１３ａを介して極めて低い電気抵抗、熱抵抗でヘッ
ダー１１に接続される。
【００１４】以上で本モジュール１は組み立て完了状態
となる。
となる。
【００１５】そして、本モジュールは、封止行程でフェ
ノール系樹脂とシリコーンレジンによる防湿コート（図
示せず）が施こされ、樹脂キャップをつけて封止完了す
る。そして、本モジュールは選別行程で電気的特性選別
を行い完成品となる。
ノール系樹脂とシリコーンレジンによる防湿コート（図
示せず）が施こされ、樹脂キャップをつけて封止完了す
る。そして、本モジュールは選別行程で電気的特性選別
を行い完成品となる。
【００１６】次に、ＧａＡｓーＦＥＴチップ用チップキ
ャリアの例について、図５〜図７を用いて説明する。Ｇ
ａＡｓーＦＥＴチップを搭載する場合、ＦＥＴ部は以下
の説明によるセラミック製パッケージに搭載する場合が
ある。以下、これを「チップキャリア方式」と呼ぶ。
ャリアの例について、図５〜図７を用いて説明する。Ｇ
ａＡｓーＦＥＴチップを搭載する場合、ＦＥＴ部は以下
の説明によるセラミック製パッケージに搭載する場合が
ある。以下、これを「チップキャリア方式」と呼ぶ。
【００１７】図５は、ＧａＡｓーＦＥＴチップ用チップ
キャリアの平面図で、図６は、図５のＡーＡ線で切った
断面図である。
キャリアの平面図で、図６は、図５のＡーＡ線で切った
断面図である。
【００１８】図において、２はチップキャリア、５０は
ＧａＡｓ−ＦＥＴチップ、４２はヒートシンク、４３は
ゲート電極、４４はドレイン電極、４５はソース電極、
４６はソースリード、４７はドレインリード、４８はゲ
ートリードである。
ＧａＡｓ−ＦＥＴチップ、４２はヒートシンク、４３は
ゲート電極、４４はドレイン電極、４５はソース電極、
４６はソースリード、４７はドレインリード、４８はゲ
ートリードである。
【００１９】ＧａＡｓーＦＥＴは、基板が半絶縁物であ
るので、ソース電極をヒートシンク４２と電気的に接続
するために、図５に示すようなボンディング法によりチ
ップ表面に形成したソースボンディングパッド５５とチ
ップキャリアのソースリード４６間が結線されている、
同じくチップ表面に形成したゲート、ドレインの各ボン
ディングパッド５６とドレインリード４７、ゲートリー
ド４８間も各４本のＡｕワイヤ５１により結線されてい
る。
るので、ソース電極をヒートシンク４２と電気的に接続
するために、図５に示すようなボンディング法によりチ
ップ表面に形成したソースボンディングパッド５５とチ
ップキャリアのソースリード４６間が結線されている、
同じくチップ表面に形成したゲート、ドレインの各ボン
ディングパッド５６とドレインリード４７、ゲートリー
ド４８間も各４本のＡｕワイヤ５１により結線されてい
る。
【００２０】ＧａＡｓ−ＦＥＴチップ５０の基板は、共
晶ダイボンディングに向かないため、低温のＡｕ−Ｇｅ
ロウ材４９によりダイボンディングされている。
晶ダイボンディングに向かないため、低温のＡｕ−Ｇｅ
ロウ材４９によりダイボンディングされている。
【００２１】ヒートシンク４２は、ソース接地とするた
めに、Ｃｕ等の金属製として極めて低い電気抵抗、熱抵
抗としており、ヒートシンク４２とゲートリード４８、
ドレインリード４７との電気的分離は、アルミナ磁器等
のセラミック基板４１により行われている。
めに、Ｃｕ等の金属製として極めて低い電気抵抗、熱抵
抗としており、ヒートシンク４２とゲートリード４８、
ドレインリード４７との電気的分離は、アルミナ磁器等
のセラミック基板４１により行われている。
【００２２】なお、チップキャリア電極印刷部、各リー
ド部、ヒートシンク部は全面部をＡｕメッキが施され良
好なワイヤボンディング性及びはんだ付性を得ている。
ド部、ヒートシンク部は全面部をＡｕメッキが施され良
好なワイヤボンディング性及びはんだ付性を得ている。
【００２３】以上でチップキャリアの組み立て状態を説
明した。そして組み立て完了したチップキャリア２は、
封止行程で例えばシリコーンレジン５２により防湿コー
トされ、さらに選別行程で特性選別され、必要なリード
長に切断され完成チップキャリアとなる。
明した。そして組み立て完了したチップキャリア２は、
封止行程で例えばシリコーンレジン５２により防湿コー
トされ、さらに選別行程で特性選別され、必要なリード
長に切断され完成チップキャリアとなる。
【００２４】次に、以上のＧａＡｓーＦＥＴチップキャ
リア２を搭載したモジュールのパワーＦＥＴ搭載部につ
いて図７を用いて説明する。図７はＧａＡｓーＦＥＴチ
ップキャリアを搭載したモジュールのパワーＦＥＴ搭載
部の断面構造図である。
リア２を搭載したモジュールのパワーＦＥＴ搭載部につ
いて図７を用いて説明する。図７はＧａＡｓーＦＥＴチ
ップキャリアを搭載したモジュールのパワーＦＥＴ搭載
部の断面構造図である。
【００２５】ヘッダー１１は、Ｃｕ板で全面にＮｉメッ
キ５が施されている。セラミック基板４は、表面側には
ストリップライン１８が形成され、裏面側は全面Ｃｕパ
ターン１８ａが形成されている。セラミック基板４の裏
面と、ヘッダー１１の表面は、はんだ３により接続され
ている。チップキャリア２はセラミック基板４の貫通孔
１２ａにはめ込まれ、そのヒートシンク４２の下面部
は、ヘッダー１１にはんだ３により接続され、ドレイン
リード４７とゲートリード４８は、はんだ３により各ス
トリップライン１８に接続された構造となっている。
キ５が施されている。セラミック基板４は、表面側には
ストリップライン１８が形成され、裏面側は全面Ｃｕパ
ターン１８ａが形成されている。セラミック基板４の裏
面と、ヘッダー１１の表面は、はんだ３により接続され
ている。チップキャリア２はセラミック基板４の貫通孔
１２ａにはめ込まれ、そのヒートシンク４２の下面部
は、ヘッダー１１にはんだ３により接続され、ドレイン
リード４７とゲートリード４８は、はんだ３により各ス
トリップライン１８に接続された構造となっている。
【００２６】本モジュールは、前記ベアチップ搭載方式
のモジュールと部品配置等が異なるが、ここでは説明を
省略する。ただし、いずれの方式を問わずヘッダー外形
の投影面積がモジュール構成部品の最大面積となる点は
共通する。
のモジュールと部品配置等が異なるが、ここでは説明を
省略する。ただし、いずれの方式を問わずヘッダー外形
の投影面積がモジュール構成部品の最大面積となる点は
共通する。
【００２７】
【発明が解決しようとする課題】以上、ベアチップ搭載
方式、チップキャリア方式によるモジュール構造を説明
したが、近年携帯電話機等電子機器の小形化動向は著し
く、搭載される電子部品に対して小形・軽量化の要求が
強くなり、専有面積比が大きく重い高周波電力増幅用モ
ジュールの小形化対応が急務となっている。
方式、チップキャリア方式によるモジュール構造を説明
したが、近年携帯電話機等電子機器の小形化動向は著し
く、搭載される電子部品に対して小形・軽量化の要求が
強くなり、専有面積比が大きく重い高周波電力増幅用モ
ジュールの小形化対応が急務となっている。
【００２８】本発明者は、前記構造のモジュールの例え
ば携帯電話機基板への実装を検討した結果、小形軽量化
に対して従来のモジュール構造は、ヘッダー部が最大投
影面積を有する、ヘッダー部が最重量であるという問題
があることを見い出した。
ば携帯電話機基板への実装を検討した結果、小形軽量化
に対して従来のモジュール構造は、ヘッダー部が最大投
影面積を有する、ヘッダー部が最重量であるという問題
があることを見い出した。
【００２９】本発明の目的は、小形軽量の電子部品を提
供することにある。
供することにある。
【００３０】本発明の目的と新規な特徴は、本明細書の
記述及び添付図面によって明らかとなろう。
記述及び添付図面によって明らかとなろう。
【００３１】
【課題を解決するための手段】従来のモジュール構成部
品で最大、最重量部品はヘッダーである。ヘッダーの機
能は、セラッミク基板他の部品を搭載する搭載機能、セ
ットへねじ止めあるいははんだ付けするフレーム機能、
セットへの放熱を行うヒートシンク機能、電源供給並び
接地電位供給の電極機能である。
品で最大、最重量部品はヘッダーである。ヘッダーの機
能は、セラッミク基板他の部品を搭載する搭載機能、セ
ットへねじ止めあるいははんだ付けするフレーム機能、
セットへの放熱を行うヒートシンク機能、電源供給並び
接地電位供給の電極機能である。
【００３２】本発明者はこれらの各機能について検討を
した。
した。
【００３３】まず、搭載機能については、従来のモジュ
ール構造は、フレーム機能としてセットへのねじ止め、
あるいははんだゴテによるセットへの実装を考慮したた
めヘッダーが基板サイズより大となっていた。さらに基
板とヘッダー間のはんだ付け残留応力による基板割れ防
止のため厚肉構造とする場合があり重量増しの原因とな
っていた。これに対し、小形軽量化の進んだ現在のモジ
ュールでは、セットへのネジ止めは必要無くなり、また
残留応力による基板割れの問題は、割れづらい樹脂製基
板の実用化により問題無くなり、厚肉ヘッダーは不要と
なっている。また、セットへのはんだ付けが目的である
ならヘッダーサイズは必ずしも最大面積である必要は無
いという点を本発明者は見出した。
ール構造は、フレーム機能としてセットへのねじ止め、
あるいははんだゴテによるセットへの実装を考慮したた
めヘッダーが基板サイズより大となっていた。さらに基
板とヘッダー間のはんだ付け残留応力による基板割れ防
止のため厚肉構造とする場合があり重量増しの原因とな
っていた。これに対し、小形軽量化の進んだ現在のモジ
ュールでは、セットへのネジ止めは必要無くなり、また
残留応力による基板割れの問題は、割れづらい樹脂製基
板の実用化により問題無くなり、厚肉ヘッダーは不要と
なっている。また、セットへのはんだ付けが目的である
ならヘッダーサイズは必ずしも最大面積である必要は無
いという点を本発明者は見出した。
【００３４】次に、ヒートシンク機能については、ＦＥ
Ｔチップで発生した熱を、ベアチップ搭載モジュ−ルで
はヒートシンクＣｕ板を介して、チップキャリア方式で
はチップキャリアの放熱板を介してモジュールのヘッダ
ーに伝え、さらにセットの放熱板を介して大気中に逃が
している。この大気中への放熱はモジュールヘッダーで
も行われるが、セット放熱板によるものが主である。従
ってＦＥＴチップで発生した熱をセット放熱板へ効率良
く伝導する方法が明確となるならば、ヒートシンクとし
てのヘッダーは不要であると発明者は考えた。
Ｔチップで発生した熱を、ベアチップ搭載モジュ−ルで
はヒートシンクＣｕ板を介して、チップキャリア方式で
はチップキャリアの放熱板を介してモジュールのヘッダ
ーに伝え、さらにセットの放熱板を介して大気中に逃が
している。この大気中への放熱はモジュールヘッダーで
も行われるが、セット放熱板によるものが主である。従
ってＦＥＴチップで発生した熱をセット放熱板へ効率良
く伝導する方法が明確となるならば、ヒートシンクとし
てのヘッダーは不要であると発明者は考えた。
【００３５】更に、電極機能については、基板裏面部及
びＦＥＴのソース部とセットのヒートシンク部あるいは
セットの接地電極部と電機的に接続出来れば、ヘッダー
部を接地電極とする必要性は無いと発明者は考えた。
びＦＥＴのソース部とセットのヒートシンク部あるいは
セットの接地電極部と電機的に接続出来れば、ヘッダー
部を接地電極とする必要性は無いと発明者は考えた。
【００３６】以上モジュールヘッダーの３項目にわたる
機能分析の結果、セット放熱板への有効な放熱方法及び
セット接地電極との接続方法の代案が考えられればモジ
ュールのヘッダーは不要となり、小形軽量化に貢献する
ことは明らかである。
機能分析の結果、セット放熱板への有効な放熱方法及び
セット接地電極との接続方法の代案が考えられればモジ
ュールのヘッダーは不要となり、小形軽量化に貢献する
ことは明らかである。
【００３７】以下、セット放熱板への有効な放熱方法及
びセット接地電極との接続方法について検討した結果
を、前記の従来例を示した図４を用いて説明する。
びセット接地電極との接続方法について検討した結果
を、前記の従来例を示した図４を用いて説明する。
【００３８】図４においてモジュールのヘッダー１１を
とり去り、セット放熱板に直接基板１２とヒートシンク
１３ａを取り付ければ、上記目的を達成出来ることは明
らかである。なぜならば、放熱の大部分はセット放熱板
から大気中によるものであり、この場合の総熱抵抗はモ
ジュールヒートシンク部熱抵抗＋モジュールヘッダー部
熱抵抗＋セット放熱板部熱抵抗の総和で近似される、こ
こでモジュールヘッダー部を取り去った場合、総熱抵抗
は低下する。
とり去り、セット放熱板に直接基板１２とヒートシンク
１３ａを取り付ければ、上記目的を達成出来ることは明
らかである。なぜならば、放熱の大部分はセット放熱板
から大気中によるものであり、この場合の総熱抵抗はモ
ジュールヒートシンク部熱抵抗＋モジュールヘッダー部
熱抵抗＋セット放熱板部熱抵抗の総和で近似される、こ
こでモジュールヘッダー部を取り去った場合、総熱抵抗
は低下する。
【００３９】また、同図で電気抵抗を説明すると、チッ
プ１４ａの裏面部のＦＥＴチップ部ソース電極からセッ
ト放熱板部に至る総電気抵抗は、モジュールヒートシン
ク部抵抗＋モジュールヘッダー部抵抗＋セット放熱板部
抵抗の総和で表わされる、ここでモジュールヘッダー部
を取り去った場合総電気抵抗は低下する。
プ１４ａの裏面部のＦＥＴチップ部ソース電極からセッ
ト放熱板部に至る総電気抵抗は、モジュールヒートシン
ク部抵抗＋モジュールヘッダー部抵抗＋セット放熱板部
抵抗の総和で表わされる、ここでモジュールヘッダー部
を取り去った場合総電気抵抗は低下する。
【００４０】以上の説明によりモジュールヘッダー部は
無くとも良いことが解り、小形軽量化の目的を達成する
ことが明らかであろう。
無くとも良いことが解り、小形軽量化の目的を達成する
ことが明らかであろう。
【００４１】本発明は以上の目的を達成するため、基板
に貫通孔を設け、該貫通孔を貫通して、モジュール基板
裏面側に電力増幅用半導体装置のヒートシンク金属部分
の一部あるいは全面を露出させるものである。
に貫通孔を設け、該貫通孔を貫通して、モジュール基板
裏面側に電力増幅用半導体装置のヒートシンク金属部分
の一部あるいは全面を露出させるものである。
【００４２】
【作用】前記の手段によれば、チップキャリアヒートシ
ンクの下面部が基板裏面側に露出し、これらがセット放
熱板に接触されることにより、熱的・電気的に十分な接
合が得られ、良好なモジュール機能を発揮することが出
来る。
ンクの下面部が基板裏面側に露出し、これらがセット放
熱板に接触されることにより、熱的・電気的に十分な接
合が得られ、良好なモジュール機能を発揮することが出
来る。
【００４３】以上一連の作用は、従来のモジュールのヘ
ッダ−を取り去ることにより実現され、この結果モジュ
ール構成部品中最大、最重量のヘッダ−を無くすことで
小形・軽量化の目的を達成することが出来る。
ッダ−を取り去ることにより実現され、この結果モジュ
ール構成部品中最大、最重量のヘッダ−を無くすことで
小形・軽量化の目的を達成することが出来る。
【００４４】以下、本発明の構成について、一実施例と
共に説明をする。
共に説明をする。
【００４５】
【実施例】以下、本発明の一実施例を図１及び図２を用
いて説明する。
いて説明する。
【００４６】図１は、出力段ＦＥＴの搭載部の断面構造
で、図２は、図１の出力段ＦＥＴを搭載した携帯電話機
用高周波出力１．２Ｗクラスのモジュール１０の組み立
て完成状態を示す平面図である。
で、図２は、図１の出力段ＦＥＴを搭載した携帯電話機
用高周波出力１．２Ｗクラスのモジュール１０の組み立
て完成状態を示す平面図である。
【００４７】図において、５３はチップキャリアのＧａ
Ａｓパワ−ＦＥＴ、５４はＳＯＴ−１４３ｍｏｄ．（Ｅ
ＩＡＪ規格）外形のＧａＡｓドライバーＦＥＴである。
Ａｓパワ−ＦＥＴ、５４はＳＯＴ−１４３ｍｏｄ．（Ｅ
ＩＡＪ規格）外形のＧａＡｓドライバーＦＥＴである。
【００４８】４ａは樹脂基板で、その裏面は全面Ｃｕパ
ターン１８ａが施され、スルーホール側面の印刷パタ−
ン（図示せず）により表面接地電極ＧＮＤと電気的に接
続され接地端子となる。１２ａは樹脂基板４ａに設けた
貫通孔、１８はストリップライン、２０はチップ抵抗
で、所定のバイアス電圧を得るためのブリーダ抵抗、高
周波電流ブロック抵抗兼各ＦＥＴへのバイアス電圧供給
用抵抗である。
ターン１８ａが施され、スルーホール側面の印刷パタ−
ン（図示せず）により表面接地電極ＧＮＤと電気的に接
続され接地端子となる。１２ａは樹脂基板４ａに設けた
貫通孔、１８はストリップライン、２０はチップ抵抗
で、所定のバイアス電圧を得るためのブリーダ抵抗、高
周波電流ブロック抵抗兼各ＦＥＴへのバイアス電圧供給
用抵抗である。
【００４９】２１はチップコンデンサ、２２ａ〜ｄはリ
ード、４１はセラミック基板、４２はヒートシンク、４
３はゲート電極、４４はドレイン電極、４７はドレイン
リード、４８はゲートリード、４９はＡｕ−Ｇｅロウ
材、５０はＧａＡｓチップ基板、５１はＡｕワイヤ、５
２はシリコーンレジンである。
ード、４１はセラミック基板、４２はヒートシンク、４
３はゲート電極、４４はドレイン電極、４７はドレイン
リード、４８はゲートリード、４９はＡｕ−Ｇｅロウ
材、５０はＧａＡｓチップ基板、５１はＡｕワイヤ、５
２はシリコーンレジンである。
【００５０】図２のモジュ−ル１０について簡単に説明
すると、入力リード２２ｄより入力された５ｍＷの高周
波電力は、Ｃｕパターン製ストリップライン１８とチッ
プコンデンサ２１で各ＦＥＴとの電気的整合回路を形成
し、ＦＥＴ５４、５３で順次電力増幅され、Ｃｕパター
ン製ストリップライン１８とチップコンデンサ２１によ
り電気的整合回路を形成し出力リード２２ａより約１．
４Ｗに増幅され外部へ出力される機能をもつ。リード２
２ｃは、ゲートバイアス用端子でマイナス５Ｖ乃至０Ｖ
の電圧を供給する。リード２２ｂ１と２２ｂ２は、両Ｆ
ＥＴへの電源電圧供給用端子で０Ｖ乃至プラス５Ｖの電
圧を供給する。
すると、入力リード２２ｄより入力された５ｍＷの高周
波電力は、Ｃｕパターン製ストリップライン１８とチッ
プコンデンサ２１で各ＦＥＴとの電気的整合回路を形成
し、ＦＥＴ５４、５３で順次電力増幅され、Ｃｕパター
ン製ストリップライン１８とチップコンデンサ２１によ
り電気的整合回路を形成し出力リード２２ａより約１．
４Ｗに増幅され外部へ出力される機能をもつ。リード２
２ｃは、ゲートバイアス用端子でマイナス５Ｖ乃至０Ｖ
の電圧を供給する。リード２２ｂ１と２２ｂ２は、両Ｆ
ＥＴへの電源電圧供給用端子で０Ｖ乃至プラス５Ｖの電
圧を供給する。
【００５１】次に、モジュ−ル１０における出力段ＦＥ
Ｔチップキャリア２の搭載部について、図１の断面構造
図を用いて説明する。
Ｔチップキャリア２の搭載部について、図１の断面構造
図を用いて説明する。
【００５２】樹脂基板４ａは、表裏両面に厚さ約２０ミ
クロンのＣｕ箔を貼り、その表面側にはストリップライ
ン１８がエッチング加工法により形成され、裏面側は全
面Ｃｕパターン１８ａが形成される。樹脂基板４ａの裏
面は、セットのヒートシンク（図示せず）に接着され
る。
クロンのＣｕ箔を貼り、その表面側にはストリップライ
ン１８がエッチング加工法により形成され、裏面側は全
面Ｃｕパターン１８ａが形成される。樹脂基板４ａの裏
面は、セットのヒートシンク（図示せず）に接着され
る。
【００５３】ＧａＡｓパワ−ＦＥＴ５３は樹脂基板４ａ
の貫通孔１２ａにはめ込まれ、ＧａＡｓパワ−ＦＥＴ５
３のヒートシンク４２の下面部はＡｕメッキ７ｂを施し
ている。ドレインリード４７とゲートリード４８は、は
んだ３により各ストリップライン１８に接続された構造
となっている。
の貫通孔１２ａにはめ込まれ、ＧａＡｓパワ−ＦＥＴ５
３のヒートシンク４２の下面部はＡｕメッキ７ｂを施し
ている。ドレインリード４７とゲートリード４８は、は
んだ３により各ストリップライン１８に接続された構造
となっている。
【００５４】次に、モジュール１０の組み立て方法につ
いて説明する。
いて説明する。
【００５５】最初に、図２に示されるように、樹脂基板
４ａが用意される。
４ａが用意される。
【００５６】その後樹脂基板４ａの表面側の所定箇所に
スクリーン印刷法によりペーストはんだを印刷する、つ
ぎに、はんだ印刷された所定箇所にチップコンデンサ２
１、チップ抵抗２０、リード端子２２ａ〜２２ｄ、ＳＯ
Ｔ−１４７ｍｏｄタイプドライバー用ＧａＡｓーＦＥＴ
チップキャリア５４、出力用ＧａＡｓパワーＦＥＴチッ
プキャリア５３を搭載し、ペーストはんだの粘性により
仮止めする。この時必要に応じて組み立て治具を使用す
ると、特にリード取り扱い時は作業が容易となる。
スクリーン印刷法によりペーストはんだを印刷する、つ
ぎに、はんだ印刷された所定箇所にチップコンデンサ２
１、チップ抵抗２０、リード端子２２ａ〜２２ｄ、ＳＯ
Ｔ−１４７ｍｏｄタイプドライバー用ＧａＡｓーＦＥＴ
チップキャリア５４、出力用ＧａＡｓパワーＦＥＴチッ
プキャリア５３を搭載し、ペーストはんだの粘性により
仮止めする。この時必要に応じて組み立て治具を使用す
ると、特にリード取り扱い時は作業が容易となる。
【００５７】次に部品搭載完了基板を約２５０°Ｃのヒ
ートブロックに乗せ加熱冷却し、ペーストはんだを溶融
個化させ各部品とはんだ付けを行う。この時各部品は溶
融はんだの表面張力によるセルフアライメント作用が働
き、容易に高位置決め精度を実現出来る。以上でモジュ
ール１０の組み立てが完了し、以降特性選別を行い完製
品となる。なお、モジュール１０のセットへの実装方法
は、セットのヒートシンクに樹脂基板４ａの裏面及びチ
ップキャリア２のヒートシンク４２の裏面をはんだ付け
して行う。
ートブロックに乗せ加熱冷却し、ペーストはんだを溶融
個化させ各部品とはんだ付けを行う。この時各部品は溶
融はんだの表面張力によるセルフアライメント作用が働
き、容易に高位置決め精度を実現出来る。以上でモジュ
ール１０の組み立てが完了し、以降特性選別を行い完製
品となる。なお、モジュール１０のセットへの実装方法
は、セットのヒートシンクに樹脂基板４ａの裏面及びチ
ップキャリア２のヒートシンク４２の裏面をはんだ付け
して行う。
【００５８】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は上記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は上記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００５９】例えば、半導体装置としてチップキャリア
方式の電力増幅用ＦＥＴを用いた例について説明した
が、ベアチップ搭載方式を始めとする電力増幅用半導体
装置全てに適用可能なものである。
方式の電力増幅用ＦＥＴを用いた例について説明した
が、ベアチップ搭載方式を始めとする電力増幅用半導体
装置全てに適用可能なものである。
【００６０】また、上記実施例では、半導体装置のヒ−
トシンクは裏面全面を基板の裏面側に露出しているが、
半導体装置の発熱量に応じてヒ−トシンクの一部のみが
基板の裏面側に露出するようにしてもよいものである。
トシンクは裏面全面を基板の裏面側に露出しているが、
半導体装置の発熱量に応じてヒ−トシンクの一部のみが
基板の裏面側に露出するようにしてもよいものである。
【００６１】更に、モジュ−ルに搭載する半導体の数は
任意であり、そのうち本発明の構成をとる半導体の数も
任意である。
任意であり、そのうち本発明の構成をとる半導体の数も
任意である。
【００６２】
【発明の効果】本願において開示される発明の効果を簡
単に説明すれば、下記の通りである。
単に説明すれば、下記の通りである。
【００６３】半導体装置のヒートシンクの下面部が基板
裏面側に露出し、これらがセット放熱板に接触されるこ
とにより、半導体装置とセット放熱板との間に熱的・電
気的に十分な接合が得られ、良好なモジュール機能を発
揮することが出来る。この結果モジュール構成部品中最
大、最重量のヘッダ−を無くすことで小形・軽量化の目
的を達成することができ、部品点数削減による原価低減
に寄与できる。
裏面側に露出し、これらがセット放熱板に接触されるこ
とにより、半導体装置とセット放熱板との間に熱的・電
気的に十分な接合が得られ、良好なモジュール機能を発
揮することが出来る。この結果モジュール構成部品中最
大、最重量のヘッダ−を無くすことで小形・軽量化の目
的を達成することができ、部品点数削減による原価低減
に寄与できる。
【図１】 本発明のモジュールの一部断面図。
【図２】 本発明のモジュールの平面図。
【図３】 従来のモジュールの平面図。
【図４】 図３のパワーＦＥＴ付近の断面図。
【図５】 ＧａＡｓーＦＥＴ用セラミックチップキャリ
アの平面図。
アの平面図。
【図６】 図５の断面図。
【図７】 図５のセラミックチップキャリアを搭載した
従来のモジュールの一部断面図。
従来のモジュールの一部断面図。
１…ＭＯＳーＦＥＴモジュール、２…チップキャリア、
４…セラミック基板、４ａ…樹脂基板、１０…モジュー
ル、１１…ヘッダー、１２ａ〜ｃ…貫通孔、１８…スト
リップライン、４１…セラミック基板、４２…ヒートシ
ンク、５０…ＧａＡｓ−ＦＥＴチップ、５３…ＧａＡｓ
パワ−ＦＥＴ、５４…ＧａＡｓドライバーＦＥＴ。
４…セラミック基板、４ａ…樹脂基板、１０…モジュー
ル、１１…ヘッダー、１２ａ〜ｃ…貫通孔、１８…スト
リップライン、４１…セラミック基板、４２…ヒートシ
ンク、５０…ＧａＡｓ−ＦＥＴチップ、５３…ＧａＡｓ
パワ−ＦＥＴ、５４…ＧａＡｓドライバーＦＥＴ。
Claims (1)
- 【請求項１】 基板表面上に電気的回路と１個以上の電
力増幅用半導体装置とを有し、前記基板の表面上で前記
電力増幅用半導体装置を前記電気的回路と電気的かつ機
械的に接続する電子装置において、前記基板は電力増幅
用半導体装置のヒートシンクが貫通する貫通孔を有し、
前記電力増幅用半導体装置の１個以上は、前記貫通孔を
貫通して、基板裏面側にヒートシンク金属部分の一部あ
るいは全面を露出させたことを特徴とする電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3327704A JPH05167005A (ja) | 1991-12-11 | 1991-12-11 | 電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3327704A JPH05167005A (ja) | 1991-12-11 | 1991-12-11 | 電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05167005A true JPH05167005A (ja) | 1993-07-02 |
Family
ID=18202053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3327704A Pending JPH05167005A (ja) | 1991-12-11 | 1991-12-11 | 電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05167005A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007105426A1 (ja) * | 2006-02-28 | 2007-09-20 | Kabushiki Kaisha Toyota Jidoshokki | 半導体装置のリペア方法及び半導体装置のリペア装置 |
| KR20180060572A (ko) * | 2016-11-29 | 2018-06-07 | 주식회사 이진스 | 방열 구조를 갖는 소자 패키지 및 그 제조방법 |
-
1991
- 1991-12-11 JP JP3327704A patent/JPH05167005A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007105426A1 (ja) * | 2006-02-28 | 2007-09-20 | Kabushiki Kaisha Toyota Jidoshokki | 半導体装置のリペア方法及び半導体装置のリペア装置 |
| KR20180060572A (ko) * | 2016-11-29 | 2018-06-07 | 주식회사 이진스 | 방열 구조를 갖는 소자 패키지 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2901091B2 (ja) | 半導体装置 | |
| US6975023B2 (en) | Co-packaged control circuit, transistor and inverted diode | |
| US5841183A (en) | Chip resistor having insulating body with a continuous resistance layer and semiconductor device | |
| US20230207440A1 (en) | Semiconductor device | |
| US20220310409A1 (en) | Method to connect power terminal to substrate within semiconductor package | |
| JP2001068498A (ja) | 半導体装置 | |
| JP3450803B2 (ja) | 樹脂封止型半導体装置 | |
| JPS6348901A (ja) | マイクロ波デバイス | |
| JPH05167005A (ja) | 電子装置 | |
| CN107154359B (zh) | 半导体封装结构及其制造方法 | |
| JP2019146323A (ja) | 電源モジュール | |
| US11515238B2 (en) | Power die package | |
| JP2005191367A (ja) | 半導体装置およびその製造方法 | |
| US5650665A (en) | Hybrid integrated circuit device including circuit patterns of different conductivity and circuit elements mounted on an insulating substrate | |
| JPH03238852A (ja) | モールド型半導体集積回路 | |
| JPH04114455A (ja) | 半導体装置及びその実装構造 | |
| JPH08148647A (ja) | 半導体装置 | |
| JP2735920B2 (ja) | インバータ装置 | |
| JP3048707B2 (ja) | 混成集積回路 | |
| JPH0778903A (ja) | 混成集積回路におけるバイアス電圧の供給方法 | |
| JPH08255868A (ja) | 半導体装置およびその製造方法 | |
| JP3193788B2 (ja) | 電子部品搭載用基板 | |
| JP2879503B2 (ja) | 面実装型電子回路装置 | |
| JP2975783B2 (ja) | リードフレームおよび半導体装置 | |
| JP2583507B2 (ja) | 半導体実装回路装置 |