JPH0516452A - Printer - Google Patents
PrinterInfo
- Publication number
- JPH0516452A JPH0516452A JP3198845A JP19884591A JPH0516452A JP H0516452 A JPH0516452 A JP H0516452A JP 3198845 A JP3198845 A JP 3198845A JP 19884591 A JP19884591 A JP 19884591A JP H0516452 A JPH0516452 A JP H0516452A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- engine
- printer
- bit map
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Record Information Processing For Printing (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明はプリンタに関するもので
ある。更に詳しくは、画像データをエンジンにDMA転
送する際のメモリ制御に特徴を有するプリンタに関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printer. More specifically, the present invention relates to a printer characterized by memory control at the time of DMA transfer of image data to an engine.
【0002】[0002]
【従来の技術】レーザープリンタ等においては、ビット
マップメモリに展開された画像データのエンジンへの転
送は、DMAコントローラ(Direct Memory Access Cont
roller,以下「DMA」という)又はCPU(Central Pr
ocessing Unit)によって行われている。この画像データ
をエンジンに転送するという作業は、単にメモリからデ
ータを読み込み、それをエンジンに流してやるという作
業(具体的にはシフトレジスタへの書き込み)である。効
率上、このような単純作業をCPUで行う必要はないの
で、従来より、CPUとは独立に動作するDMAを用い
たDMA転送により行うのが一般的である。2. Description of the Related Art In a laser printer or the like, transfer of image data expanded in a bit map memory to an engine is performed by a DMA controller (Direct Memory Access Controller).
roller, hereinafter referred to as "DMA") or CPU (Central Pr
Ocessing Unit). The task of transferring this image data to the engine is simply the task of reading the data from the memory and sending it to the engine (specifically, writing to the shift register). For efficiency, it is not necessary for the CPU to perform such a simple operation. Therefore, conventionally, it is general to perform the DMA transfer using the DMA that operates independently of the CPU.
【0003】DMA転送の際には、画像データがエンジ
ンへ送られるだけで、メモリに対する処理は他に何も行
われない。従って、ビットマップメモリからエンジンへ
画像データが転送された後でも、ビットマップメモリ上
に画像データが残った状態にある。At the time of DMA transfer, only image data is sent to the engine, and nothing else is done to the memory. Therefore, even after the image data is transferred from the bitmap memory to the engine, the image data remains in the bitmap memory.
【0004】ここで、ビットマップメモリとは、1ビッ
トが1ドットに対応して画像情報が記録されるメモリ領
域において、仮想的な1ページ又はその一部が形成され
るメモリをいう。また、エンジンとは、シフトレジスタ
から出てくるビデオデータを用いて画像形成する機械的
な部分をいう。Here, the bit map memory means a memory in which one virtual page or a part thereof is formed in a memory area in which image information is recorded in which one bit corresponds to one dot. The engine means a mechanical portion that forms an image using the video data output from the shift register.
【0005】上記のように、ビットマップメモリからエ
ンジンへ画像データを転送した後も、ビットマップメモ
リ上には画像データが残っているので、新たに次のペー
ジを作成する際には、まずビットマップメモリのクリア
を行う必要がある。従来より、このクリアは、ソフトウ
ェア及びそれに従ってクリア制御を行うCPUによって
行われている。As described above, since the image data remains in the bitmap memory even after the image data is transferred from the bitmap memory to the engine, when the new page is newly created, the bit data is first transmitted. It is necessary to clear the map memory. Conventionally, this clear is performed by software and a CPU that performs clear control according to the software.
【0006】[0006]
【発明が解決しようとする課題】しかし、クリアすべき
ビットマップメモリ領域はかなり広い。例えば、ビット
マップメモリに書き込まれている画像データとして、A
4サイズ原稿1ページ分の画像データを想定した場合、
そのメモリ領域は約1Mバイトである。従って、この広
いメモリ領域をクリアしようとすると非常に時間がかか
り、プリンタ全体の処理能力(パフォーマンス)が低下し
てしまうといった問題がある。However, the bit map memory area to be cleared is quite large. For example, if the image data written in the bitmap memory is A
Assuming image data for one page of a 4-size original,
The memory area is about 1 Mbyte. Therefore, there is a problem that it takes a very long time to clear this wide memory area, and the processing capability (performance) of the entire printer is lowered.
【0007】そこで、このような問題点を解決すべく、
本発明では短時間でビットマップメモリ領域をクリアす
ることができるプリンタを提供することを目的としてい
る。Therefore, in order to solve such a problem,
An object of the present invention is to provide a printer that can clear a bitmap memory area in a short time.
【0008】[0008]
【課題を解決するための手段】上記の目的を達成するた
め本発明のプリンタは、ビットマップメモリに展開され
た画像データを該ビットマップメモリからアドレスカウ
ンタによって特定された領域の画像データ単位で順に出
力した後に、エンジンへのDMA転送を行うプリンタに
おいて、前記特定された領域の画像データの出力が行わ
れるごとに、該領域のクリアを行うクリア手段を設けた
ことを特徴としている。In order to achieve the above-mentioned object, the printer of the present invention is arranged such that the image data expanded in the bit map memory is sequentially arranged from the bit map memory in the unit of image data of the area specified by the address counter. In the printer that performs DMA transfer to the engine after the output, a clearing unit that clears the specified area each time the image data of the specified area is output is provided.
【0009】前記クリア手段は、前記特定された領域に
所定のデータ、例えば0(ゼロ)を書き込むことによりク
リアを行うように構成することができる。The clearing means may be configured to perform clearing by writing predetermined data, for example, 0 (zero) in the specified area.
【0010】[0010]
【作用】このような構成によれば、前記特定された領域
の画像データを出力してからアドレスカウンタが次の領
域を特定するアドレスにカウントアップするまでは、ア
ドレスカウンタは同じ値を示しているので、例えばカウ
ントアップ前のアドレスカウンタ値を用いて同じ領域に
ゼロを書き込むことによって、全てのデータの転送終了
後にCPUでクリアする必要がなくなる。According to this structure, the address counter keeps the same value until the address counter counts up to the address for specifying the next area after the image data of the specified area is output. Therefore, for example, by writing zero to the same area using the address counter value before counting up, it is not necessary for the CPU to clear it after the transfer of all data is completed.
【0011】[0011]
【実施例】以下、本発明の実施例(レーザプリンタ)を図
面に基づいて説明する。図1は本実施例の要部構成を示
すブロック図であり、図2はそれを含むシステム構成を
示す図である。Embodiments (laser printers) of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing the configuration of the main part of this embodiment, and FIG. 2 is a diagram showing the system configuration including it.
【0012】図2に示すように、本実施例は主として、
各部の制御を行うCPU1,DMA転送を行うDMA
2,メモリとしてRAM3及びROM4,操作等に用い
るパネル(PANEL)5並びにエンジンインターフェー
ス(ENGINE I/F)6から成る。As shown in FIG. 2, this embodiment mainly
CPU1 for controlling each unit, DMA for DMA transfer
2, a RAM 3 and a ROM 4 as a memory, a panel (PANEL) 5 used for operations, and an engine interface (ENGINE I / F) 6.
【0013】また、図1との関係では、RAM3にはD
RAM23等が含まれており、DMA2にはアドレスカ
ウンタ21等が含まれており、エンジンインターフェー
ス6にはシフトレジスタ22等が含まれている。更に、
図2の構成には図1に示すゼロゲート25が加えられ
る。前記DMA2は、制御上、ビットマップメモリを構
成するDRAM23とエンジンとの間に存在し、直接デ
ータの転送を行う。Further, in relation to FIG.
The RAM 23 and the like are included, the DMA 2 includes an address counter 21 and the like, and the engine interface 6 includes a shift register 22 and the like. Furthermore,
The zero gate 25 shown in FIG. 1 is added to the configuration of FIG. The DMA2 exists between the DRAM 23, which constitutes a bitmap memory, and the engine for control purposes, and directly transfers data.
【0014】次に、エンジンへの画像データのDMA転
送について、図1に基づいて説明する。
(1)先ずCPU1のバス権を得る。通常、データバスや
アドレスバスはCPU1により支配されている。そこ
で、転送を行うという信号をDMA2から送ってやるこ
とにより、CPU1に前記データバス等の制御を放棄さ
せて、バス権を得るのである。Next, DMA transfer of image data to the engine will be described with reference to FIG. (1) First, the bus right of the CPU 1 is obtained. Normally, the data bus and address bus are dominated by the CPU 1. Therefore, by sending a signal from the DMA 2 to transfer, the CPU 1 is given up control of the data bus and the like, and the bus right is obtained.
【0015】(2)アドレスカウンタ21に示されたビッ
トマップメモリ領域の画像データを読み出す。アドレス
カウンタ21は、アドレスバスにつながっており、DR
AM23のビットマップメモリ領域をアドレスカウンタ
21が特定すると、DRAM23がセレクトされている
という信号(/DRAMSEL)がアドレスデコーダ24
からDRAM23に送られる。(2) The image data in the bit map memory area indicated by the address counter 21 is read. The address counter 21 is connected to the address bus and
When the address counter 21 specifies the bit map memory area of the AM 23, a signal (/ DRAMSEL) indicating that the DRAM 23 is selected is sent to the address decoder 24.
Sent to the DRAM 23.
【0016】(3)DRAM23からデータバスにのって
きた画像データをシフトレジスタ22に転送し、ストア
する。このとき、DMA2は適正なタイミングで画像デ
ータを順次シフトレジスタ22へ転送する。データバス
でビットマップメモリから転送されてきた画像データが
シフトレジスタ22に書き込まれると、エンジンの方か
らビデオデータ(VIDEO)を要求する信号、即ちビデ
オクロック(VIDEO CLOCK)がパルス状に送ら
れてくる。パルスが1つ入ってきたら1ビットをビデオ
信号として出力する。本実施例はレーザプリンタである
ので、1ビットずつ順に出力していくレーザの値はシリ
アル的である。従って、パラレルのデータをシフトレジ
スタ22に入れてシリアルに出力するために、エンジン
が要求するタイミングで出力が行われる。(3) The image data transferred from the DRAM 23 to the data bus is transferred to the shift register 22 and stored. At this time, the DMA 2 sequentially transfers the image data to the shift register 22 at an appropriate timing. When the image data transferred from the bitmap memory via the data bus is written in the shift register 22, a signal requesting video data (VIDEO), that is, a video clock (VIDEO CLOCK) is sent from the engine in pulses. come. When one pulse is input, 1 bit is output as a video signal. Since this embodiment is a laser printer, the value of the laser that outputs one bit at a time is serial. Therefore, in order to put parallel data in the shift register 22 and output it serially, output is performed at the timing required by the engine.
【0017】(4)アドレスデコーダ24の方からゼロゲ
ート25へ信号(/ZEROGATE)が入り、かつ、D
RAM23にライト信号が入ると、DRAM23はオー
ルゼロのデータ(D0〜D7)を読み込む。
(5)アドレスカウンタ21は、まだ画像データを読み出
した所の領域を示しているので、そのアドレス値を用い
て元からあるビットマップメモリ領域にゼロを書き込
む。
(6)CPU1へバス権を返す。(4) A signal (/ ZEROGATE) is input from the address decoder 24 to the zero gate 25, and D
When a write signal is input to the RAM 23, the DRAM 23 reads all-zero data (D0 to D7). (5) Since the address counter 21 still indicates the area where the image data has been read out, zero is written in the original bitmap memory area using the address value. (6) Return the bus right to CPU1.
【0018】以上の(1)〜(6)の動作を繰り返し、全ての
画像データを転送する。(3)でシフトレジスタ22へ画
像データが転送されるごとに、(5)で画像データはクリ
アされてしまうので、全ての画像データを転送した後で
クリアする必要はない。The above operations (1) to (6) are repeated to transfer all the image data. Every time the image data is transferred to the shift register 22 in (3), the image data is cleared in (5), so it is not necessary to clear it after transferring all the image data.
【0019】アドレスカウンタ21で特定される領域の
DMA転送を繰り返す((1)〜(6))にあたり、(6)で一旦
CPUにバス権を返している。これは、前記(3)におい
てエンジンが要求するタイミングをとるための時間中、
CPU1を動作させるためである。例えば8ビット単位
で考えると、シフトレジスタ22に書き込まれた8ビッ
トの画像データを、クロックに従って1ビットずつエン
ジンに出力したとき、画像が途切れないようにタイミン
グをとる必要がある。シフトレジスタ22の未出力の画
像データがなくなってしまうと、そこで画像が途切れて
しまうので、途切れないようなタイミングでバス権を得
るように構成されている。例えば、4ビット出力したと
きに、(1)で再びDMA2が起動してシフトレジスタ2
2に書き込むという動作を繰り返すようになっている。In repeating the DMA transfer of the area specified by the address counter 21 ((1) to (6)), the bus right is once returned to the CPU in (6). This is during the time to take the timing required by the engine in (3) above,
This is for operating the CPU 1. For example, in terms of 8-bit units, when 8-bit image data written in the shift register 22 is output to the engine bit by bit in accordance with a clock, it is necessary to take timing so that the image is not interrupted. When the unoutputted image data of the shift register 22 is lost, the image is interrupted there, so that the bus right is acquired at a timing that does not interrupt the image. For example, when 4 bits are output, the DMA2 is activated again by (1) and the shift register 2
The operation of writing to 2 is repeated.
【0020】[0020]
【発明の効果】以上説明した通り本発明によれば、ビッ
トマップメモリに展開された画像データを該ビットマッ
プメモリからアドレスカウンタによって特定された領域
の画像データ単位で順に出力した後に、エンジンへのD
MA転送を行うプリンタにおいて、前記特定された領域
の画像データの出力が行われるごとに、該領域のクリア
を行うクリア手段が設けられているので、短時間でビッ
トマップメモリ領域をクリアすることができるプリンタ
を実現することができる。その結果、プリンタの処理能
力を大幅に向上させることができる。また、メモリー領
域をクリアするためのソフトウェアが不要になるので、
全体としてプログラムの大きさを小さくすることができ
るという効果もある。As described above, according to the present invention, the image data expanded in the bit map memory is sequentially output from the bit map memory in the unit of image data in the area specified by the address counter, and then output to the engine. D
A printer that performs MA transfer is provided with a clear unit that clears the specified area each time image data of the specified area is output, so that the bitmap memory area can be cleared in a short time. It is possible to realize a printer that can. As a result, the processing capacity of the printer can be significantly improved. Also, since software for clearing the memory area is not required,
There is also an effect that the size of the program can be reduced as a whole.
【図1】本発明の実施例の要部構成を示すブロック図。FIG. 1 is a block diagram showing a main configuration of an embodiment of the present invention.
【図2】本発明の実施例のシステムの構成を示す図。FIG. 2 is a diagram showing a configuration of a system according to an embodiment of the present invention.
1 …CPU
2 …DMA
3 …RAM
4 …ROM
5 …パネル(PANEL)
6 …エンジンインターフェース(ENGINE I/
F)
21 …アドレスカウンタ
22 …シフトレジスタ
23 …DRAM
24 …アドレスデコーダ
25 …ゼロゲート1 ... CPU 2 ... DMA 3 ... RAM 4 ... ROM 5 ... Panel (PANEL) 6 ... Engine interface (ENGINE I /
F) 21 ... Address counter 22 ... Shift register 23 ... DRAM 24 ... Address decoder 25 ... Zero gate
Claims (3)
タを該ビットマップメモリからアドレスカウンタによっ
て特定された領域の画像データ単位で順に出力した後
に、エンジンへのDMA転送を行うプリンタにおいて、 前記特定された領域の画像データの出力が行われるごと
に、該領域のクリアを行うクリア手段を設けたことを特
徴とするプリンタ。1. A printer that performs DMA transfer to an engine after sequentially outputting image data expanded in a bit map memory in image data units of an area specified by an address counter from the bit map memory, A printer provided with clearing means for clearing the image area every time image data is output.
定のデータを書き込むことによりクリアを行うことを特
徴とする請求項1に記載のプリンタ。2. The printer according to claim 1, wherein the clearing means performs the clearing by writing predetermined data in the specified area.
とする請求項2に記載のプリンタ。3. The printer according to claim 2, wherein the predetermined data is zero.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3198845A JPH0516452A (en) | 1991-07-11 | 1991-07-11 | Printer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3198845A JPH0516452A (en) | 1991-07-11 | 1991-07-11 | Printer |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0516452A true JPH0516452A (en) | 1993-01-26 |
Family
ID=16397875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3198845A Pending JPH0516452A (en) | 1991-07-11 | 1991-07-11 | Printer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0516452A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114594905A (en) * | 2020-12-04 | 2022-06-07 | 国际商业机器公司 | Self-clearing Data Movement Assistance (DMA) engine |
-
1991
- 1991-07-11 JP JP3198845A patent/JPH0516452A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114594905A (en) * | 2020-12-04 | 2022-06-07 | 国际商业机器公司 | Self-clearing Data Movement Assistance (DMA) engine |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0378651B2 (en) | ||
JPH0516452A (en) | Printer | |
JPS62173526A (en) | Page buffer control system | |
JP3079956B2 (en) | Printer | |
JPS6330256A (en) | Printer | |
JPS617769A (en) | Image memory write control system | |
JP2712414B2 (en) | Image storage circuit | |
JPS61153770A (en) | Image processor | |
JP3166323B2 (en) | Image processing device | |
JP4457511B2 (en) | Image output apparatus and data erasing method used therefor | |
JPS61131033A (en) | Control system of ring buffer | |
JP2581144B2 (en) | Bus control device | |
KR940005003Y1 (en) | Dynamic memory access system | |
JP3039554B2 (en) | Memory access circuit and output device | |
JP3031074B2 (en) | Image processing device | |
JPS6159563A (en) | Bus control system | |
JPH03133672A (en) | Image forming apparatus | |
JPH07253921A (en) | Writing and reading method for image memory | |
JPS59172881A (en) | Picture information processing system | |
JPS61252173A (en) | Printer-controlling system | |
JPH0567983B2 (en) | ||
JPH04140162A (en) | Printer | |
KR20020058419A (en) | Smart media controller optimized on writing stream data | |
JPH026956A (en) | Method and device for layout scanner contour processing | |
JPH044953B2 (en) |