JPH04140162A - Printer - Google Patents

Printer

Info

Publication number
JPH04140162A
JPH04140162A JP26201190A JP26201190A JPH04140162A JP H04140162 A JPH04140162 A JP H04140162A JP 26201190 A JP26201190 A JP 26201190A JP 26201190 A JP26201190 A JP 26201190A JP H04140162 A JPH04140162 A JP H04140162A
Authority
JP
Japan
Prior art keywords
data
port
memory
sam
page
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26201190A
Other languages
Japanese (ja)
Inventor
Shinichi Oe
大江 愼一
Shingo Togawa
戸川 信吾
Kazuhiko Ito
和彦 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Tottori Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Tottori Sanyo Electric Co Ltd, Sanyo Electric Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP26201190A priority Critical patent/JPH04140162A/en
Publication of JPH04140162A publication Critical patent/JPH04140162A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To enable the high-speed processing of print data by using a dual port memory as page memory. CONSTITUTION:One page of print data is put together and bit map-developed on the RAM port 22 in a dual port memory. Then, when MPU21 conducts a read transfer cycle to the dual port memory 22 with RA=m-address and CA(column address)=0-address, data for the first line is transferred in a moment to SAM port. Subsequently, when a serial clock 29 is sent out from a controller part 24 to the SAM port, the clock is inputted not only to FIFO buffer 25 but also to a counter part 23 so that the number of read data from the SAM port is reckoned. Then, interrupt is applied to a microprocessor 21 by the count end signal 32 of the number to inform that all data of the SAM port have been read out. In response to this, the microprocessor 21 renews a row address by one(RA=m+1) to conduct a read transfer cycle to transfer data in the following line to the SAM port.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は印刷装置に係り、特にホストコンピュータ等の
上位装置から送られて来る印刷データに基づいて用紙上
に印刷を行なういわゆるページプリンタに関するもので
ある。
DETAILED DESCRIPTION OF THE INVENTION (a) Industrial Application Field The present invention relates to a printing device, and particularly to a so-called page printer that prints on paper based on print data sent from a host computer or other host device. It is something.

(ロ)従来の技術 一般に、ホストコンピュータから送られて来るデータに
基づいて印刷するプリンタは第5図に示した如く構成さ
れている。
(b) Prior Art Generally, a printer that prints based on data sent from a host computer is constructed as shown in FIG.

第5図に示すように、そのデータを一旦システムRAM
(4)内のページバッファに格納し、その内容に応じて
、例えば文字コードの場合にはそれに対応したフォント
データをフォントメモリ(5)より取り出し、通常DR
AMで構成されるベジメモリ(6)上にビットマツプ展
開する。さらにそのビットマツプデータをビデオインタ
ーフェース(7)に転送し、そこでシリアルなビデオ信
号に変換してプリンタエンジン(8)へ送出する。そし
てプリンタエンジン(8)はそのビデオ信号に応じてラ
スク走査して用紙上に印刷を行なう。
As shown in Figure 5, the data is temporarily stored in the system RAM.
(4), and according to its contents, for example, in the case of a character code, the corresponding font data is retrieved from the font memory (5), and normally the DR
A bitmap is developed on the vegetable memory (6) composed of AM. Further, the bitmap data is transferred to the video interface (7), where it is converted into a serial video signal and sent to the printer engine (8). Then, the printer engine (8) performs rask scanning according to the video signal and prints on the paper.

従来、ページメモリ (6)からビデオインターフェー
ス(7)へのビットマツプデータの転送は、マイクロプ
ロセッサ(2)あるいはスピードを要求する場合にはダ
イレクトメモリアクセス(DMA)(図示せず)によっ
て、システムバス(9)(1o)を通して行なっていた
Traditionally, the transfer of bitmap data from the page memory (6) to the video interface (7) is accomplished via the system bus using a microprocessor (2) or, if speed is required, direct memory access (DMA) (not shown). (9) This was done through (1o).

しかし、この方式では処理スピードには自ずと限界が有
り、中・高速プリンタにはとても対応できるものではな
かった。
However, this method naturally has a limit to its processing speed, and is not suitable for medium to high speed printers.

そこで、より高速処理を行なう手段としてシステムバス
とは別に、もう一つのマイクロプロセッサあるいは描画
専用プロセッサが管理するバスを設け、フォントメモリ
(5)、ページメモ1バビデオインターフエースをその
上に配置することによって、ホストからのデータの処理
(コード解析等)と並行にビットマツプ展開などの画像
処理を行なわせる方式が考案されている(例えば日本電
気株式会社製PC−PR601などがある)。
Therefore, as a means to perform faster processing, a bus managed by another microprocessor or a processor dedicated to drawing is provided in addition to the system bus, and the font memory (5) and page memo 1/video interface are placed on it. Accordingly, a system has been devised in which image processing such as bitmap development is performed in parallel with data processing (code analysis, etc.) from the host (for example, there is the PC-PR601 manufactured by NEC Corporation).

また別の方式として、ビットマツプデータをビデオイン
ターフェースに転送させるバス(11)を設けてページ
メモリ(6)へのバスを二重化し、転送させている間も
それ以外の空いているメモリ空間に次のページデータを
ビットマツプ展開させることによって、高速化を図るこ
とも考え出されている(特開昭63−1547などに詳
しい)。
Another method is to provide a bus (11) for transferring the bitmap data to the video interface, and make the bus to the page memory (6) redundant. It has also been devised to increase the speed by developing the page data into a bitmap (see Japanese Patent Application Laid-Open No. 1547-1987 for details).

(ハ)発明が解決しようとする課題 しかしながら、前者の場合ページメモリにアクセスでき
るバスは一つである為、ビットマツプデータの転送と描
画(ビットマツプ展開)とは同時に行なえず高速化にも
限界がある。
(c) Problems to be solved by the invention However, in the former case, since there is only one bus that can access the page memory, bitmap data transfer and drawing (bitmap expansion) cannot be performed at the same time, and there is a limit to speeding up. be.

また、例え後者の様にページメモリへのバスを二重化し
ても回路は複雑になり、しかもメモリチップ1個当たり
の容量が増えつつある現在、ビットマツプデータの転送
部分と描画部分を共存させるべくページメモリを分割す
るにも、バス分離はチップ単位でないと行なえない為、
自由に分割及び管理を行なうことが大変困難であるなど
の欠点がある。
In addition, even if the bus to the page memory is duplicated as in the latter case, the circuit becomes complicated, and the capacity per memory chip is increasing, so it is necessary to make the bitmap data transfer part and the drawing part coexist. Even when dividing page memory, bus separation can only be done on a chip-by-chip basis.
It has the disadvantage that it is very difficult to divide and manage it freely.

(ニ)課題を解決するための手段 本発明では、RAMポートとSAMポートからなるデュ
アルポートメモリによって構成されるページメモリを有
し、上位装置から送られて来る印刷データに基づいて印
刷情報を訪記RAMポート上にビットマツプ展開する手
段と、展開されたビットマツプデータを転送開始先頭ア
ドレスを指定してRAMポートからSAMポートへ転送
する手段と、そのデータをSAMポートから読み出し、
読み出したデータを直列のデータに変換してプリンタ機
構部側へ送出する手段とを有することを特徴とする。
(d) Means for Solving the Problems The present invention has a page memory composed of a dual port memory consisting of a RAM port and a SAM port, and print information is accessed based on print data sent from a host device. means for expanding a bitmap onto the RAM port; means for transferring the expanded bitmap data from the RAM port to the SAM port by specifying a transfer start address; reading the data from the SAM port;
It is characterized by comprising means for converting the read data into serial data and sending it to the printer mechanism side.

(ホ)作用 本発明は、ページメモリにRAMポートとSAM(シリ
アルアクセスメモリ)ポートからなるデュアルポートメ
モリを採用する。
(E) Function The present invention employs a dual port memory consisting of a RAM port and a SAM (serial access memory) port for the page memory.

従って、バスを二重化することなしにビットマツプデー
タの送出と描画が同時に行なえるようになり、印刷デー
タの高速処理が可能となる。
Therefore, sending and drawing of bitmap data can be performed simultaneously without duplicating buses, and high-speed processing of print data becomes possible.

また、ページメモリからの送出データの先頭アドレスと
SAMポートから送出させるデータの数を任意に設定す
る手段を設けることによって、ページメモリの分割ある
いは1ペ一ジ分のメモリの割当てなどが自由に行なえる
ようになる。
In addition, by providing a means to arbitrarily set the start address of the data to be sent from the page memory and the number of data to be sent from the SAM port, it is possible to freely divide the page memory or allocate memory for one page. Become so.

(へ)実施例 本発明の実施例の中でページメモリとビデオインターフ
ェース周辺の構成を第1図に、そして1ページの用紙上
の走査線とそのデータのページメモリへの割り付けの対
応の様子を第2図に示した。
(F) Embodiment In an embodiment of the present invention, the configuration of the page memory and video interface periphery is shown in FIG. It is shown in Figure 2.

以下それらに沿って説明を行なう。The explanation will be given below.

まず、ホストから送られて来る印刷データは、1ペ一ジ
分をまとめてデュアルポートメモリ中のRAMポート(
22)上にビットマツプ展開する。
First, the print data sent from the host is stored in one page at a time in the RAM port of the dual port memory (
22) Expand the bitmap on top.

第2図(a)に示すように、1ページ当たりの走査線数
をN本とすると、そのデータのページメモリへの割り付
けは第2図(b)のようになっている。つまり、RAM
ポートはDRAMで構成されている為、MPU (21
)によっであるロウアドレス(RA)で指定された行の
先頭から、例えばRA=m番地、 CA (カラムアド
レス)=O番地で指定された場所から、1木目(IH)
、2木目(2H)・・・N木目(NH)と順にカラムア
ドレスとロウアドレスを突進しながら走査線データが格
納されていることになる。
As shown in FIG. 2(a), if the number of scanning lines per page is N, the data is allocated to the page memory as shown in FIG. 2(b). In other words, RAM
Since the port is composed of DRAM, MPU (21
), from the beginning of the row specified by a certain row address (RA), for example, from the place specified by RA = address m, CA (column address) = address O, the first wood (IH)
, 2nd grain (2H), .

そして、印刷動作に移行すべく、そのRAMボ−トに展
開されたビットマツプデータをプリンタエンジン側へ送
出する作業を開始する。
Then, in order to move on to the printing operation, work is started to send the bitmap data developed in the RAM boat to the printer engine side.

その手順は、まずRA=m、 CA=Oとしてデュアル
ポートメモリ(22)に対してリード転送サイクルを行
なう(第3図(C))。すると第3図(b)に示した最
初の一持分のデータ、つまりRA=mで指定されたIH
〜4Hの途中までのデータが図中矢印(33)で示すご
と<SAMポートへ瞬時に転送される。本発明ではデー
タ長を16ビツト幅、一つのメモリチップのカラムアド
レスを9ビツト(512)としているため、−度に16
ビツト×512のデータがSAMポートへ送られること
になる。
The procedure is to first perform a read transfer cycle to the dual port memory (22) with RA=m and CA=O (FIG. 3(C)). Then, the data of the first stake shown in Figure 3(b), that is, the IH specified by RA=m
The data up to the middle of 4H is instantaneously transferred to the SAM port as indicated by the arrow (33) in the figure. In the present invention, the data length is 16 bits wide and the column address of one memory chip is 9 bits (512).
Data of bits x 512 will be sent to the SAM port.

次にコントローラ部(24)よりSAMポートへシリア
ルクロック(29)を送出すると、16ビツト幅のパラ
レルデータ(30)がそのクロックに従ってCA=Oか
ら順次読み出されてFIFOバッファ(25)へと入力
される。その読み出されるタイミングの様子を第3図(
2)、(3)に示す。データがある程度入力されてFI
FOバッファ(25)がフルになると、その信号(31
)、第3図(4)を受けてコントローラ部(24)はク
ロックの送出を中断する。そして、FIFOバッファ(
25)から並列直列変換部(26)を通してエンジン側
へデータが転送されて、FIFOバッファ(25)内に
空きが生じると、その分だけ再びSAMポートからFI
FOバッファ(25)へデータを転送すべくクロックを
発生させる。
Next, when the controller unit (24) sends the serial clock (29) to the SAM port, 16-bit wide parallel data (30) is sequentially read out from CA=O according to the clock and input to the FIFO buffer (25). be done. Figure 3 (
2) and (3). A certain amount of data has been entered and the FI
When the FO buffer (25) becomes full, its signal (31
), in response to (4) in FIG. 3, the controller section (24) interrupts clock transmission. And the FIFO buffer (
When data is transferred from 25) to the engine side through the parallel-serial converter (26) and free space is created in the FIFO buffer (25), the FIFO is transferred from the SAM port again to the FIFO buffer (25).
A clock is generated to transfer data to the FO buffer (25).

また、このクロックはカウンタ部(23)へも入力され
、SAMポートからの読み出しデータ数をカウントでき
るようになっている。そして、予めカウント値(−持分
のデータ数、この場合512)をプリセットして置き、
その数のカウント終了信号(32)、第3図(5)にて
マイクロプロセッサ(21)に割り込みがかかり、SA
Mポートのデータが全て読み出されて空になったことを
知らせる。
This clock is also input to a counter section (23), so that the number of data read from the SAM port can be counted. Then, preset the count value (-number of equity data, in this case 512),
The count end signal (32) of that number causes an interrupt to the microprocessor (21) at (5) in FIG.
Notifies that all data in the M port has been read and is now empty.

これを受けてマイクロプロセッサ(21)は、今度はロ
ウアドレスを1つ突進して(RA−m+1)リード転送
サイクルを行ない(第3図(d))、次の行のデータを
SAMポートへ転送する。そして再びFIFOバッファ
(25)へのパラレルデータの送出を行ない、以後これ
らの動作を繰り返すことによって、1ペ一ジ分のビット
マツプデータの送出を完了する。
In response to this, the microprocessor (21) advances the row address by one (RA-m+1), performs a read transfer cycle (Figure 3(d)), and transfers the next row of data to the SAM port. do. Then, parallel data is sent to the FIFO buffer (25) again, and by repeating these operations, the sending of one page's worth of bitmap data is completed.

而して、ビットマツプデータ送出中のマイクロプロセッ
サ(21)の仕事は、リード転送サイクルを行なうだけ
であり、RAMポートへのバスをデータ送出用に占有す
るのもこの時だけである。この時間は第3図(c)、(
d)から明らかなようにほんのわずかである。従って、
はとんどの時間を次のページのデータ処理に、例えば空
いているメモリ空間、あるいは1ページ中の既に送出し
終った部分へのビットマツプ展開に当てることができる
Thus, the work of the microprocessor (21) during bitmap data transmission is only to perform read transfer cycles, and this is the only time the microprocessor (21) occupies the bus to the RAM port for data transmission. This time is shown in Figure 3(c), (
As is clear from d), the amount is very small. Therefore,
Most of the time can be devoted to data processing of the next page, for example, to a free memory space or to bitmap expansion to a portion of a page that has already been sent out.

そのため、印刷データの高速処理、果ては高速印刷が可
能となる。
Therefore, high-speed processing of print data and even high-speed printing are possible.

また、リード転送サイクル時にカラムアドレスを任意に
指定することで転送開始先頭アドレスが自由に設定でき
、しかもカウンタ部へのプリセット値を変えることで一
行当たりのデータ転送数を任意に設定できる。従って1
ペ一ジ分のメモリの割り付け、あるいはメモリの分割方
法(分割数やその容量等の設定)が自由に選択でき、様
々な要求に対応することが可能となった。
Further, by arbitrarily specifying a column address during a read transfer cycle, the transfer start address can be freely set, and by changing the preset value to the counter section, the number of data transfers per row can be arbitrarily set. Therefore 1
The memory allocation for one page or the method of dividing the memory (setting the number of divisions, its capacity, etc.) can be freely selected, making it possible to respond to various requests.

また、第4図に示すように、ページメモリであるデュア
ルポートメモリ(22)とフォントメモリ(53)等を
描画プロセッサ(52)が管理するもう一つのバス上に
配置して、それに描画動作を専用に行なわせる構成とす
れば、ホストからのデータの解析、ビットマツプ展開、
ビットマツプデータの送出の3つの作業が同時に並行し
て行なえることになり、さらなる高速化が望める。
In addition, as shown in Figure 4, the dual port memory (22), which is page memory, the font memory (53), etc. are placed on another bus managed by the drawing processor (52), and drawing operations are performed on them. If the configuration is configured to perform dedicated operations, analysis of data from the host, bitmap expansion,
The three tasks of transmitting bitmap data can be performed simultaneously and in parallel, and further speeding up can be expected.

(ト)発明の効果 以上述べたように、本発明に於いては、ページメモリに
デュアルポートメモリを採用することによって印刷デー
タの高速処理が可能となり、またそのメモリからエンジ
ン側へデータを転送する際の転送開始先頭アドレスや転
送データ数を任意に設定することによって、ページメモ
リの割り当てや分割の管理が自由自在に行なえるように
なった。
(G) Effects of the Invention As described above, in the present invention, by adopting a dual port memory as the page memory, high-speed processing of print data is possible, and data is transferred from the memory to the engine side. By arbitrarily setting the transfer start address and the number of data to be transferred, page memory allocation and division management can now be performed freely.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例を示すブロック図である。 第2図(a)は1ページの走査線を示す模式図、第2図
(b)はそのデータのメモリ上の割り付け(b)を示す
模式図、第3図はビットマツプデータの送出シーケンス
を示すタイミングチャートである。 第4図は本発明の他の実施例を示すブロック図である。 第5図は従来の構成を示すブロック図である。 21・・・マイクロプロセッサ、 22・・・デュアルポートメモ1ハ 23・・・カウンタ部、 24・・・コントローラ部、25・・・FIF○バッフ
ァ、26・・・並列直列変換部、 27・・・プリンタエンジン、28・・・システムバス
。 第 3図 (3ハ\”%1wγ−7 そ?==2?ン3)5◇CC(E(?二XZ二¥lIm
二===X二二ニ:(アと=ニニ)CD(=(jフカワ
トア=1−’II:ム潟 −「−り一− 第2 図 (a) 第 2図
FIG. 1 is a block diagram showing an embodiment of the present invention. Figure 2 (a) is a schematic diagram showing the scanning lines of one page, Figure 2 (b) is a schematic diagram showing the memory allocation of the data (b), and Figure 3 is a schematic diagram showing the transmission sequence of bitmap data. FIG. FIG. 4 is a block diagram showing another embodiment of the present invention. FIG. 5 is a block diagram showing a conventional configuration. 21...Microprocessor, 22...Dual port memo 1c 23...Counter section, 24...Controller section, 25...FIF○ buffer, 26...Parallel-serial conversion section, 27... - Printer engine, 28... system bus. Figure 3 (3c\”%1wγ-7 So?==2?n3)5◇CC(E(?2XZ2¥lIm
2 = = =

Claims (1)

【特許請求の範囲】[Claims] (1)RAMポートとシリアルアクセスメモリ(以下、
SAMという。)ポートからなるデュアルポートメモリ
によって構成されるページメモリを有し、上位装置から
送られて来る印刷データに基づいて印刷情報を前記RA
Mポート上にビットマップ展開する手段と、展開された
ビットマップデータを転送開始先頭アドレスを指定して
RAMポートからSAMポートへ転送する手段と、その
データをSAMポートから読み出し、読み出したデータ
を直列のデータに変換してプリンタ機構部側へ送出する
手段とを有することを特徴とする印刷装置。
(1) RAM port and serial access memory (hereinafter referred to as
It's called SAM. ) has a page memory constituted by a dual port memory consisting of ports, and print information is sent to the RA based on print data sent from a host device.
A means for developing a bitmap on the M port, a means for specifying the transfer start address of the developed bitmap data and transferring it from the RAM port to the SAM port, and a means for reading the data from the SAM port and serially serializing the read data. 1. A printing device comprising means for converting data into data and sending the converted data to a printer mechanism section.
JP26201190A 1990-09-30 1990-09-30 Printer Pending JPH04140162A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26201190A JPH04140162A (en) 1990-09-30 1990-09-30 Printer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26201190A JPH04140162A (en) 1990-09-30 1990-09-30 Printer

Publications (1)

Publication Number Publication Date
JPH04140162A true JPH04140162A (en) 1992-05-14

Family

ID=17369782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26201190A Pending JPH04140162A (en) 1990-09-30 1990-09-30 Printer

Country Status (1)

Country Link
JP (1) JPH04140162A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0995015A (en) * 1995-09-29 1997-04-08 Tec Corp Color printer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0995015A (en) * 1995-09-29 1997-04-08 Tec Corp Color printer

Similar Documents

Publication Publication Date Title
US4943936A (en) Print control apparatus controlling utilization state of plural format blocks
JP2000158724A (en) Image-processing apparatus, image processing method and recording medium
JPH0378651B2 (en)
US5880855A (en) Document process apparatus including a memory storage location function
JPH04140162A (en) Printer
JPH02170767A (en) Memory extending system
US20020018238A1 (en) Printer, print control apparatus and method
EP0684545B1 (en) Printer controller
JPS58117036A (en) Print controller
JPS63182150A (en) Laser printer controller
JPS62173526A (en) Page buffer control system
JP2945403B2 (en) Recording control device
JP3079956B2 (en) Printer
JPH03114856A (en) Printer data management system
JPH09265367A (en) Device and method for printer control
JPH11179975A (en) Color printer control device
JP2007087347A (en) Data transfer unit
JPS5829043A (en) Printer controlling system
KR940005003Y1 (en) Dynamic memory access system
JP2872144B2 (en) Printing equipment
JPS6349824A (en) Printer control system
JP3006956B2 (en) Printing equipment
JP2001239707A (en) Printer controller and method for transferring data
JP2000141835A (en) Imaging apparatus
JPH0516452A (en) Printer