JPH03133672A - Image forming apparatus - Google Patents

Image forming apparatus

Info

Publication number
JPH03133672A
JPH03133672A JP1271765A JP27176589A JPH03133672A JP H03133672 A JPH03133672 A JP H03133672A JP 1271765 A JP1271765 A JP 1271765A JP 27176589 A JP27176589 A JP 27176589A JP H03133672 A JPH03133672 A JP H03133672A
Authority
JP
Japan
Prior art keywords
block
image
image data
data
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1271765A
Other languages
Japanese (ja)
Inventor
Katsunori Kato
勝則 加藤
Izuru Haruhara
春原 出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP1271765A priority Critical patent/JPH03133672A/en
Publication of JPH03133672A publication Critical patent/JPH03133672A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To shorten printing time by providing image data reading means for serially reading image data of a block in which a vacant flag is set, outputting it to an image forming unit, and setting the vacant flag of the read block to a vacant state. CONSTITUTION:A CPU 5 converts print data on a RAM 7 into pattern data if necessary, and sequentially develops them from the head of the block 21 of a random access port 9. If 511 words are developed, the vacant flag of the block is reset (nonvacant state, i.e., '0'). The CPU 5 develops image data of one page in the sequence of blocks 22 - 25, and resets the flags. Then, when an image printer 2 is started to print by the CPU 5, first timing signal is sent from an output interface 12, thereby transferring the data of 512 words of the block 21 to a serial port 10.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は画像形成装置に関し、特に画像メモリに展開し
た画像データを順次読み出して画像を形成する画像形成
装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an image forming apparatus, and more particularly to an image forming apparatus that sequentially reads out image data developed in an image memory to form an image.

[従来の技術] 従来、この種の装置では、画像メモリに展開した画像デ
ータを全て印刷した後に、次の画像データを展開してい
た。このため、複数の画像を連続して印刷する場合には
かなりの時間を要した。
[Prior Art] Conventionally, in this type of apparatus, after printing all the image data developed in the image memory, the next image data is developed. For this reason, it took a considerable amount of time to print a plurality of images in succession.

[発明が解決しようとする課題] 本発明は上述した従来技術の欠点を除去するものであり
、その目的とする所は、印刷時間を短縮できる画像形成
装置を提供することにある。
[Problems to be Solved by the Invention] The present invention eliminates the drawbacks of the prior art described above, and its purpose is to provide an image forming apparatus that can shorten printing time.

[課題を解決するための手段及び作用]本発明の画像形
成装置は上記の目的を達成するために、画像メモリに展
開した画像データを順次読み出して画像を形成する画像
形成装置において、ブロック毎に空きフラグの記憶領域
を設けた画像メモリと、前記空きフラグが空きになって
いるブロックに画像データを展開し、該展開したブロッ
クの空きフラグをリセットする画像データ展開手段と、
前記空きフラグがリセットされているブロックの画像デ
ータをシリアルに読み出して画像形成部に出力し、該読
み出したブロックの空きフラグを空きにする画像データ
読出手段を備えることをその概要とする。
[Means and operations for solving the problem] In order to achieve the above object, the image forming apparatus of the present invention sequentially reads out image data developed in an image memory to form an image. an image memory provided with a storage area for an empty flag; an image data expansion means for expanding image data into a block whose empty flag is empty and resetting the empty flag of the expanded block;
The outline of the present invention is to include an image data reading means that serially reads out the image data of the block whose vacant flag has been reset and outputs it to the image forming section, and makes the vacant flag of the read block vacant.

これにより、最初に展開した画像データの印刷が進むと
共に、その印刷終了前に次の画像データを展開でき、ト
ータルの印刷速度が増す。
As a result, printing of the first developed image data progresses, and the next image data can be developed before the printing ends, increasing the total printing speed.

[実施例の説明] 以下、添付図面に従って本発明による実施例を詳細に説
明する。
[Description of Embodiments] Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

第1図は実施例の画像データ出力制御部を備える文書処
理装置のブロック構成図である。図において、1は文書
データの作成、編集及び印刷のための画像データ出力制
御を行う制御部、2は制御部lから送られろ画像データ
(イメージデータ)に従って記録材料に画像を記録する
画像プリンタ(例えばレーザビームプリンタ)、3は文
書データ等を表示するCRT表示部である。
FIG. 1 is a block diagram of a document processing apparatus including an image data output control section according to an embodiment. In the figure, 1 is a control unit that controls the output of image data for creating, editing, and printing document data, and 2 is an image printer that records images on recording materials according to image data sent from the control unit 1. (for example, a laser beam printer), and 3 is a CRT display section for displaying document data and the like.

制御部1において、5はCPUであり、文書処理装置の
主制御を行う。6はROMであり、CPU5が実行する
文書処理プログラムを記憶している。7はRAMであり
、CPU5がワークエリアとして使用する。またRAM
7は印刷用又は表示用に展開する前の文書データ(文字
コードデータ、不図示のスキャナで読み取った画像デー
タ等)を−時的に記憶する。8はフロッピーディスク(
FD)であり、外部記憶装置として各種の文書ファイル
を記憶する。4はキーボード(KBD)であり、文書デ
ータの作成・編集の他、各種の制御指令を与える。13
はCRTインタフェース(CRT  I/F)であり、
CRT表示部3を制御する。15はビデオRAM (V
RAM)であり、CRT表示用のイメージデータを記憶
する。
In the control unit 1, 5 is a CPU, which performs main control of the document processing device. A ROM 6 stores a document processing program executed by the CPU 5. 7 is a RAM, which the CPU 5 uses as a work area. Also RAM
7 temporarily stores document data (character code data, image data read by a scanner (not shown), etc.) before being developed for printing or display. 8 is a floppy disk (
FD) and stores various document files as an external storage device. A keyboard (KBD) 4 provides various control commands in addition to creating and editing document data. 13
is a CRT interface (CRT I/F),
Controls the CRT display section 3. 15 is a video RAM (V
RAM) and stores image data for CRT display.

14はCPU5のシステムバスである。14 is a system bus of the CPU 5.

更に、16は画像メモリ部であり、ここにはCPU5に
よって印刷用のイメージデータが展開され、該展開され
たイメージデータは画像プリンタからのタイミング信号
に従ってシリアルに読み出される。
Furthermore, 16 is an image memory section, into which image data for printing is developed by the CPU 5, and the developed image data is serially read out in accordance with timing signals from the image printer.

本実施例の画像メモリ部16はデュアルポートメモリで
構成されており、CPLI5側からワードデータをラン
ダムにアクセス可能なランダムアクセスポート(RAP
)9と、画像プリンタ2への出力インタフェース12側
からシリアルデータなアクセス可能なシリアルアクセス
ポート(SAP)10を備える。また11はタイミング
信号発生器であり、画素クロック信号をカウントするこ
とによりシリアルアクセスポート10から読み出された
ワード数をカウントし、その計数出力に応じてシリアル
アクセスポート1oに制御信号Cを出力する。
The image memory section 16 of this embodiment is composed of a dual port memory, and has a random access port (RAP) that allows word data to be randomly accessed from the CPLI 5 side.
) 9 and a serial access port (SAP) 10 that can access serial data from the output interface 12 side to the image printer 2. Further, 11 is a timing signal generator, which counts the number of words read out from the serial access port 10 by counting the pixel clock signal, and outputs a control signal C to the serial access port 1o according to the counted output. .

第2図は実施例の画像メモリ部16における画像データ
出力動作を説明する図である。図において、ランダムア
クセスポート9のメモリは各所定サイズ(例えば512
ワード)のブロック21〜25等に分けられている。各
ブロックの遇初から511ワ一ド分はイメージデータを
記憶し、最後の1ワ一ド分(図の斜線部分)はブロック
の空きフラグを記憶する。
FIG. 2 is a diagram illustrating the image data output operation in the image memory section 16 of the embodiment. In the figure, the memory of the random access port 9 has each predetermined size (for example, 512
Words) are divided into blocks 21 to 25, etc. Image data is stored in the first 511 words of each block, and the last 1 word (shaded area in the figure) stores the empty flag of the block.

このような構成で、CPU5はまずRAMT上のプリン
トデータを必要なら対応するパターンデータに変換し、
これらをランダムアクセスポート9のブロック21の頭
から順に展開して行く。
With this configuration, the CPU 5 first converts the print data on the RAMT into corresponding pattern data if necessary,
These are expanded in order from the beginning of the block 21 of the random access port 9.

やがて511ワ一ド分を展開すると、そのブロックの空
きフラグをリセット状態(空きでない状態、例えば0”
)にする。以下同様にして、CPU5は、ブロック22
〜25の順で1ペ一ジ分のイメージデータを展開し、夫
々の空きフラグをリセットする。
Eventually, when 511 words are expanded, the free flag for that block is reset (not free, for example 0).
). In the same manner, the CPU 5 executes the block 22.
The image data for one page is expanded in the order of 25 to 25, and the empty flags of each are reset.

次に、CPU5によって画像プリンタ2の印刷がスター
トされると、出力インタフェース12から第1のタイミ
ング信号が送られ、これによってまずブロック21の5
12ワ一ド分のデータがシリアルポート10に転送され
る。シリアルボート10に転送されたイメージデータは
出力インタフェース12からの画素クロック信号CLK
によりシリアルに読み出され、画像プリンタ2に送られ
る。
Next, when printing by the image printer 2 is started by the CPU 5, a first timing signal is sent from the output interface 12.
Data for 12 words is transferred to the serial port 10. The image data transferred to the serial port 10 is based on the pixel clock signal CLK from the output interface 12.
is serially read out and sent to the image printer 2.

一方、タイミング信号発生器11は、前記出力インタフ
ェース12からの第1のタイミング信号によってリセッ
トされ、その後の画素クロック信号CLKをカウントす
る。やがて511ワ一ド分の転送終了をカウントすると
、制御信号Cを出力することにより、出力インタフェー
ス12をして画像プリンタ2へのデータ転送を一旦停止
せしめ、かつシリアルアクセスポートlOを書き込みモ
ードにしてその最終ワード(512ワード目)に空きフ
ラグセットの情報(例えば“1”)を書き込む。この空
きフラグセットの情報を書き込むと、次にシリアルポー
ト10内のデータをブロック21へ転送する。この時点
でブロック21の最終1ワードは“0”から“1”に書
き換えられる。
On the other hand, the timing signal generator 11 is reset by the first timing signal from the output interface 12 and counts subsequent pixel clock signals CLK. When the end of transfer for 511 words is counted, the output interface 12 temporarily stops data transfer to the image printer 2 by outputting a control signal C, and the serial access port 1O is set to write mode. The empty flag set information (for example, "1") is written in the final word (512th word). After writing this empty flag set information, the data in the serial port 10 is then transferred to the block 21. At this point, the last word of block 21 is rewritten from "0" to "1".

次に、出力インタフェース12からの次の第1のタイミ
ング信号によってブロック22の512ワ一ド分のデー
タがシリアルボートlOに転送され、上記と同様にして
処理される。
Next, the next first timing signal from the output interface 12 causes 512 words of data in the block 22 to be transferred to the serial port IO and processed in the same manner as described above.

一方、CPU5は、−旦画像プリンタ2に対して起動を
かけた後は、ランダムアクセスポート9内の各ブロック
の最終ワードのみを読み出すことにより画像プリンタ2
へのデータ転送を終了したか否かを判定し、転送終了し
たブロックに対しては、次ページ印刷用のイメージデー
タを展開する。
On the other hand, after starting up the image printer 2, the CPU 5 reads out only the last word of each block in the random access port 9, thereby causing the image printer 2 to
It is determined whether data transfer to the block has been completed, and image data for printing the next page is developed for the block for which the transfer has been completed.

第3図は実施例の画像メモリ転送制御のフローチャート
である。ステップS1ではこの処理を開始し、ステップ
S2ではランダムアクセスポート(RAP)9から1ブ
ロック分のデータをシリアルアクセスポート(SAP)
10に転送する。
FIG. 3 is a flowchart of image memory transfer control according to the embodiment. In step S1, this process is started, and in step S2, one block of data is transferred from the random access port (RAP) 9 to the serial access port (SAP).
Transfer to 10.

ステップS3ではシリアルアクセスポート10がら読み
出したイメージデータを画像プリンタ2に順に出力する
。ステップS4ではシリアルアクセスポート10内のイ
メージデータを511ワ一ド分出力したか否かを判定し
、511ワ一ド分終了していなければステップS3に戻
り出力を繰り返す。やがて511ワ一ド分終了すると、
ステップS5に進み、シリアルアクセスポート10の5
12ワード目にデータ“1”を書き込む。ステップS6
ではシリアルアクセスポート1oのデー夕をランダムア
クセスボート9のもとのブロックに転送する。ステップ
S7では上記の処理を最終ブロックまで終了したか否か
の判定を行う。最終ブロックまで終了していなければス
テップS8でランダムアクセスボート9内の次のブロッ
クに移り、ステップS2に戻る。また最終ブロックを終
了したのであればステップS9で処理終了する。
In step S3, the image data read from the serial access port 10 is sequentially output to the image printer 2. In step S4, it is determined whether 511 words of image data in the serial access port 10 have been output, and if 511 words have not been output, the process returns to step S3 to repeat the output. Eventually, 511 words are completed,
Proceeding to step S5, serial access port 5 of 10
Write data “1” to the 12th word. Step S6
Then, the data on the serial access port 1o is transferred to the original block of the random access port 9. In step S7, it is determined whether the above processing has been completed up to the final block. If the final block has not been completed, the process moves to the next block in the random access boat 9 in step S8, and the process returns to step S2. If the last block has been completed, the process ends in step S9.

尚、上述実施例では、画像メモリとしてデュアルポート
メモリを用いた。これはランダムボートとシリアルボー
ト間のデータ転送が容易なこと、かつシリアルボートに
転送終了データ(空きフラグ)を容易に書き込めること
等の理由による。
Note that in the above embodiment, a dual port memory was used as the image memory. This is because it is easy to transfer data between the random port and the serial port, and it is easy to write transfer end data (empty flag) to the serial port.

しかし、本発明は上述実施例のものに限らない。However, the present invention is not limited to the above embodiments.

例えば通常のシングルボートメモリを用いても、同様な
効果を得る画像メモリ部を構成できる。
For example, an image memory section that achieves the same effect can be constructed using a normal single-board memory.

この場合は、画像メモリ中の一定長毎に空きフラグを書
き込む位置を設定する。そして、画像プリンタ2に対し
て転送した画像データをカウントして、空きフラグの位
置にきた時は一旦転送動作を停止し、そこに空き状態の
情報を書き込む。
In this case, the position where the empty flag is written is set every fixed length in the image memory. Then, the image data transferred to the image printer 2 is counted, and when the position of the empty flag is reached, the transfer operation is temporarily stopped, and information on the empty state is written there.

[発明の効果1 以上述べた如(本発明によれば、複数ページにわたるト
ータルの印刷時間を短縮できる。
[Effect of the Invention 1] As described above (according to the present invention, the total printing time for multiple pages can be shortened).

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は実施例の画像データ出力制御部を備える文書処
理装置のブロック構成図 第2図は実施例の画像メモリ部16における画像データ
出力動作を説明する図、 第3図は実施例の画像メモリ転送制御のフローチャート
である。 図中、1・・・制御部、2・・・画像プリンタ、3・・
・CRT、5・・・CPU、11・・・タイムング信号
発生器、16・・・画像メモリ部である。
FIG. 1 is a block configuration diagram of a document processing device including an image data output control section according to an embodiment. FIG. 2 is a diagram illustrating an image data output operation in an image memory section 16 according to an embodiment. FIG. 3 is an image diagram of an embodiment. 5 is a flowchart of memory transfer control. In the figure, 1...control unit, 2...image printer, 3...
・CRT, 5... CPU, 11... Timing signal generator, 16... Image memory unit.

Claims (1)

【特許請求の範囲】 画像メモリに展開した画像データを順次読み出して画像
を形成する画像形成装置において、ブロック毎に空きフ
ラグの記憶領域を設けた画像メモリと、 前記空きフラグが空きになつているブロックに画像デー
タを展開し、該展開したブロックの空きフラグをリセッ
トする画像データ展開手段と、前記空きフラグがリセッ
トされているブロックの画像データをシリアルに読み出
して画像形成部に出力し、該読み出したブロックの空き
フラグを空きにする画像データ読出手段を備えることを
特徴とする画像形成装置。
[Scope of Claims] An image forming apparatus that forms an image by sequentially reading image data developed in an image memory, comprising: an image memory having a storage area for an empty flag for each block; and an image memory in which the empty flag is empty. an image data expansion means for expanding image data into a block and resetting an empty flag of the expanded block; and serially reading the image data of the block whose empty flag has been reset and outputting it to an image forming section; An image forming apparatus characterized by comprising an image data reading means for emptying an empty flag of a block that has been created.
JP1271765A 1989-10-20 1989-10-20 Image forming apparatus Pending JPH03133672A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1271765A JPH03133672A (en) 1989-10-20 1989-10-20 Image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1271765A JPH03133672A (en) 1989-10-20 1989-10-20 Image forming apparatus

Publications (1)

Publication Number Publication Date
JPH03133672A true JPH03133672A (en) 1991-06-06

Family

ID=17504530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1271765A Pending JPH03133672A (en) 1989-10-20 1989-10-20 Image forming apparatus

Country Status (1)

Country Link
JP (1) JPH03133672A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5787240A (en) * 1994-05-20 1998-07-28 Fujitsu Ltd. Printer control apparatus converting video data from an external host to video data for a printer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5787240A (en) * 1994-05-20 1998-07-28 Fujitsu Ltd. Printer control apparatus converting video data from an external host to video data for a printer

Similar Documents

Publication Publication Date Title
JPH0378651B2 (en)
JPH03133672A (en) Image forming apparatus
JPS6035687B2 (en) Print data control device
JPS6321158A (en) Printer output device
JPS62173526A (en) Page buffer control system
JPS6056637B2 (en) printing device
JPH0432978A (en) Image processor
JP3012988B2 (en) Image memory controller
JP2739481B2 (en) Page printer
JP2687478B2 (en) Printing device
JPH0596811A (en) Printing method
JPH07106649B2 (en) output method
JP3039554B2 (en) Memory access circuit and output device
JPS6364474A (en) Picture memory controller
JPH0516452A (en) Printer
JPH082665B2 (en) Character expansion control circuit
JPS6111844A (en) Recorder
JPH0729449B2 (en) Printer controller
JPH0780319B2 (en) Raster-scan method printer
JPH08324033A (en) Line printer and computer equipped with line printer and method of controlling line printer
JPS61117970A (en) Control method of picture data storage memory
JPH04112059A (en) Image recorder
JPS5832433B2 (en) pattern reading device
JPH03155268A (en) Picture output controller
JPS60181975A (en) Control method of picture data