JP2712414B2 - Image storage circuit - Google Patents

Image storage circuit

Info

Publication number
JP2712414B2
JP2712414B2 JP63282331A JP28233188A JP2712414B2 JP 2712414 B2 JP2712414 B2 JP 2712414B2 JP 63282331 A JP63282331 A JP 63282331A JP 28233188 A JP28233188 A JP 28233188A JP 2712414 B2 JP2712414 B2 JP 2712414B2
Authority
JP
Japan
Prior art keywords
image
bus
image memory
refresh
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63282331A
Other languages
Japanese (ja)
Other versions
JPH02130073A (en
Inventor
和雄 西谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63282331A priority Critical patent/JP2712414B2/en
Publication of JPH02130073A publication Critical patent/JPH02130073A/en
Application granted granted Critical
Publication of JP2712414B2 publication Critical patent/JP2712414B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画像記憶回路に関し、特に電子写真式画像記
録部を有するフアクシミリ装置において使用される画像
記憶回路に関するものである。
Description: BACKGROUND OF THE INVENTION The present invention relates to an image storage circuit, and more particularly to an image storage circuit used in a facsimile apparatus having an electrophotographic image recording unit.

〔従来の技術〕[Conventional technology]

従来、この種の画像記憶回路は、第2図のようなもの
が使用されてきた。第2図において、11はイメージデー
タを一時記憶するイメージメモリ、12は電子写真方式に
より画像を記録紙上に形成する画像記録部、13はイメー
ジメモリ11のリフレツシユ動作を制御するためのリフレ
ツシユ制御回路、15は図には示していない通信制御部に
て受信したフアクシミリ信号をイメージデータに復号す
るためのデコーダである。また、14は画像記録部12,リ
フレツシユ制御回路13およびデコーダ15よりのイメージ
メモリ11に対する読出し/書込み要求を調停して、イメ
ージメモリ使用許可信号を出力するためのバス制御部で
ある。
Conventionally, an image storage circuit of this type has been used as shown in FIG. In FIG. 2, reference numeral 11 denotes an image memory for temporarily storing image data, 12 denotes an image recording unit for forming an image on recording paper by an electrophotographic method, 13 denotes a refresh control circuit for controlling a refresh operation of the image memory 11, Reference numeral 15 denotes a decoder for decoding a facsimile signal received by a communication control unit (not shown) into image data. Reference numeral 14 denotes a bus control unit for arbitrating a read / write request from the image recording unit 12, the refresh control circuit 13, and the decoder 15 to the image memory 11, and outputting an image memory use permission signal.

ここで、イメージメモリ11と画像記録部12とリフレツ
シユ制御回路13およびデコーダ15はバス16に接続されて
そり、イメージメモリ11は画像データを一時記憶するた
め、その容量は大容量のものが要求される。例えば、画
像の解像度が400ドツト/インチ×400ドツト/インチで
A4サイズの場合、イメージメモリ11の容量は16Mビツト
となる。このような大容量を要求されるため、イメージ
メモリ11は通常ダイナミツクRAM素子を用いて実現され
る。このダイナミツクRAM素子は素子自体の条件として
ある定められた時間内にリフレツシユサイクルを行うこ
とが要求されている。リフレツシユ制御回路13はこのリ
フレツシユサイクルを発生制御するものである。また、
バス制御部14はリフレツシユ制御回路13よりのバス使用
要求信号も最優先順位で受け付けてバス調停を行い、バ
ス使用許可信号をリフレツシユ制御回路13に出力する。
Here, the image memory 11, the image recording unit 12, the refresh control circuit 13 and the decoder 15 are connected to a bus 16 and sled.The image memory 11 temporarily stores image data. You. For example, if the image resolution is 400 dots / inch x 400 dots / inch
In the case of the A4 size, the capacity of the image memory 11 is 16M bits. Since such a large capacity is required, the image memory 11 is usually realized using a dynamic RAM element. This dynamic RAM element is required to perform a refresh cycle within a predetermined time as a condition of the element itself. The refresh control circuit 13 controls the generation of this refresh cycle. Also,
The bus control unit 14 also receives the bus use request signal from the refresh control circuit 13 with the highest priority, performs bus arbitration, and outputs a bus use permission signal to the refresh control circuit 13.

従つて、リフレツシユ制御回路13は一定時間間隔でバ
ス使用要求信号を発生することにより、概略一定時間間
隔でイメージメモリ11に対してリフレツシユサイクルを
実行する。
Accordingly, the refresh control circuit 13 executes the refresh cycle for the image memory 11 at substantially constant time intervals by generating a bus use request signal at regular time intervals.

一方、デコーダ15はフアクシミリ信号を復号し、この
復号された画像データをイメージメモリ11に書き込む場
合、バス制御部14にバス使用要求信号を出力する。画像
記録部12は記録紙上に画像を形成する際、イメージメモ
リ11よりイメージデータを読み出す必要があるため、バ
ス制御部14にバス使用要求信号を出力する。このとき、
バス制御部14でのバス調停の優先順位はリフレツシユ制
御回路13,画像記録部12,デコーダ15の順になつている。
On the other hand, when the decoder 15 decodes the facsimile signal and writes the decoded image data to the image memory 11, the decoder 15 outputs a bus use request signal to the bus control unit 14. The image recording unit 12 outputs a bus use request signal to the bus control unit 14 because it is necessary to read image data from the image memory 11 when forming an image on recording paper. At this time,
The priority order of the bus arbitration in the bus control unit 14 is in the order of the refresh control circuit 13, the image recording unit 12, and the decoder 15.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

上述した従来の画像記憶回路は、リフレツシユ制御回
路13がバス使用について最優先順位に割り当てられ、常
に一定周期でリフレツシユ動作を実行している。このた
め、画像記録部12が画像を記録している期間において
は、イメージデータの性質上、イメージメモリ11のアド
レスが順番に次々と読み出されていて、実質的にはリフ
レツシユ動作が不要であつてもリフレツシユ動作を行つ
ているため、イメージメモリを含むバスの性能向上に限
界があるという問題がある。
In the conventional image storage circuit described above, the refresh control circuit 13 is assigned the highest priority for bus use, and always executes the refresh operation at a constant cycle. For this reason, during the period when the image recording unit 12 is recording an image, the addresses of the image memory 11 are read one after another due to the nature of the image data, and the refresh operation is substantially unnecessary. However, since the refresh operation is performed, there is a problem that there is a limit in improving the performance of the bus including the image memory.

〔課題を解決するための手段〕[Means for solving the problem]

このような問題点を解決するため、本発明の画像記憶
回路は、少くとも原稿1枚分の容量を有するイメージメ
モリと、該イメージメモリに接続されかつイメージデー
タの読み出しまたは書き込みをそれぞれ該イメージメモ
リの前記原稿1枚分に相当する全アドレスに亘り連続し
て実施する電子写真方式の画像記録部と、前記イメージ
メモリに接続されかつ該イメージメモリをリフレッシュ
制御するリフレッシュ制御回路とから成り、前記リフレ
ッシュ制御回路は、前記画像記録部が前記イメージメモ
リよりイメージデータを読み出している期間中、該イメ
ージメモリの全アドレスに対するリフレッシュ動作を停
止するようにしたものである。
In order to solve such a problem, an image storage circuit according to the present invention includes an image memory having a capacity of at least one document, and an image memory connected to the image memory and reading or writing image data. An image recording unit of an electrophotographic system, which continuously executes the processing over all addresses corresponding to one original, and a refresh control circuit connected to the image memory and refresh-controlling the image memory. The control circuit stops the refresh operation for all addresses of the image memory while the image recording unit is reading image data from the image memory.

〔作 用〕(Operation)

したがつて、本発明においては、画像記録部が記録中
の場合、イメージメモリに対するリフレツシユ制御を停
止させることにより、イメージメモリを含むバスにおい
てバス使用要求よりバス使用許可までの時間を短縮させ
ることが可能になる。
Therefore, in the present invention, when the image recording unit is recording, by stopping the refresh control on the image memory, it is possible to shorten the time from the bus use request to the bus use permission on the bus including the image memory. Will be possible.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.

第1図は本発明による画像記憶回路の一実施例を示す
ブロツク図である。第1図において、1はイメージデー
タを一時記憶するイメージメモリ、2は電子写真方式に
より画像を記録紙上に形成する画像記録部、3はイメー
ジメモリ1のリフレツシユ動作を制御するためのリフレ
ツシユ制御回路、5は図には示していない通信制御部に
て受信したフアクシミリ信号をイメージデータに復号す
るためのデコーダである。また、4は画像記録部2,リフ
レツシユ制御回路3およびデコーダ5よりのイメージメ
モリ1に対する読出し/書込み要求を調停して、イメー
ジメモリ使用許可信号を出力するためのバス制御部であ
る。
FIG. 1 is a block diagram showing an embodiment of an image storage circuit according to the present invention. In FIG. 1, 1 is an image memory for temporarily storing image data, 2 is an image recording unit for forming an image on a recording sheet by an electrophotographic method, 3 is a refresh control circuit for controlling a refresh operation of the image memory 1, Reference numeral 5 denotes a decoder for decoding a facsimile signal received by a communication control unit (not shown) into image data. Reference numeral 4 denotes a bus control unit for arbitrating read / write requests from the image recording unit 2, refresh control circuit 3 and decoder 5 to the image memory 1, and outputting an image memory use permission signal.

ここで、イメージメモリ1はバス6に接続されてい
る。画像記録部2はバス6に接続され、バス使用要求信
号をバス制御部4に出力するとともに、画像記録中信号
をリフレツシユ制御回路3に出力する。また、リフレツ
シユ制御回路3はバス6に接続され、バス使用要求信号
をバス制御部4に出力する。デコーダ5はバス6に接続
されていて、バス使用要求信号をバス制御部4に出力す
る。さらに、バス制御部4はバス6に接続されるととも
に、画像記録部2,リフレツシユ制御回路3およびデコー
ダ5よりのバス使用要求信号を受け、バス使用許可信号
を画像記録部2,リフレツシユ制御回路3およびデコーダ
5に出力する。
Here, the image memory 1 is connected to the bus 6. The image recording unit 2 is connected to the bus 6 and outputs a bus use request signal to the bus control unit 4 and outputs a signal during image recording to the refresh control circuit 3. The refresh control circuit 3 is connected to the bus 6 and outputs a bus use request signal to the bus control unit 4. The decoder 5 is connected to the bus 6 and outputs a bus use request signal to the bus control unit 4. Further, the bus control unit 4 is connected to the bus 6, receives a bus use request signal from the image recording unit 2, the refresh control circuit 3 and the decoder 5, and sends a bus use permission signal to the image recording unit 2, the refresh control circuit 3. And output to the decoder 5.

次に動作について説明する。 Next, the operation will be described.

バス制御部4は、画像記録部2,リフレツシユ制御回路
3およびデコーダ5よりのバス使用要求信号を受け、バ
ス使用権の優先度によりバス使用権の調停を行う。本実
施例の場合、優先度は画像記録部2,リフレツシユ制御回
路3,デコーダ5の順である。そして、バス制御部4はバ
ス使用権の調停に基づいてバス使用許可信号を画像記録
部2,リフレツシユ制御回路3およびデコーダ5に対して
それぞれ出力する。すると、画像記録部2はバス制御部
4に対してバス使用要求信号を出力し、バス使用許可信
号が応答されるとバス6を駆動し、イメージメモリ1よ
りイメージデータを読み出す。これにより、この読み出
されたイメージデータに従つて、電子写真方式により記
録紙上に画像を形成する。また、画像記録中は画像記録
中信号をリフレツシユ制御回路3に出力する。
The bus control unit 4 receives a bus use request signal from the image recording unit 2, the refresh control circuit 3, and the decoder 5, and arbitrates the bus use right according to the priority of the bus use right. In the case of the present embodiment, the priorities are in the order of the image recording unit 2, the refresh control circuit 3, and the decoder 5. Then, the bus control unit 4 outputs a bus use permission signal to the image recording unit 2, the refresh control circuit 3, and the decoder 5 based on the arbitration of the bus use right. Then, the image recording unit 2 outputs a bus use request signal to the bus control unit 4, drives the bus 6 when the bus use permission signal is responded, and reads out image data from the image memory 1. Thus, an image is formed on recording paper by an electrophotographic method according to the read image data. Further, during the image recording, an image recording signal is output to the refresh control circuit 3.

一方、デコーダ5はフアクシミリ信号を復号してイメ
ージデータを生成し、バス制御部4に対してバス使用要
求信号を出力し、バス使用許可信号が応答されるとバス
6を駆動し、イメージデータをイメージメモリ1に書込
む。
On the other hand, the decoder 5 decodes the facsimile signal to generate image data, outputs a bus use request signal to the bus control unit 4, drives the bus 6 when the bus use permission signal is responded, and converts the image data. Write to image memory 1.

リフレツシユ制御回路3は一定時間間隔でバス使用要
求信号をバス制御部4に出力し、バス使用許可信号が応
答されるとバス6を駆動し、イメージメモリ1に対しリ
フレツシユサイクルを実行する。そして、リフレツシユ
制御回路3は画像記録中信号を画像記録部2より受け、
画像記録部2が画像記録中はバス制御部4に対するバス
使用要求信号を発生しないように制御する。
The refresh control circuit 3 outputs a bus use request signal to the bus control unit 4 at fixed time intervals, and drives the bus 6 when the bus use permission signal is responded, thereby executing a refresh cycle for the image memory 1. Then, the refresh control circuit 3 receives the image recording signal from the image recording unit 2 and
During image recording, the image recording unit 2 controls so as not to generate a bus use request signal to the bus control unit 4.

従つて、画像記録部2は、画像記録中の場合、リフレ
ツシユ制御回路3の動作を停止させることになる。イメ
ージメモリ1のリフレツシユ動作はある時間内に所定の
アドレスシーケンスで読出し、または書込みを所定の回
数行うことで代用可能である。画像記録部2のイメージ
メモリ1に対する読出し動作は、画像データの性質上連
続したアドレスシーケンスでイメージデータを読み出
し、すなわちイメージメモリ1の原稿1枚分に相当する
全アドレスに亘り連続してイメージデータを読み出す。
同様に書込み時もイメージメモリ1の原稿1枚分に相当
する全アドレスに亘り連続してイメージデータの書き込
みが行われる。従つて、画像記録部2が画像記録中にリ
フレツシユ制御回路3の動作を停止しても実効的にはイ
メージメモリ1に対するリフレツシユ動作は行なわれて
いる。
Therefore, the image recording unit 2 stops the operation of the refresh control circuit 3 during the image recording. The refresh operation of the image memory 1 can be performed by performing reading or writing with a predetermined address sequence within a certain time or a predetermined number of times. The reading operation of the image recording unit 2 from the image memory 1 reads out the image data in a continuous address sequence due to the nature of the image data, that is, continuously reads out the image data over all addresses corresponding to one original in the image memory 1. read out.
Similarly, at the time of writing, image data is written continuously over all addresses corresponding to one document in the image memory 1. Therefore, even if the image recording unit 2 stops the operation of the refresh control circuit 3 during image recording, the refresh operation for the image memory 1 is effectively performed.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明は、電子写真方式の画像記
録部が記録中の場合、イメージメモリに対するリフレツ
シユ制御を停止させることにより、イメージメモリを含
むバスにおいてバス使用要求よりバス使用許可までの時
間を短縮させることができる。これによって、バスの性
能を向上させることができる効果がある。
As described above, according to the present invention, when the image recording unit of the electrophotographic system is recording, the refresh control for the image memory is stopped, so that the time from the bus use request to the bus use permission on the bus including the image memory is reduced. Can be shortened. Thus, there is an effect that the performance of the bus can be improved.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例のブロツク図、第2図は従来
技術を説明するためのブロツク図である。 1……イメージセンサ、2……画像記録部、3……リフ
レツシユ制御回路、4……バス制御部、5……デコー
ダ、6……バス。
FIG. 1 is a block diagram of an embodiment of the present invention, and FIG. 2 is a block diagram for explaining the prior art. 1 ... image sensor, 2 ... image recording unit, 3 ... refresh control circuit, 4 ... bus control unit, 5 ... decoder, 6 ... bus.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】少くとも原稿1枚分の容量を有するイメー
ジメモリと、 該イメージメモリに接続されかつイメージデータの読み
出しまたは書き込みをそれぞれ該イメージメモリの前記
原稿1枚分に相当する全アドレスに亘り連続して実施す
る電子写真方式の画像記録部と、 前記イメージメモリに接続されかつ該イメージメモリを
リフレッシュ制御するリフレッシュ制御回路とから成
り、 前記リフレッシュ制御回路は、前記画像記録部が前記イ
メージメモリよりイメージデータを読み出している期間
中、該イメージメモリの全アドレスに対するリフレッシ
ュ動作を停止するようにしたことを特徴とする画像記憶
回路。
1. An image memory having a capacity of at least one original, connected to the image memory and reading or writing image data over all addresses of the image memory corresponding to the one original. An electrophotographic image recording unit that is continuously implemented, and a refresh control circuit that is connected to the image memory and refresh-controls the image memory, wherein the refresh control circuit is configured such that the image recording unit is more than the image memory. An image storage circuit wherein a refresh operation for all addresses of the image memory is stopped during a period in which image data is being read.
JP63282331A 1988-11-10 1988-11-10 Image storage circuit Expired - Fee Related JP2712414B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63282331A JP2712414B2 (en) 1988-11-10 1988-11-10 Image storage circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63282331A JP2712414B2 (en) 1988-11-10 1988-11-10 Image storage circuit

Publications (2)

Publication Number Publication Date
JPH02130073A JPH02130073A (en) 1990-05-18
JP2712414B2 true JP2712414B2 (en) 1998-02-10

Family

ID=17651027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63282331A Expired - Fee Related JP2712414B2 (en) 1988-11-10 1988-11-10 Image storage circuit

Country Status (1)

Country Link
JP (1) JP2712414B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62262298A (en) * 1986-05-08 1987-11-14 Nec Corp Storage circuit
JPS63201996A (en) * 1987-02-18 1988-08-22 Nec Corp Dynamic memory integrated circuit

Also Published As

Publication number Publication date
JPH02130073A (en) 1990-05-18

Similar Documents

Publication Publication Date Title
JP2712414B2 (en) Image storage circuit
JP2907451B2 (en) Direct memory access method and apparatus
JPH05108275A (en) Stream tape device
JP2853555B2 (en) Storage controller
JP2597991B2 (en) Image data communication device
JPH11348358A (en) Image formation apparatus
JPH08205589A (en) Drive controller for stepping motor
JPS63267060A (en) Control method for picture information buffer
JP2993377B2 (en) Printing equipment
KR100219474B1 (en) Printer
JPH0522586B2 (en)
JP3272890B2 (en) Memory access control circuit and output device
JP2884620B2 (en) Digital image processing device
JP2010181998A (en) Data processor
JPH0516452A (en) Printer
JPH07228013A (en) Image memory controller
JPH0728990A (en) Graphic memory access circuit
JPS617769A (en) Image memory write control system
JPH0567983B2 (en)
JPH0483674A (en) Data output device
JPH0535647A (en) Microcomputer system
JPS61184587A (en) Image display controller
JPH03164850A (en) Direct memory access device
JPS58169652A (en) Data transfer controller
JPH0561763A (en) Memory controller

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees