JPH05152849A - 直接デジタル周波数合成回路 - Google Patents
直接デジタル周波数合成回路Info
- Publication number
- JPH05152849A JPH05152849A JP33597391A JP33597391A JPH05152849A JP H05152849 A JPH05152849 A JP H05152849A JP 33597391 A JP33597391 A JP 33597391A JP 33597391 A JP33597391 A JP 33597391A JP H05152849 A JPH05152849 A JP H05152849A
- Authority
- JP
- Japan
- Prior art keywords
- adder
- frequency
- output
- increment
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 直接デジタル周波数合成回路における不要信
号成分のレベルを主信号成分のレベルに対して抑圧す
る。 【構成】 複数の基準周波数源Ｒ１，Ｒ２，…と、これ
らから１つの周波数を選択するセレクタＳＥＬと、論理
加算器ＡＤＤＥＲと、ＡＤＤＥＲからの出力をＳＥＬか
ら出力される周波数のタイミングでラッチしてＡＤＤＥ
Ｒの一方の入力に与えるフリップフロップＦＦと、ＦＦ
からの出力をアナログ量に変換するデジタル・アナログ
変換器Ｄ／Ａと、ＡＤＥＥＲの他方の入力に増分量を与
える増分量設定部ＤＮと、ＤＮの増分量とＳＥＬとを同
期して変化させる制御回路ＣＯＮＴとを備える。
号成分のレベルを主信号成分のレベルに対して抑圧す
る。 【構成】 複数の基準周波数源Ｒ１，Ｒ２，…と、これ
らから１つの周波数を選択するセレクタＳＥＬと、論理
加算器ＡＤＤＥＲと、ＡＤＤＥＲからの出力をＳＥＬか
ら出力される周波数のタイミングでラッチしてＡＤＤＥ
Ｒの一方の入力に与えるフリップフロップＦＦと、ＦＦ
からの出力をアナログ量に変換するデジタル・アナログ
変換器Ｄ／Ａと、ＡＤＥＥＲの他方の入力に増分量を与
える増分量設定部ＤＮと、ＤＮの増分量とＳＥＬとを同
期して変化させる制御回路ＣＯＮＴとを備える。
Description
【０００１】
【産業上の利用分野】本発明は周波数合成回路に関し、
特に不要信号成分のレベルを低減することが可能な直接
デジタル周波数合成回路に関する。
特に不要信号成分のレベルを低減することが可能な直接
デジタル周波数合成回路に関する。
【０００２】
【従来の技術】従来、直接デジタル周波数合成回路とし
て、例えば図３に示すように、１つの基準周波数源Ｒ１
と、論理加算器ＡＤＤＥＲと、この論理加算器ＡＤＤＥ
Ｒからの出力を基準周波数源Ｒ１のタイミングでラッチ
しその出力を前記論理加算器ＡＤＤＥＲの一方の入力に
与えるフリップフロップＦＦと、目的の正弦波を得るた
めに前記フリップフロップＦＦからの出力をアナログ量
に変換するデジタル・アナログ変換器Ｄ／Ａと、前記論
理加算器ＡＤＤＥＲの他方の入力に増分量を与える増分
量設定部ＤＮとを備えている。
て、例えば図３に示すように、１つの基準周波数源Ｒ１
と、論理加算器ＡＤＤＥＲと、この論理加算器ＡＤＤＥ
Ｒからの出力を基準周波数源Ｒ１のタイミングでラッチ
しその出力を前記論理加算器ＡＤＤＥＲの一方の入力に
与えるフリップフロップＦＦと、目的の正弦波を得るた
めに前記フリップフロップＦＦからの出力をアナログ量
に変換するデジタル・アナログ変換器Ｄ／Ａと、前記論
理加算器ＡＤＤＥＲの他方の入力に増分量を与える増分
量設定部ＤＮとを備えている。
【０００３】図４は図３の例に示す直接デジタル周波数
合成回路における、各部のタイミング波形である。図４
（ａ）はフリップフロップＦＦから出力される情報であ
り、基準周波数源Ｒ１のタイミング毎に増分量設定部Ｄ
Ｎにセットされた増分量だけ増加する鋸歯状の波形とな
っている。図４（ｂ）はデジタル・アナログ変換器Ｄ／
Ａから出力される目的の正弦波信号であり、前記フリッ
プフロップＦＦから出力される情報をコード変換し、更
にアナログ量に変換することによって得られるものであ
る。図５は図３の例に示す直接デジタル周波数合成回路
における周波数スペクトラハムであり、主信号成分ｄ、
不要信号成分ｕ１，ｕ２，…を示す。
合成回路における、各部のタイミング波形である。図４
（ａ）はフリップフロップＦＦから出力される情報であ
り、基準周波数源Ｒ１のタイミング毎に増分量設定部Ｄ
Ｎにセットされた増分量だけ増加する鋸歯状の波形とな
っている。図４（ｂ）はデジタル・アナログ変換器Ｄ／
Ａから出力される目的の正弦波信号であり、前記フリッ
プフロップＦＦから出力される情報をコード変換し、更
にアナログ量に変換することによって得られるものであ
る。図５は図３の例に示す直接デジタル周波数合成回路
における周波数スペクトラハムであり、主信号成分ｄ、
不要信号成分ｕ１，ｕ２，…を示す。
【０００４】
【発明が解決しようとする課題】この従来の直接デジタ
ル周波数合成回路では、有限桁のデジタル信号によって
合成を実施しているために、特定の不要信号成分が発生
し、この不要信号成分のレベルが主信号成分のレベルに
対して十分に抑圧できないことがあるという問題があ
る。本発明の目的は、不要信号成分のレベルを主信号成
分のレベルに対して抑圧可能な直接デジタル周波数合成
回路を提供することにある。
ル周波数合成回路では、有限桁のデジタル信号によって
合成を実施しているために、特定の不要信号成分が発生
し、この不要信号成分のレベルが主信号成分のレベルに
対して十分に抑圧できないことがあるという問題があ
る。本発明の目的は、不要信号成分のレベルを主信号成
分のレベルに対して抑圧可能な直接デジタル周波数合成
回路を提供することにある。
【０００５】
【課題を解決するための手段】本発明のデジタル周波数
合成回路は、論理加算器、フリップフロップ、デジタル
・アナログ変換器、増分量設定部に対して、基準周波数
源を複数個設け、かつこれら基準周波数源を選択するセ
レクタと、増分量設定部の増分量をセレクタに同期させ
て変化させる制御回路を設ける。
合成回路は、論理加算器、フリップフロップ、デジタル
・アナログ変換器、増分量設定部に対して、基準周波数
源を複数個設け、かつこれら基準周波数源を選択するセ
レクタと、増分量設定部の増分量をセレクタに同期させ
て変化させる制御回路を設ける。
【０００６】
【作用】セレクタによって複数の基準周波数源から１つ
の周波数を選択し、この周波数によりフリップフロップ
において論理加算器からの出力をラッチさせる。又、制
御回路は、論理加算器への増分量をセレクタの動作に同
期させて変化させる。
の周波数を選択し、この周波数によりフリップフロップ
において論理加算器からの出力をラッチさせる。又、制
御回路は、論理加算器への増分量をセレクタの動作に同
期させて変化させる。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例の直接デジタル周波数合成
回路の回路図であり、複数の基準周波数源Ｒ１，Ｒ２，
…と、この複数の基準周波数源Ｒ１，Ｒ２ …から１つ
の周波数を選択するセレクタＳＥＬと、論理加算器ＡＤ
ＤＥＲと、この論理加算器ＡＤＤＥＲからの出力をセレ
クタＳＥＬから出力される周波数のタイミングでラッチ
し、その出力を論理加算器ＡＤＤＥＲの一方の入力に与
えるフリップフロップＦＦと、目的の正弦波を得るため
に前記フリップフロップＦＦからの出力をアナログ量に
変換するデジタル・アナログ変換器Ｄ／Ａと、前記論理
加算器ＡＤＤＥＲの他方の入力に増分量を与える増分量
設定部ＤＮと、この増分量設定部ＤＮの増分量をセレク
タＳＥＬに同期して変化させる制御回路ＣＯＮＴとによ
り構成されている。
る。図１は本発明の一実施例の直接デジタル周波数合成
回路の回路図であり、複数の基準周波数源Ｒ１，Ｒ２，
…と、この複数の基準周波数源Ｒ１，Ｒ２ …から１つ
の周波数を選択するセレクタＳＥＬと、論理加算器ＡＤ
ＤＥＲと、この論理加算器ＡＤＤＥＲからの出力をセレ
クタＳＥＬから出力される周波数のタイミングでラッチ
し、その出力を論理加算器ＡＤＤＥＲの一方の入力に与
えるフリップフロップＦＦと、目的の正弦波を得るため
に前記フリップフロップＦＦからの出力をアナログ量に
変換するデジタル・アナログ変換器Ｄ／Ａと、前記論理
加算器ＡＤＤＥＲの他方の入力に増分量を与える増分量
設定部ＤＮと、この増分量設定部ＤＮの増分量をセレク
タＳＥＬに同期して変化させる制御回路ＣＯＮＴとによ
り構成されている。
【０００８】この場合、増分量設定部ＤＮでは、増分量
とセレクタＳＥＬの変化に対しても常に目的とする主信
号の周波数が変化しないように、基準周波数源Ｒ１，Ｒ
２，…の各周波数に対応した増分量に設定される。この
構成の直接デジタル周波数合成回路の基本動作は、従来
回路と同じであるが、制御回路ＣＯＮＴからの時系列的
な制御信号によってタイミングの基本となる周波数がセ
レクタＳＥＬによって時系列的に変化させられるため
に、主信号以外の個々の離散的な周波数の不要成分のレ
ベルが主信号成分のレベルに対して低下させられること
になる。
とセレクタＳＥＬの変化に対しても常に目的とする主信
号の周波数が変化しないように、基準周波数源Ｒ１，Ｒ
２，…の各周波数に対応した増分量に設定される。この
構成の直接デジタル周波数合成回路の基本動作は、従来
回路と同じであるが、制御回路ＣＯＮＴからの時系列的
な制御信号によってタイミングの基本となる周波数がセ
レクタＳＥＬによって時系列的に変化させられるため
に、主信号以外の個々の離散的な周波数の不要成分のレ
ベルが主信号成分のレベルに対して低下させられること
になる。
【０００９】図２は図１の直接デジタル周波数合成回路
における周波数スペクトラムであり、主信号成分ｄと、
不要信号成分ｕ１，ｕ2 ，…を示している。この周波数
スペクトラムにおいては、制御回路ＣＯＮＴからの時系
列的な制御信号によってタイミングの基本となる周波数
がセレクタＳＥＬによって時系列的に変化させられるた
めに、主信号以外の不要信号成分の周波数が制御回路Ｃ
ＯＮＴからの時系列的な制御信号によって変化し、個々
の離散的な周波数の不要信号成分のレベルが主信号成分
のレベルに対して低下させられることが示されている。
における周波数スペクトラムであり、主信号成分ｄと、
不要信号成分ｕ１，ｕ2 ，…を示している。この周波数
スペクトラムにおいては、制御回路ＣＯＮＴからの時系
列的な制御信号によってタイミングの基本となる周波数
がセレクタＳＥＬによって時系列的に変化させられるた
めに、主信号以外の不要信号成分の周波数が制御回路Ｃ
ＯＮＴからの時系列的な制御信号によって変化し、個々
の離散的な周波数の不要信号成分のレベルが主信号成分
のレベルに対して低下させられることが示されている。
【００１０】
【発明の効果】以上説明したように本発明は、セレクタ
によって複数の基準周波数源から１つの周波数を選択し
てフリップフロップに入力させ、かつ論理加算器に出力
させる増分量設定部の増分量をセレクタに同期して変化
させることで、主信号成分以外の不要信号成分の周波数
が変化され、個々の離散的な周波数の不要信号成分のレ
ベルを主信号成分のレベルに対して抑圧することが可能
となる。
によって複数の基準周波数源から１つの周波数を選択し
てフリップフロップに入力させ、かつ論理加算器に出力
させる増分量設定部の増分量をセレクタに同期して変化
させることで、主信号成分以外の不要信号成分の周波数
が変化され、個々の離散的な周波数の不要信号成分のレ
ベルを主信号成分のレベルに対して抑圧することが可能
となる。
【図１】本発明の直接デジタル周波数合成回路の一実施
例の回路図である。
例の回路図である。
【図２】図１の回路の周波数スペクトラム図である。
【図３】従来の直接デジタル周波数合成回路の回路図で
ある。
ある。
【図４】図３の回路における各部のタイミング波形図で
ある。
ある。
【図５】図３の回路の周波数スペクトラム図である。
Ｒ１，Ｒ２ 基準周波数源 ＳＥＬ セレクタ ＡＤＤＥＲ 論理加算器 ＦＦ フリップフロップ Ｄ／Ａ デジタル・アナログ変換器 ＤＮ 増分量設定部 ＣＯＮＴ 制御回路
Claims (1)
- 【請求項１】 複数の基準周波数源と、これら基準周波
数源から１つの周波数を選択するセレクタと、論理加算
器と、前記論理加算器からの出力を前記セレクタから出
力される周波数のタイミングでラッチし、その出力を前
記論理加算器の一方の入力に与えるフリップフロップ
と、前記フリップフロップからの出力をアナログ量に変
換するデジタル・アナログ変換器と、前記論理加算器の
他方の入力に増分量を与える増分量設定部と、前記増分
量設定部の増分量と前記セレクタとを同期して変化させ
る制御回路とを備えることを特徴とする直接デジタル周
波数合成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33597391A JPH05152849A (ja) | 1991-11-27 | 1991-11-27 | 直接デジタル周波数合成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33597391A JPH05152849A (ja) | 1991-11-27 | 1991-11-27 | 直接デジタル周波数合成回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05152849A true JPH05152849A (ja) | 1993-06-18 |
Family
ID=18294385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33597391A Pending JPH05152849A (ja) | 1991-11-27 | 1991-11-27 | 直接デジタル周波数合成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05152849A (ja) |
-
1991
- 1991-11-27 JP JP33597391A patent/JPH05152849A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7724173B2 (en) | Time-interleaved analog-to-digital-converter | |
| US6147632A (en) | Sampling frequency conversion apparatus and fractional frequency dividing apparatus for sampling frequency conversion | |
| US4068178A (en) | Variable frequency waveform synthesizer | |
| JP2005198296A (ja) | 多段数値カウンタ発振器 | |
| US5729227A (en) | Digital audio signal mixing circuit | |
| JPH05152849A (ja) | 直接デジタル周波数合成回路 | |
| US5892692A (en) | Method for generating a lookup table for a digital oscillator | |
| Calbaza et al. | Direct digital frequency synthesis of low-jitter clocks | |
| US4570260A (en) | Digital tone signal generator for telephony system | |
| US4632001A (en) | Polyphonic electronic musical instrument performing D/A conversion of tone waveshape data | |
| US5247130A (en) | Tone signal processing apparatus employing a digital filter having improved signal delay loop | |
| JPH0865173A (ja) | パラレルシリアル変換回路 | |
| JP3317343B2 (ja) | 周波数合成回路及び周波数合成方法 | |
| GB2167888A (en) | Electronic musical instrument | |
| JP3413951B2 (ja) | デューティ可変パルス波発生器 | |
| JPH0369119B2 (ja) | ||
| JP4143703B2 (ja) | デジタル演算処理方法 | |
| KR960014531B1 (ko) | 디지탈 파형 발생기에 있어서 표본화 주파수 채배회로 | |
| JP2757090B2 (ja) | 分周逓倍回路 | |
| JP2949764B2 (ja) | 信号発生回路 | |
| JPH0243197B2 (ja) | ||
| JP2021093667A (ja) | 信号出力装置 | |
| JPH09261015A (ja) | 周波数可変のパルス波形発生回路 | |
| JP2019062300A (ja) | 信号出力装置 | |
| JPH10154195A (ja) | デジタル−アナログ変換器用乗算器 |