JPH05151794A - Sample-hold circuit - Google Patents
Sample-hold circuitInfo
- Publication number
- JPH05151794A JPH05151794A JP3185977A JP18597791A JPH05151794A JP H05151794 A JPH05151794 A JP H05151794A JP 3185977 A JP3185977 A JP 3185977A JP 18597791 A JP18597791 A JP 18597791A JP H05151794 A JPH05151794 A JP H05151794A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- turned
- sampling period
- amplifier
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Recording Or Reproduction (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、サンプルホールド回路
に関し、更に詳しくは光ディスク装置のサンプル・サー
ボ方式等のようなサンプルする期間とホールドする期間
の比が大きい場合に好適なサンプルホールド回路に関す
るものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sample and hold circuit, and more particularly to a sample and hold circuit suitable for a case where the ratio between the sample period and the hold period is large, such as in the sample servo system of an optical disk device. Is.
【０００２】[0002]
【従来の技術】従来サンプルホールド回路は図５に示す
ように増幅手段１及び２と、増幅手段１の出力をオンオ
フするスイッチ３から構成され、図６に示すようにサン
プリング信号Ｓ0 によってサンプリング期間Ｔ1 のみス
イッチ３を導通させてサンプリングしている。従って、
増幅手段１に入力信号Ｖｉｎが入力されると、増幅手段
２の出力信号Ｖｏｕｔはスイッチ３がオンしている期
間、即ちサンプリング期間のみ追随して変化する。スイ
ッチ３がオフすると、増幅手段２はその電圧の状態を保
持しつづけ、サンプリングした信号Ｖ1 をホールドしつ
づける。増幅手段としては演算増幅器が用いられ、スイ
ッチとしてはＭＯＳアナログスイッチが用いられる。Conventional sample and hold circuit to the amplifying means 1 and 2 as shown in FIG. 5, is a switch 3 for turning on and off the output of the amplifying means 1, the sampling period by the sampling signal S 0 as shown in FIG. 6 Only in T 1, the switch 3 is turned on for sampling. Therefore,
When the input signal Vin is input to the amplifying means 1, the output signal Vout of the amplifying means 2 changes only during the period when the switch 3 is on, that is, the sampling period. When the switch 3 is turned off, the amplifying means 2 continues to hold the state of the voltage and holds the sampled signal V 1 . An operational amplifier is used as the amplifying means, and a MOS analog switch is used as the switch.
【０００３】[0003]
【発明が解決しようとする課題】光ディスク装置のサン
プル・サーボ方式等のようにサンプルする期間が短時間
である場合には、出力電圧Ｖｏｕｔがサンプリングした
電圧からずれて、正確に電圧を出力しない場合がある。
この電圧誤差は、例えば演算増幅器のＧＢ積（利得・帯
域幅積）が有限であるため、入力電圧の変化に対する出
力電圧変化の応答に時間を要するからである。従って、
演算増幅器のＧＢ積を大きくすれば、上記問題は解決す
ることになるが、ＧＢ積を大きくすれば消費電力が増大
し、また占有面積が増大して回路規模が大きくなるとい
う欠点を有する。When the sampling period is short, as in the sampling / servo method of the optical disk device, the output voltage Vout deviates from the sampled voltage and the voltage is not accurately output. There is.
This voltage error is because, for example, the GB product (gain / bandwidth product) of the operational amplifier is finite, and therefore it takes time to respond to the change in the output voltage with respect to the change in the input voltage. Therefore,
If the GB product of the operational amplifier is increased, the above problem can be solved. However, if the GB product is increased, there are disadvantages that the power consumption increases and the occupied area increases and the circuit scale increases.
【０００４】以上の点に鑑み、本発明はＧＢ積を大きく
することなしにサンプルホールド出力電圧の電圧誤差を
小さくするサンプルホールド回路を提供するものであ
る。In view of the above points, the present invention provides a sample hold circuit for reducing the voltage error of the sample hold output voltage without increasing the GB product.
【０００５】[0005]
【課題を解決する為の手段】本発明は、入力電圧が入力
される第１の増幅手段と、第１のスイッチ手段を介して
前記第１の増幅手段の出力が入力される第２の増幅手段
と、第２のスイッチ手段を介して前記第２の増幅手段の
出力が入力される第３の増幅手段と、サンプリング期間
前から該サンプリング期間を含む一定期間に前記第１の
スイッチ手段をオンする第１のタイミング信号と該サン
プリング期間終了から一定期間に前記第２のスイッチ手
段をオンする第２のタイミング信号とを出力するタイミ
ング信号発生手段とを有することを特徴とするものであ
る。第１のタイミング信号はサンプル期間の終了まで第
１のスイッチ手段をオンし、第１のスイッチ手段がオフ
すると同時に第２のタイミング信号によって第２のスイ
ッチ手段をオンする。第１のタイミング信号と第２のタ
イミング信号はサンプル期間では重畳してもよい。According to the present invention, there is provided a first amplifying means to which an input voltage is inputted and a second amplifying means to which an output of the first amplifying means is inputted via a first switch means. Means, a third amplifying means to which the output of the second amplifying means is inputted via the second switch means, and the first switch means being turned on from before the sampling period to a certain period including the sampling period. And a timing signal generating means for outputting a second timing signal for turning on the second switch means for a certain period from the end of the sampling period. The first timing signal turns on the first switching means until the end of the sampling period, and at the same time turns off the first switching means, turns on the second switching means by the second timing signal. The first timing signal and the second timing signal may be superimposed during the sampling period.
【０００６】[0006]
【作用】本発明によれば、サンプリング期間終了までの
一定期間、第１のスイッチ手段をオンするので第２の増
幅手段の出力電圧を入力電圧に追随させることができ
る。このとき、第２のスイッチ手段はオフしているの
で、サンプルホールド回路の出力電圧は変化しない。次
に、第１のスイッチ手段がオフすると同時に第２のスイ
ッチ手段をオンして、かつサンプリング期間から一定期
間までオンし続けるので、ＧＢ積が大きくなくても第３
の増幅手段が十分に第２の増幅手段の出力電圧に追随す
る。このとき、第１のスイッチ手段はオフしているの
で、第３の増幅手段に入力される電圧は変化しない。According to the present invention, since the first switch means is turned on for a certain period until the end of the sampling period, the output voltage of the second amplifying means can follow the input voltage. At this time, since the second switch means is off, the output voltage of the sample hold circuit does not change. Next, since the first switch means is turned off, the second switch means is turned on at the same time, and is kept on for a certain period from the sampling period, the third product is obtained even if the GB product is not large.
Amplifier means sufficiently follows the output voltage of the second amplifier means. At this time, since the first switch means is off, the voltage input to the third amplifying means does not change.
【０００７】このように本発明のサンプルホールド回路
は、増幅手段の応答遅れを補い、電圧誤差を減少させる
ことができる。As described above, the sample hold circuit of the present invention can compensate the response delay of the amplifying means and reduce the voltage error.
【０００８】[0008]
【実施例】以下、本発明を図面に基づいて詳細に説明す
る。図１は本発明のサンプルホールド回路の実施例を示
す図であって、１０は第１の増幅手段、１１は第２の増
幅手段、１２は第３の増幅手段、１３は第１のスイッチ
手段、１４は第２のスイッチ手段、１５はタイミング信
号発生手段である。増幅手段１０には入力信号Ｖｉｎが
入力され、増幅手段１２からサンプルホールド出力電圧
Ｖｏｕｔが出力される。The present invention will be described in detail below with reference to the drawings. FIG. 1 is a diagram showing an embodiment of a sample hold circuit of the present invention, in which 10 is a first amplifying means, 11 is a second amplifying means, 12 is a third amplifying means, and 13 is a first switch means. , 14 are second switch means, and 15 is a timing signal generating means. The input signal Vin is input to the amplification means 10, and the sample hold output voltage Vout is output from the amplification means 12.
【０００９】図２は第１のタイミング信号Ｓ１及び第２
のタイミング信号Ｓ２と入力信号Ｖｉｎ及びサンプルホ
ールド出力電圧Ｖｏｕｔを示す図である。サンプリング
期間Ｔ1 は例えば１２０ｎＳであり、このサンプリング
が１２．５μＳ毎に行われる。サンプリング信号Ｓ１は
１２．５μＳの周期でオンオフし、サンプリング期間Ｔ
1 の６．２５μＳ前にオンし、サンプリング期間Ｔ1 の
終了と共にオフする。サンプリング信号Ｓ２はサンプリ
ング信号Ｓ２の反転信号であって、１２．５μＳの周期
でオンオフし、サンプリング期間Ｔ1 の終了と共にオン
し、サンプリング期間Ｔ1 の６．２５μＳ後にオフす
る。サンプリング信号Ｓ２はサンプリング期間Ｔ1の開
始と共にオンしてもよい。また、サンプリング信号Ｓ１
及びサンプリング信号Ｓ２のタイミングはサンプリング
期間Ｔ1 でのオンオフが正確であればよく、例えばサン
プリング信号Ｓ１のオンのタイミングやサンプリング信
号Ｓ２のオフのタイミングは、特に制限されず、増幅手
段１１及び１２が入力される電圧に十分に追随する時間
があればよい。FIG. 2 shows the first timing signal S1 and the second timing signal S1.
5 is a diagram showing a timing signal S2, an input signal Vin, and a sample hold output voltage Vout of FIG. The sampling period T 1 is, for example, 120 nS, and this sampling is performed every 12.5 μS. The sampling signal S1 is turned on and off at a cycle of 12.5 μS, and the sampling period T
It turns on 6.25 μS before 1 , and turns off at the end of the sampling period T 1 . Sampling signal S2 is an inverted signal of the sampling signal S2, and off at a period of 12.5Myuesu, turned on at the end of the sampling period T 1, and is turned off after 6.25μS sampling period T 1. The sampling signal S2 may be turned on at the start of the sampling period T 1 . In addition, the sampling signal S1
It suffices that the timings of the sampling signal S2 and the sampling signal S2 are accurately turned on and off during the sampling period T 1. For example, the timing of turning on the sampling signal S1 and the timing of turning off the sampling signal S2 are not particularly limited. It suffices if there is enough time to follow the input voltage.
【００１０】このような構成によれば、まずサンプリン
グ信号Ｓ１によってスイッチ手段１３がオンし、増幅手
段１１の出力電圧Ｖａが入力信号Ｖｉｎに追随し、サン
プリング期間Ｔ1 の終了と共にオフするので、サンプル
した電圧Ｖ1 にホールドされる。このとき、スイッチ手
段１４はオフしているのでサンプルホールド出力電圧Ｖ
ｏｕｔは前回サンプルした電圧Ｖ0 に保持されたままで
ある。次に、サンプリング信号Ｓ２によってスイッチ手
段１４がオンし、サンプルホールド出力電圧Ｖｏｕｔは
増幅手段１１の出力信号Ｖａ（＝Ｖ1 ）に追随し、サン
プルホールド出力電圧Ｖｏｕｔはサンプルした電圧Ｖａ
（＝Ｖ1 ）を出力する。このとき、スイッチ手段１３は
オフしているので増幅手段１１の出力電圧Ｖａは保持さ
れており、サンプルホールド出力電圧Ｖｏｕｔが変動す
ることはない。According to this structure, first, the switch means 13 is turned on by the sampling signal S1, the output voltage Va of the amplifying means 11 follows the input signal Vin, and is turned off at the end of the sampling period T 1. The voltage V 1 is held. At this time, since the switch means 14 is off, the sample hold output voltage V
out remains held at the previously sampled voltage V 0 . Next, the switch means 14 is turned on by the sampling signal S2, the sample hold output voltage Vout follows the output signal Va (= V 1 ) of the amplifying means 11, and the sample hold output voltage Vout is the sampled voltage Va.
(= V 1 ) is output. At this time, since the switching means 13 is off, the output voltage Va of the amplifying means 11 is held and the sample hold output voltage Vout does not change.
【００１１】図３は本発明を適用した実施例を示す図で
あって、増幅手段として演算増幅器をボルテージ・フォ
ロワとして用い、利得１としたものである。演算増幅器
のＧＢ積はおよそ１５ＭＨｚのものを用い、タイミング
は図２と同様である。また、スイッチ手段としてＭＯＳ
アナログスイッチを用いている。図４は本発明を適用し
た他の実施例を示す図であって、増幅手段として演算増
幅器と抵抗による反転増幅器・非反転増幅器として用い
た例である。例えば増幅手段１０を反転増幅器とし、増
幅手段１１及び１２を非反転増幅器とし、抵抗の比を適
当に選択することにより利得を自由に設定できる。抵抗
としてはいわゆるスイッチト・キャパシタを用いること
もできる。動作は図１に示したものと同様であるので、
詳細な説明は省略する。FIG. 3 is a diagram showing an embodiment to which the present invention is applied, in which an operational amplifier is used as a amplifying means as a voltage follower and a gain of 1 is obtained. The GB product of the operational amplifier is about 15 MHz, and the timing is the same as in FIG. Also, as switching means, MOS
It uses an analog switch. FIG. 4 is a diagram showing another embodiment to which the present invention is applied, which is an example using an operational amplifier as an amplifying means and an inverting amplifier / non-inverting amplifier by a resistor. For example, the amplifying means 10 is an inverting amplifier, the amplifying means 11 and 12 are non-inverting amplifiers, and the gain can be freely set by appropriately selecting the resistance ratio. A so-called switched capacitor can also be used as the resistor. The operation is similar to that shown in FIG.
Detailed description is omitted.
【００１２】[0012]
【発明の効果】上述のように、本発明によればサンプリ
ング期間の小さいサンプルホールドであってもＧＢ積の
小さな増幅器を用いることが出来、正確なサンプルホー
ルド出力を得ることが出来る。As described above, according to the present invention, an amplifier having a small GB product can be used even for a sample and hold having a short sampling period, and an accurate sample and hold output can be obtained.
【図１】本発明のサンプルホールド回路を示す図であ
る。FIG. 1 is a diagram showing a sample hold circuit of the present invention.
【図２】本発明のサンプルホールド回路に用いられるサ
ンプリング信号を示す図である。FIG. 2 is a diagram showing a sampling signal used in the sample hold circuit of the present invention.
【図３】本発明のサンプルホールド回路の実施例を示す
図である。FIG. 3 is a diagram showing an embodiment of a sample hold circuit of the present invention.
【図４】本発明のサンプルホールド回路の他の実施例を
示す図である。FIG. 4 is a diagram showing another embodiment of the sample hold circuit of the present invention.
【図５】従来のサンプルホールド回路を示す図である。FIG. 5 is a diagram showing a conventional sample hold circuit.
【図６】従来のサンプルホールド回路に用いられるサン
プリング信号を示す図である。FIG. 6 is a diagram showing a sampling signal used in a conventional sample hold circuit.
１０ 第１の増幅手段 １１ 第２の増幅手段 １２ 第３の増幅手段 １３ 第１のスイッチ手段 １４ 第２のスイッチ手段 １５ タイミング信号発生手段 DESCRIPTION OF SYMBOLS 10 1st amplification means 11 2nd amplification means 12 3rd amplification means 13 1st switch means 14 2nd switch means 15 Timing signal generation means
Claims (1)
と、第１のスイッチ手段を介して前記第１の増幅手段の
出力が入力される第２の増幅手段と、第２のスイッチ手
段を介して前記第２の増幅手段の出力が入力される第３
の増幅手段と、サンプリング期間前から該サンプリング
期間を含む一定期間に前記第１のスイッチ手段をオンす
る第１のタイミング信号と該サンプリング期間終了から
一定期間に前記第２のスイッチ手段をオンする第２のタ
イミング信号とを出力するタイミング信号発生手段とを
有することを特徴とするサンプルホールド回路。1. A first amplifying means to which an input voltage is inputted, a second amplifying means to which an output of the first amplifying means is inputted via a first switch means, and a second switch means. A third output to which the output of the second amplifying means is input
Amplifier means, a first timing signal for turning on the first switch means for a fixed period including the sampling period before the sampling period, and a first timing signal for turning on the second switch means for a fixed period from the end of the sampling period. And a timing signal generating means for outputting two timing signals.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3185977A JPH05151794A (en) | 1991-07-25 | 1991-07-25 | Sample-hold circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3185977A JPH05151794A (en) | 1991-07-25 | 1991-07-25 | Sample-hold circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05151794A true JPH05151794A (en) | 1993-06-18 |
Family
ID=16180194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3185977A Pending JPH05151794A (en) | 1991-07-25 | 1991-07-25 | Sample-hold circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05151794A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100365616C (en) * | 2002-12-20 | 2008-01-30 | 上海乐金广电电子有限公司 | Signal processing device |
-
1991
- 1991-07-25 JP JP3185977A patent/JPH05151794A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100365616C (en) * | 2002-12-20 | 2008-01-30 | 上海乐金广电电子有限公司 | Signal processing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7579885B2 (en) | Charge recycling amplifier for a high dynamic range CMOS imager | |
| JP3222276B2 (en) | Comparator circuit and control method of comparator circuit | |
| JP4330791B2 (en) | Semiconductor integrated circuit device and method for controlling semiconductor integrated circuit device | |
| JPH05151794A (en) | Sample-hold circuit | |
| JPH06232706A (en) | Comparator | |
| JP2743852B2 (en) | Integral signal detection circuit | |
| JPH0247916A (en) | Analog comparator | |
| JP3991350B2 (en) | Switched capacitor circuit | |
| JP2902520B2 (en) | Video signal processing device | |
| JPH02274015A (en) | Double sample-hold circuit | |
| JPS6228892B2 (en) | ||
| JP2002176342A (en) | Semiconductor integrated circuit device | |
| WO2024124478A1 (en) | Analog front-end circuit and working method therefor, and gene sequencing chip | |
| JPS637081A (en) | Video signal processor | |
| JPH1188774A (en) | Correlation double sampling circuit | |
| JPH01279500A (en) | Sample-and-hold amplifier circuit | |
| JPS63219219A (en) | Switched capacitor circuit | |
| JPS61280108A (en) | Envelope extraction circuit | |
| JPH05188092A (en) | Sample holding circuit | |
| JPS6022682Y2 (en) | Digital to analog converter | |
| JPH036119A (en) | Analog signal switching circuit | |
| JPH07107391A (en) | Cds circuit | |
| JPH0737372Y2 (en) | Signal synthesis circuit | |
| JPH0514203A (en) | Digital/analog conversion circuit | |
| JPH0422478Y2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991102 |