JPS637081A - Video signal processor - Google Patents
Video signal processorInfo
- Publication number
- JPS637081A JPS637081A JP61152404A JP15240486A JPS637081A JP S637081 A JPS637081 A JP S637081A JP 61152404 A JP61152404 A JP 61152404A JP 15240486 A JP15240486 A JP 15240486A JP S637081 A JPS637081 A JP S637081A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- pedestal
- output
- reference voltage
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims abstract description 49
- 230000003321 amplification Effects 0.000 claims abstract description 18
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 18
- 238000001514 detection method Methods 0.000 claims abstract description 8
- 238000005070 sampling Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 241000238413 Octopus Species 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は映像信号をクランプするペデスタルクランプ装
置に関するもので、画像プリンタのようなテレビ画像の
ハードコピー装置等に広く応用できるものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a pedestal clamp device for clamping video signals, and is widely applicable to hard copy devices for television images such as image printers.
従来の技術
第3図に従来のテレビ受像機に用いられているペデスタ
ルクランプ装置のブロック図を示す。従来用いられてい
るペデスタルクランプ装置は低出力インピーダンスで高
速の第1増幅器IC)1と、高入力インピーダンスで高
速かつDC増幅のできる第2増幅器102とをコンデン
サ1o3で結合し、映像信号のペデスタルの期間にクラ
ンプノ(ルスでアナログスイッチ104を導通させるこ
とに3ペー/
よりこのコンデンサ103を充電させ、映像信号のペデ
スタル以外の期間は、コンデンサ103に充電された電
位差により直流レベルシフトさせることにより、映像信
号のペデスタル電位をペデスタル基準電圧105に一致
させるものである。BACKGROUND OF THE INVENTION FIG. 3 shows a block diagram of a pedestal clamp device used in a conventional television receiver. A conventionally used pedestal clamp device connects a first amplifier IC) 1 with low output impedance and high speed and a second amplifier 102 with high input impedance and high speed and capable of DC amplification using a capacitor 1o3 to clamp the pedestal of the video signal. This capacitor 103 is charged by making the analog switch 104 conductive with a clamp voltage during the period, and during the period other than the video signal pedestal, the DC level is shifted by the potential difference charged in the capacitor 103, and the video signal is This is to make the pedestal potential of the signal match the pedestal reference voltage 105.
発明が解決しようとする問題点
土に述べたように従来のペデスタルクランプ装置は低出
力インピーダンスで高速の第1増幅器と、高入力インピ
ーダンスで高速かつDC伝送が可能な第2増幅器とを必
要とする。しかし高速かつ出力のオフセット電圧が小さ
なりC増幅器を構成することは難しい。例えば、oPア
ンプでは出力のオフセット電圧は非常に小さいが高速で
動作するものは非常に高価である。またディスクリート
で構成すると高速のものは比較的簡単に構成できるが、
出力のオフセット電圧を可変低紙等を調整して小さくせ
ねばならず、精度、温度特性が悪く、また経時変化が大
きいという問題点がある。Problems to be Solved by the Invention As mentioned above, the conventional pedestal clamp device requires a first amplifier with low output impedance and high speed, and a second amplifier with high input impedance and high speed and capable of DC transmission. . However, it is difficult to construct a high-speed C amplifier with a small output offset voltage. For example, an OP amplifier has a very small output offset voltage, but one that operates at high speed is very expensive. Also, high-speed devices can be configured relatively easily if they are configured using discrete components, but
The offset voltage of the output must be reduced by adjusting a variable voltage filter, etc., and there are problems in that accuracy and temperature characteristics are poor, and changes over time are large.
問題点を解決するための手段
ペデスタル基準電圧を発生するペデスタル基準電圧発生
手段と、水平同期信号からクランプパルスを発生するク
ランプパルス発生手段と、映像信号を増幅する映像信号
増幅手段と、前記クランプパルスにより前記映像信号増
幅手段の出力信号をサンプリングしホールドするサンプ
ルホールド手段と、このサンプルホールド手段の出力電
圧と前記ペデスタル基準電圧との電圧の差を検出する検
出手段とにより、この検出手段の出力電圧で前記映像信
号増幅手段の出力DC電位を制御し、前記映像信号のペ
デスタルを前記ペデスタル基準電圧に一致させる。Means for Solving the Problems A pedestal reference voltage generating means for generating a pedestal reference voltage, a clamp pulse generating means for generating a clamp pulse from a horizontal synchronizing signal, a video signal amplifying means for amplifying a video signal, and the clamp pulse. sample and hold means for sampling and holding the output signal of the video signal amplification means, and detection means for detecting the difference in voltage between the output voltage of the sample and hold means and the pedestal reference voltage. The output DC potential of the video signal amplifying means is controlled to match the pedestal of the video signal to the pedestal reference voltage.
作 用
前記クランプパルス発生手段により映像信号のペデスタ
ル部分のタイミングにあったクランプパルスを水平同期
信号に同期して発生させ、このクランプパルスを用いて
、前記映像増幅手段の出力のペデスタル部分を前記サン
プルホールド手段でサンプルホールドした電圧と、前記
ペデスタル基準電圧発生手段により発生されたペデスタ
ル基準電圧との差電圧を前記検出手段によって検出し、
6ペーン
この差電圧が0になるように前記映像増幅手段の出力の
DC電位を制御することによって前記映像増幅手段の出
力のペデスタルレベルをペデスタル基準電圧に一致させ
る。Operation: The clamp pulse generating means generates a clamp pulse that matches the timing of the pedestal portion of the video signal in synchronization with the horizontal synchronizing signal, and using this clamp pulse, the pedestal portion of the output of the video amplifying means is converted to the sample. detecting a difference voltage between the voltage sampled and held by the holding means and the pedestal reference voltage generated by the pedestal reference voltage generating means, by the detecting means;
The pedestal level of the output of the video amplification means is made to match the pedestal reference voltage by controlling the DC potential of the output of the video amplification means so that this differential voltage becomes zero.
実施例
第1図は本発明の実施例における映像信号処理装置のブ
ロック図、第2図は同装置の回路図である。第1図にお
いて1はペデスタル基準電圧を発生するペデスタル基準
電圧発生手段、2は水平同期信号からクランプパルスを
発生するクランプパルス発生手段、3は映像信号を増幅
する映像信号増幅手段、4は前記映像信号増幅手段の出
力信号をサンプリングしホールドするサンプルホールド
手段、6は前記サンプルホールド手段の出力電圧と前記
ペデスタル基準電圧との電圧の差を検出する検出手段で
ある。Embodiment FIG. 1 is a block diagram of a video signal processing device according to an embodiment of the present invention, and FIG. 2 is a circuit diagram of the same device. In FIG. 1, 1 is a pedestal reference voltage generation means for generating a pedestal reference voltage, 2 is a clamp pulse generation means for generating a clamp pulse from a horizontal synchronizing signal, 3 is a video signal amplification means for amplifying a video signal, and 4 is a video signal amplification means for amplifying a video signal. A sample and hold means samples and holds the output signal of the signal amplification means, and a detection means 6 detects a voltage difference between the output voltage of the sample and hold means and the pedestal reference voltage.
第2図において、11および24は結合コンデンサ、1
9,20.21および22.23はそれぞれバイアス電
圧49とペデスタル基準電圧60をつくる抵抗およびコ
ンデンサ、12.13およ6ベージ
び14,15はローパスフィルタを構成する抵抗および
コンデンサ、16.17はバイアス抵抗、18はフィー
ドバックゲイン調整抵抗、33.34゜35.36.3
7および41.42は差動増幅器を構成する抵抗および
トランジスタ、38および43は低出力インピーダンス
にするためのエミッタホロワを構成する抵抗およびトラ
ンジスタ、40゜39はサンプルホールド回路を構成す
るアナログスイッチとコンデンサ、25.26と27.
28゜29および30,31.32は水平同期信号を4
.6μs程度遅延させてクランプパルス52をつくるた
めの遅延回路を構成するインダクタ、抵抗、およびコン
デンサ、46はサンプルされた電圧とペデスタル基準電
圧とを比較し差を検出するOPアン7”、32.44は
クランプパルス52で40のアナログスイッチをオンオ
フするだめのスイッチング回路を構成する抵抗およびト
ランジスタである。また46は映像信号入力端子、47
は水平同期信号入力端子、48は映像信号出力端子であ
る。In FIG. 2, 11 and 24 are coupling capacitors, 1
9, 20.21 and 22.23 are the resistors and capacitors that create the bias voltage 49 and the pedestal reference voltage 60, respectively; 12.13 and 6B and 14, 15 are the resistors and capacitors that constitute the low-pass filter; Bias resistor, 18 is feedback gain adjustment resistor, 33.34°35.36.3
7 and 41. 42 are resistors and transistors that make up the differential amplifier; 38 and 43 are resistors and transistors that make up the emitter follower for low output impedance; 40° and 39 are analog switches and capacitors that make up the sample-and-hold circuit; 25.26 and 27.
28° 29 and 30, 31.32 are horizontal synchronization signals 4
.. An inductor, a resistor, and a capacitor constitute a delay circuit for creating a clamp pulse 52 with a delay of about 6 μs. 46 is an OP amplifier 7" that compares the sampled voltage with the pedestal reference voltage and detects the difference. 46 is a video signal input terminal;
48 is a horizontal synchronizing signal input terminal, and 48 is a video signal output terminal.
7 へ−7
端子46に加えられた映像信号は結合コンデンサ11と
ローパスフィルタを構成する抵抗12゜13を介して差
動増幅器を構成するトランジスタ41に加えられる。−
刃端子47に加えられた水平同期信号は25,26,2
7,28,29.30から構成された遅延回路により4
.5μs程度遅延されて、映像信号のペデスタル部分の
タイミングにあったクランプパルス52が得られる。そ
してこのクランプパルスによりスイッチングトランジス
タ44を介してアナログスイッチ40’(i−オンオフ
し、出力のペデスタル部分の電圧をサンプリングしコン
デンサ39に充電しホールドする。このアナログスイッ
チとコンデンサからなる充放電回路の時定数はクランプ
パルス幅の時間で十分充電され、かつ映像信号の1Hの
区間その電位が保持されるように設定されている。サン
プリングホールドされたペデスタル電圧61とペデスタ
ル基準電圧60とは差動入力のoPアンプ45で比較さ
れ、その出力はフィードバックゲイン調整抵抗18を介
して、差動増幅器を構成するトランジスタ42のベース
に加えられフィードバックされる。ペデスタル電圧61
がペデスタル基準電圧5oよりも高い場合は、トランジ
スタ42のベース電位ハ上がり、従ってコレクタ電位が
下がり出力DC電位が下がる。また逆に、ペデスタル電
圧61がペデスタル基準電圧5oよりも低い場合は、ト
ランジスタ42のベース電位は下がり、従ってコレクタ
電位が下がり出力DC電位が」二がる。このようにフィ
ードバックをかけることにより定常状態では出力映像信
号のペデスタル電位とペデスタル基準電圧とが等しく保
たれ、ペデスタルクランプされた映像信号出力が得られ
る。The video signal applied to the 7 to 7 terminal 46 is applied to the transistor 41 forming a differential amplifier via the coupling capacitor 11 and resistors 12 and 13 forming a low-pass filter. −
The horizontal synchronization signals applied to the blade terminal 47 are 25, 26, 2
4 by a delay circuit composed of 7, 28, 29, and 30.
.. A clamp pulse 52 is obtained which is delayed by about 5 μs and matches the timing of the pedestal portion of the video signal. Then, this clamp pulse turns on and off the analog switch 40' (i-) via the switching transistor 44, samples the voltage at the pedestal portion of the output, charges the capacitor 39, and holds it. The constant is set so that it is sufficiently charged in the time of the clamp pulse width and the potential is held for the 1H period of the video signal.The sampled and held pedestal voltage 61 and the pedestal reference voltage 60 are the differential input voltage. It is compared by an oP amplifier 45, and its output is fed back via a feedback gain adjustment resistor 18 to the base of a transistor 42 constituting a differential amplifier.Pedestal voltage 61
When is higher than the pedestal reference voltage 5o, the base potential of the transistor 42 increases, the collector potential decreases, and the output DC potential decreases. Conversely, when the pedestal voltage 61 is lower than the pedestal reference voltage 5o, the base potential of the transistor 42 decreases, and therefore the collector potential decreases and the output DC potential decreases. By applying feedback in this manner, the pedestal potential of the output video signal and the pedestal reference voltage are kept equal in the steady state, and a pedestal-clamped video signal output is obtained.
丑たこの実施例のように、映像信号増幅手段を差動増幅
器で構成することにより信号入力インピーダンスを高く
でき、これを利用して能動フィルタを構成できるので、
映像信号をA/D変換する際のアンチエリアシングフィ
ルター等を同時に構成でき、利用価値が高い。As in the ox octopus embodiment, the signal input impedance can be increased by configuring the video signal amplification means with a differential amplifier, and this can be used to configure an active filter.
It has high utility value as it can simultaneously configure anti-aliasing filters etc. when converting video signals from A/D.
発明の効果
本発明によれば、高速であるがDC伝送のでき9ページ
ないトランジスタ等で構成された映像信号増幅手段と、
精度は極めて良いが低速なOPアンプ等による検出手段
を組み合わせることにより、高価な部品を用いることな
くかつ少ない部品点数で、高速かつ極めて精度のよいペ
デスタルクランプ装置を構成することができる。Effects of the Invention According to the present invention, a video signal amplification means constituted by transistors, etc., which are capable of high-speed DC transmission and have less than 9 pages;
By combining detection means such as an OP amplifier with extremely high accuracy but low speed, a high speed and extremely accurate pedestal clamp device can be constructed without using expensive parts and with a small number of parts.
第1図は本発明の一実施例における映像信号処理装置の
ブロック図、第2図は同装置の回路図、第3図はペデス
タルクランプ装置の従来ρ11の構成を示すブロック図
である。
1・・・・・・ペデスタル基準電圧発生手段、2・・・
・・・クランプパルス発生手段、3・・・・・・映像信
号増幅手段、4・・・・・・サンプルホールド手段、5
・・・・・・検出手段。FIG. 1 is a block diagram of a video signal processing device according to an embodiment of the present invention, FIG. 2 is a circuit diagram of the same device, and FIG. 3 is a block diagram showing the configuration of a conventional ρ11 of a pedestal clamp device. 1... Pedestal reference voltage generation means, 2...
... Clamp pulse generation means, 3 ... Video signal amplification means, 4 ... Sample hold means, 5
...Detection means.
Claims (3)
圧発生手段と、水平同期信号からクランプパルスを発生
するクランプパルス発生手段と、映像信号を増幅する映
像信号増幅手段と、前記クランプパルスにより前記映像
信号増幅手段の出力信号をサンプリングしホールドする
サンプルホールド手段と、このサンプルホールド手段の
出力電圧と前記ペデスタル基準電圧との電圧の差を検出
する検出手段とを備え、この検出手段の出力電圧により
前記映像信号増幅手段の出力DC電位を制御し、前記映
像信号のペデスタルを前記ペデスタル基準電圧に一致さ
せることを特徴とする映像信号処理装置。(1) Pedestal reference voltage generation means for generating a pedestal reference voltage, clamp pulse generation means for generating a clamp pulse from a horizontal synchronizing signal, video signal amplification means for amplifying a video signal, and amplification of the video signal by the clamp pulse. sample and hold means for sampling and holding the output signal of the means; and detection means for detecting a voltage difference between the output voltage of the sample and hold means and the pedestal reference voltage; A video signal processing device, characterized in that the output DC potential of the amplifying means is controlled so that the pedestal of the video signal matches the pedestal reference voltage.
、第1の入力に映像信号を印加し、第2の入力に検出手
段の出力を印加することにより出力DC電位を制御する
ことを特徴とする特許請求の範囲第1項記載の映像信号
処理装置。(2) The video signal amplification means is constituted by a differential amplifier, and controls the output DC potential by applying the video signal to the first input and applying the output of the detection means to the second input. A video signal processing device according to claim 1.
特徴とする特許請求の範囲第2項記載の映像信号処理装
置。(3) The video signal processing device according to claim 2, wherein the video signal amplification means has filter characteristics.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61152404A JPS637081A (en) | 1986-06-27 | 1986-06-27 | Video signal processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61152404A JPS637081A (en) | 1986-06-27 | 1986-06-27 | Video signal processor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS637081A true JPS637081A (en) | 1988-01-12 |
Family
ID=15539770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61152404A Pending JPS637081A (en) | 1986-06-27 | 1986-06-27 | Video signal processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS637081A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5875002A (en) * | 1995-01-12 | 1999-02-23 | Sony Corporation | Clamp pulse circuit |
JP2007296865A (en) * | 2006-04-27 | 2007-11-15 | Toyo Seat Co Ltd | Seat device for vehicle |
JP2008081083A (en) * | 2006-09-29 | 2008-04-10 | Honda Motor Co Ltd | Motorcycle |
-
1986
- 1986-06-27 JP JP61152404A patent/JPS637081A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5875002A (en) * | 1995-01-12 | 1999-02-23 | Sony Corporation | Clamp pulse circuit |
JP2007296865A (en) * | 2006-04-27 | 2007-11-15 | Toyo Seat Co Ltd | Seat device for vehicle |
JP2008081083A (en) * | 2006-09-29 | 2008-04-10 | Honda Motor Co Ltd | Motorcycle |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0342548B2 (en) | ||
JP2543177B2 (en) | Clamping device and automatic gain control device | |
US5801555A (en) | Correlative double sampling (CDS) device | |
JPS637081A (en) | Video signal processor | |
US4233629A (en) | Sync separator with a look-ahead clamp | |
US4229759A (en) | Signal detector including sample and hold circuit with reduced offset error | |
JPH0946548A (en) | Synchronous signal separation circuit of image output device | |
JP2811704B2 (en) | CCD output circuit | |
JPH05316338A (en) | Sample-and-hold circuit | |
US4937538A (en) | Circuit arrangement for synchronizing an oscillator | |
JP3101463B2 (en) | TV signal discrimination circuit | |
JP2512916B2 (en) | Sampling hold circuit | |
JPS6214780Y2 (en) | ||
JP2902520B2 (en) | Video signal processing device | |
JPH065092A (en) | Sample-and-hold circuit | |
JPH03222580A (en) | Clamp circuit for video signal | |
JP2809012B2 (en) | CCD output signal processing circuit | |
JPS6128442Y2 (en) | ||
JPH11205814A (en) | Comb filter device | |
JPH0145173Y2 (en) | ||
KR800001094B1 (en) | Chroma-burst separator and amplifier | |
JP2513495Y2 (en) | Clamp circuit for video signal | |
JPH03143178A (en) | Image signal processor | |
JPH05151794A (en) | Sample-hold circuit | |
GB2107551A (en) | Video signal peaking |