JPH05151775A - 集積回路における高容量負荷駆動用電流供給回路 - Google Patents
集積回路における高容量負荷駆動用電流供給回路Info
- Publication number
- JPH05151775A JPH05151775A JP4032726A JP3272692A JPH05151775A JP H05151775 A JPH05151775 A JP H05151775A JP 4032726 A JP4032726 A JP 4032726A JP 3272692 A JP3272692 A JP 3272692A JP H05151775 A JPH05151775 A JP H05151775A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- coupled
- circuit
- resistor
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
Landscapes
- Dram (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】
【目的】 多数のセンス増幅器のような高容量負荷に良
く適した集積回路メモリ用定電流電力供給回路を提供す
ること。 【構成】 集積回路において、作動電圧源を受けるよう
に結合された定電流源と、定電流源に結合され負荷に結
合される出力をもつ電流ミラー回路を含む高容量負荷駆
動用回路であって、電流ミラー回路が定電流源回路に比
例し高い電流レベルの出力を与える。定電流回路は２の
ＦＥＴトランジスタと２つの抵抗とを備え、トランジス
タの導通状態が互いに逆に作用するように構成され、動
作電圧や負荷とは無関係に定電流均衡状態を維持する。
く適した集積回路メモリ用定電流電力供給回路を提供す
ること。 【構成】 集積回路において、作動電圧源を受けるよう
に結合された定電流源と、定電流源に結合され負荷に結
合される出力をもつ電流ミラー回路を含む高容量負荷駆
動用回路であって、電流ミラー回路が定電流源回路に比
例し高い電流レベルの出力を与える。定電流回路は２の
ＦＥＴトランジスタと２つの抵抗とを備え、トランジス
タの導通状態が互いに逆に作用するように構成され、動
作電圧や負荷とは無関係に定電流均衡状態を維持する。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路メモリーとり
わけ集積回路の中の高容量負荷を駆動するための電力供
給回路に関連する。
わけ集積回路の中の高容量負荷を駆動するための電力供
給回路に関連する。
【０００２】
【従来の技術】たとえば、ダイナミックランダムアクセ
スメモリ（ＤＲＡＭ）は定期的にリフレッシュする必要
のあるメモリセルのアレイを含んでいる。その理由は、
メモリ機構部は電荷をキャパシタープレート上に配置す
るもので、その電荷がリークしてしまうからである。
スメモリ（ＤＲＡＭ）は定期的にリフレッシュする必要
のあるメモリセルのアレイを含んでいる。その理由は、
メモリ機構部は電荷をキャパシタープレート上に配置す
るもので、その電荷がリークしてしまうからである。
【０００３】したがって、アレイ中のそれぞれのメモリ
セルは読みとられ定期的にリフレッシュされることで揮
発データを保存するようにしている。一瞬に大量のメモ
リセルをリフレッシュするために、非常に多くのキャパ
シタを一度に充電させる必要がある。これは電力供給源
や相互連結キャリー電流にオーバーロードをもたらす可
能性がある。もし、メモリセルと電力供給源との間に抵
抗が加えられたとしたら、電力供給源は指数関数的に減
衰する電流を生じさせるであろうが、これは許容できな
い。
セルは読みとられ定期的にリフレッシュされることで揮
発データを保存するようにしている。一瞬に大量のメモ
リセルをリフレッシュするために、非常に多くのキャパ
シタを一度に充電させる必要がある。これは電力供給源
や相互連結キャリー電流にオーバーロードをもたらす可
能性がある。もし、メモリセルと電力供給源との間に抵
抗が加えられたとしたら、電力供給源は指数関数的に減
衰する電流を生じさせるであろうが、これは許容できな
い。
【０００４】
【発明が解決しようとする課題】本発明の目的は、定期
的に電流を供給する必要のある装置もしくは他の高容量
負荷のアレイを有するメモリまたは他の集積回路に使用
される優れた電力供給回路を提供することにある。
的に電流を供給する必要のある装置もしくは他の高容量
負荷のアレイを有するメモリまたは他の集積回路に使用
される優れた電力供給回路を提供することにある。
【０００５】本発明の他の目的は、駆動回路によって与
えられた電流が、供給電圧の低減もしくは通常の作動電
圧や集積回路の温度範囲を越える温度の上昇を伴って発
生する、高容量負荷を駆動するための電力供給源やＭＯ
Ｓ駆動回路を提供することにある。
えられた電流が、供給電圧の低減もしくは通常の作動電
圧や集積回路の温度範囲を越える温度の上昇を伴って発
生する、高容量負荷を駆動するための電力供給源やＭＯ
Ｓ駆動回路を提供することにある。
【０００６】本発明の他の目的は、固有の電流源および
この電流源に接続されて作動する電流ミラー回路を提供
することにある。
この電流源に接続されて作動する電流ミラー回路を提供
することにある。
【０００７】
【課題を解決するための手段】本発明のいくつかの態様
によれば、負荷を駆動する電力供給回路、たとえば集積
回路メモリにおける複数のセンス増幅器等は、Ｖccのよ
うな作動電圧源を受けるように結合された定電流源と、
負荷に結合される出力を有する電流ミラー回路とを備え
ている。
によれば、負荷を駆動する電力供給回路、たとえば集積
回路メモリにおける複数のセンス増幅器等は、Ｖccのよ
うな作動電圧源を受けるように結合された定電流源と、
負荷に結合される出力を有する電流ミラー回路とを備え
ている。
【０００８】この定電流源はクロス状に結合された第
１，第２のトランジスタを含み、該第１，第２のトラン
ジスタが第１，第２のノードを有し、それぞれのノード
が前記第１，第２のトランジスタのそれぞれの制御電極
に結合している。具体的には、電界効果トランジスタが
使用される。
１，第２のトランジスタを含み、該第１，第２のトラン
ジスタが第１，第２のノードを有し、それぞれのノード
が前記第１，第２のトランジスタのそれぞれの制御電極
に結合している。具体的には、電界効果トランジスタが
使用される。
【０００９】また、第１のノード、第１のトランジス
タ、および第１の抵抗が、作動電圧源と基準電位、具体
的には接地電位との間のパスを与えるように結合され
る。第２のノード、第２のトランジスタは、好ましく
は、作動電圧源と出力ノードとの間に第２のパスを与え
るように結合される。第２の抵抗は作動電圧源と第２の
トランジスタとの間に直列に設けられる。
タ、および第１の抵抗が、作動電圧源と基準電位、具体
的には接地電位との間のパスを与えるように結合され
る。第２のノード、第２のトランジスタは、好ましく
は、作動電圧源と出力ノードとの間に第２のパスを与え
るように結合される。第２の抵抗は作動電圧源と第２の
トランジスタとの間に直列に設けられる。
【００１０】改良された電流源は上述のように、第１，
第２のパスの形式をとるとともに、さらに別のトランジ
スタを作動電圧源と第１のトランジスタの電極との間に
結合する形態もとりうる。さらにまた、抵抗が第１のト
ランジスタ制御電極と第２のパスのトランジスタのソー
スドレインパスとの間に加えられる。最後に、第２のパ
スは負荷と基準電位の間に設けられる。
第２のパスの形式をとるとともに、さらに別のトランジ
スタを作動電圧源と第１のトランジスタの電極との間に
結合する形態もとりうる。さらにまた、抵抗が第１のト
ランジスタ制御電極と第２のパスのトランジスタのソー
スドレインパスとの間に加えられる。最後に、第２のパ
スは負荷と基準電位の間に設けられる。
【００１１】電流ミラー回路は、一対のトランジスタを
備えており、その一方もしくは両方が飽和領域で作動す
る。それらのゲート電極は好ましくは相互に結合され
る。一方のトランジスタが電流源の出力を受け、そして
他方のトランジスタが電力供給出力を与える。好ましく
は、それらを流れる電流はゲート電圧の関数である。
備えており、その一方もしくは両方が飽和領域で作動す
る。それらのゲート電極は好ましくは相互に結合され
る。一方のトランジスタが電流源の出力を受け、そして
他方のトランジスタが電力供給出力を与える。好ましく
は、それらを流れる電流はゲート電圧の関数である。
【００１２】改良された電流ミラー回路もまた案出され
た。２つのトランジスタがペアとなってともにそれらの
ゲート電極に連結される。そして、さらに２つのトラン
ジスタが同様に共通のゲート電極を持つように対連結さ
れる。出力は、２つのペアトランジスタの幅寸法に比例
する電流を与える。
た。２つのトランジスタがペアとなってともにそれらの
ゲート電極に連結される。そして、さらに２つのトラン
ジスタが同様に共通のゲート電極を持つように対連結さ
れる。出力は、２つのペアトランジスタの幅寸法に比例
する電流を与える。
【００１３】基準としてゲート電極がもちいられ、ここ
での実施例は電界効果トランジスタ（ＦＥＴ）を採用し
ているが、本発明は、そのような技術に制限されるもの
ではない。他のトランジスタ、たとえばバイポーラータ
イプを使用することができる。
での実施例は電界効果トランジスタ（ＦＥＴ）を採用し
ているが、本発明は、そのような技術に制限されるもの
ではない。他のトランジスタ、たとえばバイポーラータ
イプを使用することができる。
【００１４】
【作用】このような構成により、回路がオン状態になる
とノード１４の電圧はＶccとなり、第１のトランジスタ
１６はそのソースおよびゲートともにＶccであるのでオ
フされる。一方、第２のトランジスタ１８はノード２０
が接地電位であるためオンされる。電流がＶccから抵抗
１２を通って流れる始めるとノード１４での電圧は抵抗
１２による電圧降下で下がり、トランジスタ１６をオン
する。そしてトランジスタ１８の導通が次第に低下す
る。こうして回路は平衡状態となり定電流源を与えるこ
とができるが、温度変化により回路の抵抗値等が変化す
るためこれを補償する回路として電流ミラー回路がさら
に設けられる。これにより小さな電流を増幅して望まし
い高電流レベルの出力を供給するので高容量負荷駆動用
の電流供給回路となる。
とノード１４の電圧はＶccとなり、第１のトランジスタ
１６はそのソースおよびゲートともにＶccであるのでオ
フされる。一方、第２のトランジスタ１８はノード２０
が接地電位であるためオンされる。電流がＶccから抵抗
１２を通って流れる始めるとノード１４での電圧は抵抗
１２による電圧降下で下がり、トランジスタ１６をオン
する。そしてトランジスタ１８の導通が次第に低下す
る。こうして回路は平衡状態となり定電流源を与えるこ
とができるが、温度変化により回路の抵抗値等が変化す
るためこれを補償する回路として電流ミラー回路がさら
に設けられる。これにより小さな電流を増幅して望まし
い高電流レベルの出力を供給するので高容量負荷駆動用
の電流供給回路となる。
【００１５】
【実施例】最初に第１図の概略回路図において、Ｐチャ
ネル電界効果トランジスタを使用する定電流源１０が示
されている。回路１０は、集積回路メモリの一部である
ことが好ましく、該集積回路はメモリセルのアレイとそ
れに対応するセンス増幅器を有する。
ネル電界効果トランジスタを使用する定電流源１０が示
されている。回路１０は、集積回路メモリの一部である
ことが好ましく、該集積回路はメモリセルのアレイとそ
れに対応するセンス増幅器を有する。
【００１６】この電流源１０は、作動電圧Ｖccとノード
１４との間に結合される第１の抵抗１２を有する。ノー
ド１４は第１のトランジスタ１６のゲート電極と、第２
のトランジスタのソースに結合されている。トランジス
タ１８のゲート電極はさらにノード２０を介して第１の
トランジスタ１６のドレインに結合されている。トラン
ジスタ１６のソースはＶccに結合されている。ノード２
０は好ましくは大きな抵抗値の抵抗２２を介して基準電
位（好ましくは接地電位）に結合されている。トランジ
スタ１８のドレインは負荷に結合されており、この負荷
は複数のセンス増幅器２４、２６、２８、．．．を用い
ことができる。
１４との間に結合される第１の抵抗１２を有する。ノー
ド１４は第１のトランジスタ１６のゲート電極と、第２
のトランジスタのソースに結合されている。トランジス
タ１８のゲート電極はさらにノード２０を介して第１の
トランジスタ１６のドレインに結合されている。トラン
ジスタ１６のソースはＶccに結合されている。ノード２
０は好ましくは大きな抵抗値の抵抗２２を介して基準電
位（好ましくは接地電位）に結合されている。トランジ
スタ１８のドレインは負荷に結合されており、この負荷
は複数のセンス増幅器２４、２６、２８、．．．を用い
ことができる。
【００１７】容量３０は、トランジスタ１８のドレイン
で、接地と出力ノード３２との間に結合されうるどのよ
うな高容量負荷をも表わすものである、しかし、本発明
には必ずしも必要ではない。
で、接地と出力ノード３２との間に結合されうるどのよ
うな高容量負荷をも表わすものである、しかし、本発明
には必ずしも必要ではない。
【００１８】回路が最初にスイッチオンされた時点ｔ0
で、ノード１４での電圧はＶccである。Ｐチャネルトラ
ンジスタはそのゲート電圧がひとつのスレッショルド電
圧Ｖt より大きいときオンする。なお、このスレッショ
ルド電圧Ｖt はソース電圧より低い。こうして、トラン
ジスタ１６はそのソースおよびゲートともＶcc電位であ
るためオフされる。ノード２０は、抵抗２２を介して接
地に結合されているため、接地電位もしくはそれに近い
電位である。トランジスタ１８は、そのゲートがＶccよ
りＶt 以上低いのでオンする。電流はＶccから抵抗１２
を介して流れ始める。
で、ノード１４での電圧はＶccである。Ｐチャネルトラ
ンジスタはそのゲート電圧がひとつのスレッショルド電
圧Ｖt より大きいときオンする。なお、このスレッショ
ルド電圧Ｖt はソース電圧より低い。こうして、トラン
ジスタ１６はそのソースおよびゲートともＶcc電位であ
るためオフされる。ノード２０は、抵抗２２を介して接
地に結合されているため、接地電位もしくはそれに近い
電位である。トランジスタ１８は、そのゲートがＶccよ
りＶt 以上低いのでオンする。電流はＶccから抵抗１２
を介して流れ始める。
【００１９】電流が抵抗１２を介して流れるとき、ノー
ド１４での電圧は電流の上昇に比例して降下する。こう
して、ノード１４での電圧は、オームの法則により、抵
抗１２にそれを流れる電流を乗算した値をＶccから減算
したものに等しくなる。ある時点ｔ1 で、ノード１４で
の電圧はＶccより低いＶt に減少する。それから、トラ
ンジスタ１６がオンする。（すなわち、そのソースがＶ
ccであり、そのゲート電圧がＶccより低いＶt にちょう
ど等しいから。）この時点で、プルアップトランジスタ
１６は、そのソースドレインパスを介してＶccをノード
２０に結合する。抵抗２２は大きな値であることが好ま
しいが、ノード２０での電圧は上昇する。確かに、ノー
ド２０での電圧はノード１４に比べて迅速に上昇する。
そして、トランジスタ１８のゲートとソース間の電圧は
減少し、トランジスタ１８の導通が次第に少なくなる。
ド１４での電圧は電流の上昇に比例して降下する。こう
して、ノード１４での電圧は、オームの法則により、抵
抗１２にそれを流れる電流を乗算した値をＶccから減算
したものに等しくなる。ある時点ｔ1 で、ノード１４で
の電圧はＶccより低いＶt に減少する。それから、トラ
ンジスタ１６がオンする。（すなわち、そのソースがＶ
ccであり、そのゲート電圧がＶccより低いＶt にちょう
ど等しいから。）この時点で、プルアップトランジスタ
１６は、そのソースドレインパスを介してＶccをノード
２０に結合する。抵抗２２は大きな値であることが好ま
しいが、ノード２０での電圧は上昇する。確かに、ノー
ド２０での電圧はノード１４に比べて迅速に上昇する。
そして、トランジスタ１８のゲートとソース間の電圧は
減少し、トランジスタ１８の導通が次第に少なくなる。
【００２０】ノード１４での電圧がＶccからＶt を引い
た値となるような電流が抵抗１２を流れるとき均衡状態
となる。そして、ノード２０での電圧はＶccと接地レベ
ルでのいずれかの値で安定する。トランジスタ１８が抵
抗１２を通る電流を多くするようにすると、ノード１４
での電圧はさらに低下し、トランジスタ１６をより確実
にオンさせる。これが、ノード２０での電圧を高く上昇
させる原因となるもので、そうなった場合はこれに対応
してトランジスタ１８を非導通にしてしまう。これが発
生した場合には、ノード１４を通して流れる電流は低下
し、ノード１４の電圧はふたたび抵抗１２を介してＶcc
のほうへ引かれる。
た値となるような電流が抵抗１２を流れるとき均衡状態
となる。そして、ノード２０での電圧はＶccと接地レベ
ルでのいずれかの値で安定する。トランジスタ１８が抵
抗１２を通る電流を多くするようにすると、ノード１４
での電圧はさらに低下し、トランジスタ１６をより確実
にオンさせる。これが、ノード２０での電圧を高く上昇
させる原因となるもので、そうなった場合はこれに対応
してトランジスタ１８を非導通にしてしまう。これが発
生した場合には、ノード１４を通して流れる電流は低下
し、ノード１４の電圧はふたたび抵抗１２を介してＶcc
のほうへ引かれる。
【００２１】逆に、もし、トランジスタ１８が、抵抗１
２を通る電流を少なくするようにすると、ノード１４で
の電圧はＶccの方へ上昇し、トランジスタ１６の導通は
少なくなり、ノード２０での電圧が低下する。（なぜな
らば、抵抗２２が接地されているから）。ノード２０は
トランジスタ１８のゲート電極に結合されているため、
トランジスタ１８はこの時確実にオンし、ノード１４を
通る電流をより少なくする。
２を通る電流を少なくするようにすると、ノード１４で
の電圧はＶccの方へ上昇し、トランジスタ１６の導通は
少なくなり、ノード２０での電圧が低下する。（なぜな
らば、抵抗２２が接地されているから）。ノード２０は
トランジスタ１８のゲート電極に結合されているため、
トランジスタ１８はこの時確実にオンし、ノード１４を
通る電流をより少なくする。
【００２２】こうして、図１の回路では自然に均衡が成
り立つ。抵抗２２を流れる電流に比べトランジスタ１６
に流れる電流が大きいことに留意すべきである。トラン
ジスタ１６と抵抗２２はノード１４の電圧の増幅をもた
らす。トランジスタ１８は、センス増幅器２４、２６、
２８および（図示されていないが）同様に駆動されるそ
の他のセンス増幅器、ないしその他の負荷等の電流負荷
を駆動するために十分大きくなければならない。トラン
ジスタ１８のドレインを負荷に結合している（出力）ノ
ード３２は「ラッチＰ」として参照される出力を与え
る。そして、たとえば、センス増幅器を介して多くのビ
ット線に結合されうるものである。
り立つ。抵抗２２を流れる電流に比べトランジスタ１６
に流れる電流が大きいことに留意すべきである。トラン
ジスタ１６と抵抗２２はノード１４の電圧の増幅をもた
らす。トランジスタ１８は、センス増幅器２４、２６、
２８および（図示されていないが）同様に駆動されるそ
の他のセンス増幅器、ないしその他の負荷等の電流負荷
を駆動するために十分大きくなければならない。トラン
ジスタ１８のドレインを負荷に結合している（出力）ノ
ード３２は「ラッチＰ」として参照される出力を与え
る。そして、たとえば、センス増幅器を介して多くのビ
ット線に結合されうるものである。
【００２３】こうして、図１の回路はＶccの電圧値とは
無関係な定電流源を与えることが理解されるであろう。
しかしながら、回路は温度とは無関係ではない。温度変
化に対する補償を設けるために、真の抵抗１２よりも異
なる形式の抵抗、たとえば、異なる温度係数を持つもの
を使用することができる。しかしながら、Ｖt の値もま
た変りうるし、トランジスタ１８を流れる電流も予想で
きないので、これは勧められない。それゆえ、本発明の
その他の態様として、温度変化のために抵抗２２を補償
することが好ましい。
無関係な定電流源を与えることが理解されるであろう。
しかしながら、回路は温度とは無関係ではない。温度変
化に対する補償を設けるために、真の抵抗１２よりも異
なる形式の抵抗、たとえば、異なる温度係数を持つもの
を使用することができる。しかしながら、Ｖt の値もま
た変りうるし、トランジスタ１８を流れる電流も予想で
きないので、これは勧められない。それゆえ、本発明の
その他の態様として、温度変化のために抵抗２２を補償
することが好ましい。
【００２４】図１の回路は、第２図に示すように、Ｎチ
ャネルトランジスタを用いても作図することができる。
この図は、本質的には図１と同一であるが、違う点はＮ
チャネルトランジスタ１６’と１８’が用いられている
点と、抵抗１２および２２がそれぞれのトランジスタ１
６および１８に対するときとは違って配置が入れ替わっ
ている点である。作動電圧が抵抗２２を介してＦＥＴ１
６’のドレインに与えられ、ＦＥＴ１６’のソースは接
地される。 ＦＥＴ１６’のドレインと抵抗２２の間の
ノード２０は、ＦＥＴ１８’のゲート電極に結合され
る。ＦＥＴ１８’のドレインは負荷への出力を与える。
ＦＥＴ１８’のソースはノード１４を介して抵抗１２に
結合されており、その抵抗１２もまた接地されている。
ノード１４はＦＥＴ１６’のゲート電極に結合されてい
る。
ャネルトランジスタを用いても作図することができる。
この図は、本質的には図１と同一であるが、違う点はＮ
チャネルトランジスタ１６’と１８’が用いられている
点と、抵抗１２および２２がそれぞれのトランジスタ１
６および１８に対するときとは違って配置が入れ替わっ
ている点である。作動電圧が抵抗２２を介してＦＥＴ１
６’のドレインに与えられ、ＦＥＴ１６’のソースは接
地される。 ＦＥＴ１６’のドレインと抵抗２２の間の
ノード２０は、ＦＥＴ１８’のゲート電極に結合され
る。ＦＥＴ１８’のドレインは負荷への出力を与える。
ＦＥＴ１８’のソースはノード１４を介して抵抗１２に
結合されており、その抵抗１２もまた接地されている。
ノード１４はＦＥＴ１６’のゲート電極に結合されてい
る。
【００２５】非常に大きな電流を駆動するために、小さ
な値の抵抗１２が図１もしくは図２に用いられる。しか
しながら、小さな抵抗１２を使用することは制御が難し
いという理由から、大きな値の抵抗１２の使用が望まし
い。こうして、小さな電流が生成され、そしてその電流
を電流ミラー回路で増幅する。そのような電流ミラー回
路は第３図に描かれており、そして好ましくは定電流源
と同じ集積回路の一部である。
な値の抵抗１２が図１もしくは図２に用いられる。しか
しながら、小さな抵抗１２を使用することは制御が難し
いという理由から、大きな値の抵抗１２の使用が望まし
い。こうして、小さな電流が生成され、そしてその電流
を電流ミラー回路で増幅する。そのような電流ミラー回
路は第３図に描かれており、そして好ましくは定電流源
と同じ集積回路の一部である。
【００２６】第３図に示されるように、Ｐチャネルトラ
ンジスタ３４は、Ｖccと定電流源１０のノード３２との
間に結合されたソース・ドレインパスを有している。そ
の他のＰチャネルトランジスタ３６は、出力トランジス
タとも呼ばれるが、Ｖccに結合されたソースと、電力供
給出力信号（ラッチＰ）を供給するように結合されたド
レインとを有している。
ンジスタ３４は、Ｖccと定電流源１０のノード３２との
間に結合されたソース・ドレインパスを有している。そ
の他のＰチャネルトランジスタ３６は、出力トランジス
タとも呼ばれるが、Ｖccに結合されたソースと、電力供
給出力信号（ラッチＰ）を供給するように結合されたド
レインとを有している。
【００２７】これらのトランジスタ３４および３６のゲ
ート電極は共にノード３８に結合されている。トランジ
スタ３４のサイズはトランジスタ３６のそれより小さ
い。もし、出力電圧ラッチＰ（ＦＥＴ３６のドレイン）
がノード３８の電圧と同じもしくは小さい場合には、ト
ランジスタ３６は飽和状態にある。
ート電極は共にノード３８に結合されている。トランジ
スタ３４のサイズはトランジスタ３６のそれより小さ
い。もし、出力電圧ラッチＰ（ＦＥＴ３６のドレイン）
がノード３８の電圧と同じもしくは小さい場合には、ト
ランジスタ３６は飽和状態にある。
【００２８】こうして、トランジスタ３６を流れる電流
はＶccに対するゲート電圧の値の関数であり、ドレイン
電圧ラッチＰの関数ではない。トランジスタ３４は、そ
のゲート電圧がドレイン電圧に等しいので飽和状態にあ
る。両トランジスタが飽和状態にあるので、出力電流は
ゲート電圧の関数となるはずである。ゲート電圧が相互
に等しいので、トランジスタ３６を流れる電流はトラン
ジスタ３４を流れる電流を増倍したものであり、その増
倍はトランジスタ３４および３６の相互サイズに関係す
る。
はＶccに対するゲート電圧の値の関数であり、ドレイン
電圧ラッチＰの関数ではない。トランジスタ３４は、そ
のゲート電圧がドレイン電圧に等しいので飽和状態にあ
る。両トランジスタが飽和状態にあるので、出力電流は
ゲート電圧の関数となるはずである。ゲート電圧が相互
に等しいので、トランジスタ３６を流れる電流はトラン
ジスタ３４を流れる電流を増倍したものであり、その増
倍はトランジスタ３４および３６の相互サイズに関係す
る。
【００２９】第３図の制限条件としては、ラッチＰの電
圧がノード３８の電圧に等しいかもしくは小さいことで
ある。これは、ラッチＰが比較的高い電圧で駆動される
必要があることから重要である。具体的数値としては、
もしＶccが４．５ボルトなら４．２５である。ノード３
８での電圧はラッチＰの電圧の関数ではないので、ノー
ド３８での電圧は一定であろう。そして、ラッチＰの電
圧が上昇するにつれてトランジスタ３６は結局飽和域か
ら落下することになる。したがって、ノード３８での電
圧もまた高い必要があり、そのことによって、そのよう
な小さいゲートー ソース電圧のもとに大電流を提供する
ためにはトランジスタ３６が非常に大きいことが要求さ
れる。
圧がノード３８の電圧に等しいかもしくは小さいことで
ある。これは、ラッチＰが比較的高い電圧で駆動される
必要があることから重要である。具体的数値としては、
もしＶccが４．５ボルトなら４．２５である。ノード３
８での電圧はラッチＰの電圧の関数ではないので、ノー
ド３８での電圧は一定であろう。そして、ラッチＰの電
圧が上昇するにつれてトランジスタ３６は結局飽和域か
ら落下することになる。したがって、ノード３８での電
圧もまた高い必要があり、そのことによって、そのよう
な小さいゲートー ソース電圧のもとに大電流を提供する
ためにはトランジスタ３６が非常に大きいことが要求さ
れる。
【００３０】第４図は、改良された集積回路電流ミラー
回路を表わしており、該集積回路電流ミラー回路はトラ
ンジスタ４０が飽和状態になくとも電流を一定に維持す
るよう回路のために機能する。それは、Ｐチャネルトラ
ンジスタ４０、４２、４４、および４６を含んでいる。
デバイス４０および４２はデバイス４４および４６と同
様に共通のゲート電極を有している。トランジスタ４０
は出力トランジスタであり、Ｖccに結合されたソース
と、出力信号ラッチＰを提供するドレインを備える。ト
ランジスタ４２のソースもまたＶccに結合されており、
そのゲート電極はトランジスタ４０のゲートに連結さ
れ、そして定電流源１０の電流出力に結合されている。
回路を表わしており、該集積回路電流ミラー回路はトラ
ンジスタ４０が飽和状態になくとも電流を一定に維持す
るよう回路のために機能する。それは、Ｐチャネルトラ
ンジスタ４０、４２、４４、および４６を含んでいる。
デバイス４０および４２はデバイス４４および４６と同
様に共通のゲート電極を有している。トランジスタ４０
は出力トランジスタであり、Ｖccに結合されたソース
と、出力信号ラッチＰを提供するドレインを備える。ト
ランジスタ４２のソースもまたＶccに結合されており、
そのゲート電極はトランジスタ４０のゲートに連結さ
れ、そして定電流源１０の電流出力に結合されている。
【００３１】トランジスタ４４はトランジスタ４０のド
レインに結合されたソース電極を有し、このノード４７
が出力信号ラッチＰを与える。ＦＥＴ４４のゲート電極
はノード４８でそのドレインに連結されている。ノード
４８もまたトランジスタ４６のゲート電極に結合されて
おり、トランジスタ４６はノード５０でトランジスタ４
２のドレインに結合されたソース電極を有する。トラン
ジスタ４６のドレインは定電流源１０の電流出力に結合
されている。抵抗５２はノード４８と接地との間に結合
されている。
レインに結合されたソース電極を有し、このノード４７
が出力信号ラッチＰを与える。ＦＥＴ４４のゲート電極
はノード４８でそのドレインに連結されている。ノード
４８もまたトランジスタ４６のゲート電極に結合されて
おり、トランジスタ４６はノード５０でトランジスタ４
２のドレインに結合されたソース電極を有する。トラン
ジスタ４６のドレインは定電流源１０の電流出力に結合
されている。抵抗５２はノード４８と接地との間に結合
されている。
【００３２】トランジスタ４０は、電流ミラー回路の増
幅率によってトランジスタ４２に対するサイズが決めら
れる。これらのデバイスは飽和状態にある必要はない。
トランジスタ４４はそのゲート電圧に等しいドレイン電
圧を有する。それゆえ、ノード４８での電圧は、抵抗５
２が４４の電流ドライブに比較して大きな抵抗であるか
ぎり、ラッチＰの電圧より低いＶt である。トランジス
タ４６は、定電流源１０によって与えられる電流に比較
して大きく、それゆえ、ノード５０での電圧はノード４
８での電圧にＶt を加えたものに等しい。なぜならば、
トランジスタ４６はソースホロア型であるから。このこ
とは、ノード５０での電圧が実質的にラッチＰの電圧に
等しいことを意味している。
幅率によってトランジスタ４２に対するサイズが決めら
れる。これらのデバイスは飽和状態にある必要はない。
トランジスタ４４はそのゲート電圧に等しいドレイン電
圧を有する。それゆえ、ノード４８での電圧は、抵抗５
２が４４の電流ドライブに比較して大きな抵抗であるか
ぎり、ラッチＰの電圧より低いＶt である。トランジス
タ４６は、定電流源１０によって与えられる電流に比較
して大きく、それゆえ、ノード５０での電圧はノード４
８での電圧にＶt を加えたものに等しい。なぜならば、
トランジスタ４６はソースホロア型であるから。このこ
とは、ノード５０での電圧が実質的にラッチＰの電圧に
等しいことを意味している。
【００３３】トランジスタ４０，４２は、(1) それぞれ
のゲート電極で同一の電圧、(2) 同一のソース電圧Ｖc
c，ならびに、(3) 実質的に同一のドレイン電圧（ラッ
チＰの電圧）を有するため、それらの電流はトランジス
タ４０および４２のサイズ（幅）に比例する。
のゲート電極で同一の電圧、(2) 同一のソース電圧Ｖc
c，ならびに、(3) 実質的に同一のドレイン電圧（ラッ
チＰの電圧）を有するため、それらの電流はトランジス
タ４０および４２のサイズ（幅）に比例する。
【００３４】第５図は、温度ならびに電圧補償された定
電流源を表わす。第２図のように、それはＮチャネルト
ランジスタ１６’および１８’を使用している。第５図
は補償回路と呼ばれるところのものの追加によって第２
図のものとは異なっているように見える。この補償回路
はたとえばＰチャネルトランジスタ６０によって形成さ
れており、そのトランジスタ６０のソースはＶccに結合
され、またそのドレインはノード６２に結合されてい
る。加えて、補償回路はさらにノード６２とノード１４
との間に結合された抵抗６４を含んでいる。ノード６２
はまた、Ｎチャネルトランジスタ１６’のゲート電極に
結合されている。トランジスタ６０は、まもなく明らか
となる理由により、補償回路と呼ばれる。Ｎチャネルト
ランジスタ１８’は負荷（それは電流ミラー回路であり
うる）に結合されている。第５図の定電流源において、
ノード６２はＶt に留まる傾向を示し、ノード１４はＶ
t よりも下位の電圧となる傾向を示す。
電流源を表わす。第２図のように、それはＮチャネルト
ランジスタ１６’および１８’を使用している。第５図
は補償回路と呼ばれるところのものの追加によって第２
図のものとは異なっているように見える。この補償回路
はたとえばＰチャネルトランジスタ６０によって形成さ
れており、そのトランジスタ６０のソースはＶccに結合
され、またそのドレインはノード６２に結合されてい
る。加えて、補償回路はさらにノード６２とノード１４
との間に結合された抵抗６４を含んでいる。ノード６２
はまた、Ｎチャネルトランジスタ１６’のゲート電極に
結合されている。トランジスタ６０は、まもなく明らか
となる理由により、補償回路と呼ばれる。Ｎチャネルト
ランジスタ１８’は負荷（それは電流ミラー回路であり
うる）に結合されている。第５図の定電流源において、
ノード６２はＶt に留まる傾向を示し、ノード１４はＶ
t よりも下位の電圧となる傾向を示す。
【００３５】第５図の回路において、電流は補償トラン
ジスタ６０のソース・ドレインパスを介してＶccからノ
ード６２へ流れる。電流は、抵抗６４を介してノード６
２に関するノード１４の電圧に減衰を生じさせるよう強
いられる。トランジスタ６０は比較的小さく、そしてト
ランジスタ１８’に比べて小さい電流を供給する。した
がって、ノード１４での電圧は抵抗６４とトランジスタ
６０を流れる比較的小さい電流との乗算値をＶt から引
いた値に等しくなる。
ジスタ６０のソース・ドレインパスを介してＶccからノ
ード６２へ流れる。電流は、抵抗６４を介してノード６
２に関するノード１４の電圧に減衰を生じさせるよう強
いられる。トランジスタ６０は比較的小さく、そしてト
ランジスタ１８’に比べて小さい電流を供給する。した
がって、ノード１４での電圧は抵抗６４とトランジスタ
６０を流れる比較的小さい電流との乗算値をＶt から引
いた値に等しくなる。
【００３６】温度が下がるか、Ｖccの値が上昇した場合
には、補償トランジスタ６０は自然に導通状態が良くな
り、より高い電流がノード６２に供給される。ノード１
４での電圧はその電流に対して上述した方法とは逆の関
係となるので、ノード１４での電圧は低下する。ノード
１４での電圧が低下するにつれて、抵抗１２を流れる電
流はオームの法則にしたがって低下しなければならな
い。このことは、トランジスタ１８’を流れる電流もま
たキルヒホッフの法則にしたがって低下することを意味
している。
には、補償トランジスタ６０は自然に導通状態が良くな
り、より高い電流がノード６２に供給される。ノード１
４での電圧はその電流に対して上述した方法とは逆の関
係となるので、ノード１４での電圧は低下する。ノード
１４での電圧が低下するにつれて、抵抗１２を流れる電
流はオームの法則にしたがって低下しなければならな
い。このことは、トランジスタ１８’を流れる電流もま
たキルヒホッフの法則にしたがって低下することを意味
している。
【００３７】こうして、もしＶccが高いか温度が低いと
き、もっと多くの電流が流れることが期待されるが、定
電流源は実際にはその電流を低下させる。したがって、
電界効果トランジスタの動作が通常最も遅い高温域にお
いて、この回路はより多くの電流を与え、消費電力を増
加する一方プリチャージをスピードアップする。
き、もっと多くの電流が流れることが期待されるが、定
電流源は実際にはその電流を低下させる。したがって、
電界効果トランジスタの動作が通常最も遅い高温域にお
いて、この回路はより多くの電流を与え、消費電力を増
加する一方プリチャージをスピードアップする。
【００３８】一方、低温では、電界効果トランジスタは
動作がより速いのでもっと電力が使えるようになる。し
かしながら、本回路では速度がスローダウンし、より少
ない電流を使用する。したがって、速度および電力仕様
は温度の広い範囲にわたって比較的一定の特性を維持で
きる。
動作がより速いのでもっと電力が使えるようになる。し
かしながら、本回路では速度がスローダウンし、より少
ない電流を使用する。したがって、速度および電力仕様
は温度の広い範囲にわたって比較的一定の特性を維持で
きる。
【００３９】第６図の一般的ブロック図は、定電流源が
電流ミラー回路と組合わされ電力供給信号ラッチＰを与
えるようにするものを示している。それはたとえばＤＲ
ＡＭのメモリセルをリフレッシュするのに使用される。
ラッチＰは複数のセンス増幅器と並列に結合される。
電流ミラー回路と組合わされ電力供給信号ラッチＰを与
えるようにするものを示している。それはたとえばＤＲ
ＡＭのメモリセルをリフレッシュするのに使用される。
ラッチＰは複数のセンス増幅器と並列に結合される。
【００４０】本発明の実施例は例示的なものとなるよう
に意図され、本発明の特許請求の範囲に記載された構成
の範囲内で様々な変更が可能である。
に意図され、本発明の特許請求の範囲に記載された構成
の範囲内で様々な変更が可能である。
【００４１】
【発明の効果】本発明によれば、定電流源が電流ミラー
回路と組み合わされて、より高い電流レベルで一定の電
流を供給することができ、かつ広い温度範囲でトランジ
スタの動作を補償することができる。
回路と組み合わされて、より高い電流レベルで一定の電
流を供給することができ、かつ広い温度範囲でトランジ
スタの動作を補償することができる。
【図１】本発明に係わる定電流源を示す回路図である。
【図２】Ｐチャネルトランジスタの代わりにＮチャネル
トランジスタを用いてなる図１の変形回路図である。
トランジスタを用いてなる図１の変形回路図である。
【図３】本発明の使用に適する電流ミラー回路図であ
る。
る。
【図４】改良された集積回路用電流ミラー回路図であ
る。
る。
【図５】温度および電圧補償された、第２図の電流源回
路の変形回路図である。
路の変形回路図である。
【図６】本発明の定電流源が電流ミラー回路と組み合わ
されたブロック図を示す。
されたブロック図を示す。
１０ 定電流源 １２ 第１の抵抗 １４ 第２のノード １６，１６’ 第１のトランジスタ １８，１８’ 第２のトランジスタ ２０ 第１のノード ２２ 第２の抵抗 ２４，２６，２８ センス増幅器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 17/687 8221−5Ｊ Ｈ０３Ｋ 17/687 Ａ 8221−5Ｊ Ｈ (72)発明者 ケン モブレイ アメリカ合衆国 コロラド 80908 コロ ラド スプリングス レミングトン ロー ド 17070 (72)発明者 シエフ イートン アメリカ合衆国 コロラド 80906 コロ ラド スプリングス スプリングリツジ サークル 3361
Claims (15)
- 【請求項１】集積回路において、作動電圧源を受けるよ
うに結合された定電流源と、前記定電流源に結合され負
荷に結合される出力をもつ電流ミラー回路を含む高容量
負荷駆動用回路。 - 【請求項２】前記定電流源が、それぞれ制御可能な導通
パスと制御電極とを有する第１，第２のトランジスタ
と、 前記第２，第１のトランジスタの制御電極にそれぞれ結
合された第１，第２のノードと、 第１，第２の抵抗とを有し、 前記第１のノード、第１のトランジスタ、および第１の
抵抗が作動電圧源と基準電位との間に結合され、 前記第２のノード、第２のトランジスタ、および第２の
抵抗が作動電圧源と基準電位との間に結合されているこ
とを特徴とする請求項１の回路。 - 【請求項３】前記定電流源が、それぞれ制御可能な導通
パスと制御電極とを有する第１，第２のトランジスタ
（１６’、１８’）と、 前記第２，第１のトランジスタの制御電極にそれぞれ結
合された第１，第２のノード（２０、１４）と、 第１，第２の抵抗とを有し、 前記第１のノード、第１のトランジスタの前記制御可能
な導通パス、および第１の抵抗が作動電圧源と基準電位
との間に結合され、 前記第２のノード、第２のトランジスタの制御可能な導
通パス、および第２の抵抗が基準電位と前記電流ミラー
回路とに結合されており、 さらに補償回路が含まれ、該補償回路は第３のトランジ
スタ（６０）と第３の抵抗（６４）を備えるもので、第
３のトランジスタは前記作動電圧源と第１のトランジス
タの制御電極との間に導通制御可能なパスを有し、前記
第３の抵抗は前記第２のノード（１４）と第１のトラン
ジスタの制御電極との間に結合されており、前記第３の
トランジスタの増加した導通によって前記第２のトラン
ジスタが前記電流ミラー回路に少ない電流を供給するよ
うにしたことを特徴とする請求項１の回路。 - 【請求項４】前記第３のトランジスタが前記基準電位に
結合された制御電極を有する請求項３の回路。 - 【請求項５】集積回路の通常の作動電圧および温度範囲
において、ＭＯＳドライバー回路によって供給される電
流が、供給電圧の減少もしくは温度の上昇とともに上昇
するようにした高容量負荷駆動用のＭＯＳドライバー回
路。 - 【請求項６】集積回路において、作動電圧源を受けるよ
うに結合された定電流源を含む高容量負荷駆動用ＭＯＳ
回路であって、 それぞれ制御可能な導通パスと制御電極とを有する第
１，第２のトランジスタ（１６’、１８’）と、 前記第２，第１のトランジスタの制御電極にそれぞれ結
合された第１，第２のノード（２０、１４）と、 第１，第２の抵抗とを有し、 前記第１のノード、第１のトランジスタの前記制御可能
な導通パス、および第１の抵抗が、作動電圧源と基準電
位との間に結合され、 前記第２のノード、第２のトランジスタの制御可能な導
通パス、および第２の抵抗が、基準電位と前記定電流源
の出力とに結合されており、 さらに第３のトランジスタ（６０）と第３の抵抗（６
４）とを備え、第３のトランジスタは前記作動電圧源と
前記第１のトランジスタの制御電極との間に制御可能な
導通パスを有し、前記第３の抵抗は前記第２のノード
（１４）と第１のトランジスタの制御電極との間に結合
されていることを特徴とする高容量負荷駆動用ＭＯＳド
ライバー回路。 - 【請求項７】前記第３のトランジスタが前記基準電位に
結合された制御電極を有する請求項５の回路。 - 【請求項８】前記電流ミラー回路が、それぞれ制御電極
および制御可能な導通パスを有する第４，第５のトラン
ジスタを有し、前記第４の第４のトランジスタは定電流
源と作動電圧源との間に結合され、前記第５のトランジ
スタは作動電圧源と出力との間に結合され、前記第４，
第５のトランジスタの制御電極は相互に結合されている
ことを特徴とする請求項１の回路。 - 【請求項９】前記電流ミラー回路がさらに、それぞれ制
御電極および制御可能な導通パスを有する第６，第７の
トランジスタを有し、前記第６，第７のトランジスタの
制御可能な導通パス同士が定電流源と作動電圧源との間
に直列に結合されており、さらに第４の抵抗を備え、前
記第６のトランジスタの制御可能な導通パスは前記出力
と基準電位との間に前記第４の抵抗（５２）と直列にな
るように結合され、また前記第６，第７のトランジスタ
の制御電極は前記第４の抵抗に結合されていることを特
徴とする請求項７の回路。 - 【請求項１０】前記第４，第５のトランジスタ（４２、
４０）の制御電極が前記定電流源に結合されていること
を特徴とする請求項８の回路。 - 【請求項１１】前記電流ミラー回路がそれぞれ制御電極
および制御可能な導通パスを有する第４，第５のトラン
ジスタを有し、前記第４のトランジスタは定電流源と作
動電圧源との間に結合され、前記第５のトランジスタは
作動電圧源と出力との間に結合され、前記第４，第５の
トランジスタの制御電極は相互に結合されていることを
特徴とする請求項３の回路。 - 【請求項１２】前記電流ミラー回路がさらに、それぞれ
制御電極および制御可能な導通パスを有する第６，第７
のトランジスタを有し、前記第６，第７のトランジスタ
の制御可能な導通パス同士が定電流源と作動電圧源との
間に直列に結合されており、 さらに第４の抵抗を備え、 前記第６のトランジスタの制御可能な導通パスは前記出
力と基準電位との間に前記第４の抵抗（５２）と直列に
結合され、また前記第６，第７のトランジスタの制御電
極は前記第４の抵抗に結合されていることを特徴とする
請求項１０の回路。 - 【請求項１３】前記第４，第５のトランジスタ（４２、
４０）の制御電極が前記定電流源に結合されていること
を特徴とする請求項１１の回路。 - 【請求項１４】集積回路において、それぞれ制御可能な
導通パスと制御電極とを有する第１，第２のトランジス
タと、 前記の第２，第１のトランジスタの制御電極にそれぞれ
結合された第１，第２のノードと、 第１，第２の抵抗とを有し、 前記第１のノード、第１のトランジスタ、および第１の
抵抗が作動電圧源と基準電位との間に結合され、 前記第２のノード、第２のトランジスタ、および第２の
抵抗が作動電圧源と基準電位との間に結合されているこ
とを特徴とする定電流供給回路。 - 【請求項１５】集積回路において、それぞれ制御可能な
導通パスと制御電極とを有する第１，第２のトランジス
タ（１６’、１８’）と、 前記の第２のおよび第１のトランジスタの制御電極にに
それぞれ結合された第１，第２のノード（２０、１４）
と、 第１，第２の抵抗とを有し、前記第１のノード、第１の
トランジスタの前記制御可能な導通パス、および第１の
抵抗が作動電圧源と基準電位との間に結合され、前記第
２のノード、第２のトランジスタの制御可能な導通パ
ス、および第２の抵抗が基準電位と前記電流ミラー回路
とに結合されていることを特徴とする定電流供給回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/644,903 US5134310A (en) | 1991-01-23 | 1991-01-23 | Current supply circuit for driving high capacitance load in an integrated circuit |
| US644903 | 1996-05-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05151775A true JPH05151775A (ja) | 1993-06-18 |
| JP2932122B2 JP2932122B2 (ja) | 1999-08-09 |
Family
ID=24586824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4032726A Expired - Lifetime JP2932122B2 (ja) | 1991-01-23 | 1992-01-23 | 集積回路における高容量負荷駆動用の電流供給回路とその方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5134310A (ja) |
| EP (1) | EP0496321A3 (ja) |
| JP (1) | JP2932122B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5315230A (en) * | 1992-09-03 | 1994-05-24 | United Memories, Inc. | Temperature compensated voltage reference for low and wide voltage ranges |
| JP2776709B2 (ja) * | 1992-12-01 | 1998-07-16 | 日本電気アイシーマイコンシステム株式会社 | 電流切換回路 |
| US5359296A (en) * | 1993-09-10 | 1994-10-25 | Motorola Inc. | Self-biased cascode current mirror having high voltage swing and low power consumption |
| US5479172A (en) * | 1994-02-10 | 1995-12-26 | Racom Systems, Inc. | Power supply and power enable circuit for an RF/ID transponder |
| US5864231A (en) * | 1995-06-02 | 1999-01-26 | Intel Corporation | Self-compensating geometry-adjusted current mirroring circuitry |
| US6194967B1 (en) * | 1998-06-17 | 2001-02-27 | Intel Corporation | Current mirror circuit |
| US6300834B1 (en) * | 2000-12-12 | 2001-10-09 | Elantec Semiconductor, Inc. | High performance intermediate stage circuit for a rail-to-rail input/output CMOS operational amplifier |
| US7085186B2 (en) * | 2001-04-05 | 2006-08-01 | Purple Mountain Server Llc | Method for hiding a refresh in a pseudo-static memory |
| JP2006121654A (ja) * | 2004-09-21 | 2006-05-11 | Renesas Technology Corp | レベル変換回路 |
| US7990128B2 (en) * | 2008-04-25 | 2011-08-02 | Infineon Technologies Ag | Circuit and method for pulling a potential at a node towards a feed potential |
| CN103117080B (zh) * | 2013-02-01 | 2017-08-08 | 上海华虹宏力半导体制造有限公司 | 读出电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56152414U (ja) * | 1980-04-15 | 1981-11-14 | ||
| JPS6195109U (ja) * | 1984-11-28 | 1986-06-19 | ||
| JPS63245509A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 定電流源回路 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1131497A (en) * | 1965-11-04 | 1968-10-23 | Hawker Siddeley Dynamics Ltd | Improvements relating to reference voltage circuits |
| US3629692A (en) * | 1971-01-11 | 1971-12-21 | Rca Corp | Current source with positive feedback current repeater |
| US3828241A (en) * | 1971-07-30 | 1974-08-06 | Sony Corp | Regulated voltage supply circuit which compensates for temperature and input voltage variations |
| US3835410A (en) * | 1972-12-26 | 1974-09-10 | Rca Corp | Current amplifier |
| FR2315811A1 (fr) * | 1975-06-27 | 1977-01-21 | Labo Cent Telecommunicat | Dipole electronique pour le bouclage d'une ligne telephonique |
| US4009432A (en) * | 1975-09-04 | 1977-02-22 | Rca Corporation | Constant current supply |
| JPS6022391B2 (ja) * | 1975-11-17 | 1985-06-01 | 三菱電機株式会社 | 電流２乗回路 |
| JPS564905A (en) * | 1979-06-27 | 1981-01-19 | Toshiba Corp | Voltage-current converting circuit |
| US4381484A (en) * | 1981-06-01 | 1983-04-26 | Motorola, Inc. | Transistor current source |
| DE3136780A1 (de) * | 1981-09-16 | 1983-03-31 | Siemens AG, 1000 Berlin und 8000 München | Integrierte halbleiterschaltung |
| JPS5961736A (ja) * | 1982-10-01 | 1984-04-09 | Hitachi Ltd | 集積化圧力センサ |
| US4523110A (en) * | 1983-09-30 | 1985-06-11 | Mostek Corporation | MOSFET sense amplifier circuit |
| NL8400635A (nl) * | 1984-02-29 | 1985-09-16 | Philips Nv | Darlington transistorschakeling. |
| NL8400637A (nl) * | 1984-02-29 | 1985-09-16 | Philips Nv | Kaskode-stroombronschakeling. |
| US4814724A (en) * | 1986-07-15 | 1989-03-21 | Toko Kabushiki Kaisha | Gain control circuit of current mirror circuit type |
| US4766333A (en) * | 1987-03-09 | 1988-08-23 | Inmos Corporation | Current sensing differential amplifier |
| US4855618A (en) * | 1988-02-16 | 1989-08-08 | Analog Devices, Inc. | MOS current mirror with high output impedance and compliance |
| US5083079A (en) * | 1989-05-09 | 1992-01-21 | Advanced Micro Devices, Inc. | Current regulator, threshold voltage generator |
| US5084633A (en) * | 1990-10-19 | 1992-01-28 | National Semiconductor Corporation | Bidirectional current sensing for power MOSFETS |
-
1991
- 1991-01-23 US US07/644,903 patent/US5134310A/en not_active Expired - Lifetime
-
1992
- 1992-01-20 EP EP92100835A patent/EP0496321A3/en not_active Withdrawn
- 1992-01-23 JP JP4032726A patent/JP2932122B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56152414U (ja) * | 1980-04-15 | 1981-11-14 | ||
| JPS6195109U (ja) * | 1984-11-28 | 1986-06-19 | ||
| JPS63245509A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 定電流源回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0496321A2 (en) | 1992-07-29 |
| JP2932122B2 (ja) | 1999-08-09 |
| EP0496321A3 (en) | 1995-01-11 |
| US5134310A (en) | 1992-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6259623B1 (en) | Static random access memory (SRAM) circuit | |
| US6351178B1 (en) | Reference potential generating circuit | |
| KR100218759B1 (ko) | 임계값전압의 영향을 받지 않고 안정하게 중간전위를 발생할 수 있는 전압발생회로 | |
| US5949729A (en) | Memory device with current limiting feature | |
| US6625056B1 (en) | Semiconductor memory device having memory cells requiring no refresh operations | |
| JPH05151775A (ja) | 集積回路における高容量負荷駆動用電流供給回路 | |
| US5477497A (en) | Semiconductor memory device | |
| US6885574B2 (en) | Low fatigue sensing method and circuit for ferroelectric non-volatile storage units | |
| US4508980A (en) | Sense and refresh amplifier circuit | |
| JP2818974B2 (ja) | 基準電圧発生器 | |
| US5933373A (en) | Semiconductor memory device having constant potential generator for clamping digit lines at constant level allowing precharge transistor to slightly turn on | |
| JP2756797B2 (ja) | Ｆｅｔセンス・アンプ | |
| US5528545A (en) | Semiconductor memory device | |
| JP4069963B2 (ja) | Ｍｏｓトランジスタ敷居値補償回路及びこれを備えたフリップフロップ型センスアンプ | |
| US4404660A (en) | Circuit and method for dynamically adjusting the voltages of data lines in an addressable memory circuit | |
| JPH076588A (ja) | ランダムアクセスメモリ | |
| US20030128571A1 (en) | Negative voltage generating circuit | |
| US5412607A (en) | Semiconductor memory device | |
| US6009032A (en) | High-speed cell-sensing unit for a semiconductor memory device | |
| US6205070B1 (en) | Current sense amplifier | |
| US4354151A (en) | Voltage divider circuits | |
| US5293515A (en) | Amplifier circuit having two inverters | |
| JPH05234378A (ja) | スタティック型メモリセル | |
| US6552943B1 (en) | Sense amplifier for dynamic random access memory (“DRAM”) devices having enhanced read and write speed | |
| US5136545A (en) | Semiconductor memory device having a sensitivity controllable sense amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 13 |