JPH051496B2 - - Google Patents

Info

Publication number
JPH051496B2
JPH051496B2 JP59098457A JP9845784A JPH051496B2 JP H051496 B2 JPH051496 B2 JP H051496B2 JP 59098457 A JP59098457 A JP 59098457A JP 9845784 A JP9845784 A JP 9845784A JP H051496 B2 JPH051496 B2 JP H051496B2
Authority
JP
Japan
Prior art keywords
signal
bit
adder
input
binary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59098457A
Other languages
English (en)
Other versions
JPS59225445A (ja
Inventor
Toomasu Furingu Ratsuseru
Basudebu Neimupari Saipurasatsudo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Licensing Corp
Original Assignee
RCA Licensing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Licensing Corp filed Critical RCA Licensing Corp
Publication of JPS59225445A publication Critical patent/JPS59225445A/ja
Publication of JPH051496B2 publication Critical patent/JPH051496B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/74—Circuits for processing colour signals for obtaining special effects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499—Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49942—Significance control
    • G06F7/49947—Rounding
    • G06F7/49952—Sticky bit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499—Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49942—Significance control
    • G06F7/49947—Rounding
    • G06F7/49978—Rounding towards zero

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Computing Systems (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Processing Of Color Television Signals (AREA)
  • Analogue/Digital Conversion (AREA)
  • Color Television Systems (AREA)
  • Picture Signal Circuits (AREA)

Description

【発明の詳細な説明】
〔産業上の利用分野〕 この発明は、２の補数化された２進信号の正と
負の値を対称的に切捨てるための装置に関するも
のである。この装置は、２の補数化された２進信
号（以下、２の補数２進信号という）を処理する
装置に、一般的に利用することができる。しか
し、この装置はデジタルテレビビジヨン受像機に
おけるクロミナンス信号の処理に特に利用価値が
あるので、その様な場合について説明を進める。 〔発明の背景と解決すべき問題点〕 ２進信号の切捨ては、その２進信号の下位桁ビ
ツト（LSB）の幾つかを捨て去ることによつて
行なわれている。２の補数形式の２進信号の場合
には、単純に切捨てを行なうと、正の切捨て処理
された数と負の切捨て処理された数との間に非対
称性を生ずることになる。正の数の切捨てを行な
うと０に近づく数が生じるが負の数の切捨てを行
なうとより負の数に近づく数になる。具体的に言
えば、或る10進値｜V10｜を有するＭビツトの数
において（Ｍ−Ｎ）個の上位桁ビツトを残したい
場合には、正の値はV10／2Nに等しいかまたはよ
り小さな値の最も正の整数に切捨て処理される。
一方、負の値は−V10／2Nに等しいかまたは更に
負の値をもつ最大の整数に切捨て処理される。た
とえば、10進数±13に対応する２進数を、２個の
LSBを捨てることにより単純に切捨てを行なう
と、その正および負の値はそれぞれ＋３および−
４となる。この±13という値は０を中心とする正
弦波に対応するデジタル信号の両ピーク値を表わ
すものとする。この様な正弦波を表わす２進数に
単純な切捨て処理を施すと、その切捨て後の信号
に直流的な（DC）シフトが導入されることは容
易に理解できよう。多くの用途において、この
DCシフトは平均ピーク信号レベルの振幅に比べ
て余り大きな値ではない。しかし、他の或種の装
置では、上記の様な非対称性は好ましくない結果
をもたらすので、除かねばならない。たとえば、
デジタルテレビジヨン方式におけるクロミナンス
処理の場合にこの様な非対称性があると、不都合
な色相ずれや不正確な色飽和度を生ずる。 この発明は、切捨て処理後の正および負の数の
値が何れも０に近づくように、符号付きの２進数
を対称的に切捨て処理するものである。この発明
の装置は、単純にＮ個のLSBを捨てることによ
つて正の値を切捨て処理し、一方負の値に対して
は、Ｎ個のLSBを捨てるがもしそのＮ個のLSB
のうちの少くとも１個が論理１であれば上記切捨
てた残りの（Ｍ−Ｎ）個のビツトに正の１を代数
的に加えることによつて切捨て処理を行なう。 多くのデジタル装置は、信号を２の補数の形で
処理して、信号が正および負にならねばならぬと
きに信号の極性を保持するようになつている。そ
の装置の分解能は信号を表わすために選ばれたビ
ツト位置の数によつて決まる。たとえば、７また
は８ビツトの２の補数２進信号は、それぞれ128
または256個の量子化レベルのアナログ値を表わ
すことになる。或る８ビツトの２の補数信号は０
値、128の負および127の正の可能な値に対応して
いる。 デジタル処理回路は、屡々、Ｍビツト２進値の
多数回の連続加算および／または乗算を行なう。
その様な操作によると、非常に多数のビツト位置
をもつた計算結果が出て来る。そのすべてのビツ
トを保持するにはより多数の回路素子が必要とな
る。回路を取扱い易い大きさに制限するために、
しばしばLSBが除去される、すなわち２進数が
切捨て処理される。前述した非対称性を伴なう単
純な切捨て処理は多くの装置では殆どまたは全く
影響がない。しかし、デジタルテレビジヨン受像
機の場合にはその様な切捨て処理による非対称性
は不都合な色相ずれを起す可能性がある。 〔詳細な説明〕 第１図には、テレビジヨン（TV）信号の普通
の色信号成分すなわちクロミナンス信号成分がベ
クトルの形で示されている。このクロミナンス信
号Ｃは、（Ｒ−Ｙ）軸と（Ｂ−Ｙ）軸と一致して
示されている２つの直交関係にある色混合信号を
線形合成することにより形成されている。クロミ
ナンス・ベクトルの位相角θは電送された信号の
色すなわち色相を表わしている。デジタルTV受
像機では、２進数形式のクロミナンス信号は処理
のためにそのベクトル成分に復調される。この例
のクロミナンス・ベクトルは第２象限または第４
象限にあるものとする。この２つの象限において
は、（Ｒ−Ｙ）と（Ｂ−Ｙ）色混合成分のうちの
一方は正であり他方は負である。信号の処理の間
にこの両ベクトル成分が非対称的に切捨て処理さ
れると、これらのベクトル和で表わされるクロミ
ナンス信号は負のベクトル成分の方に向かつて僅
かに回転することになる。この回転によつて、表
示された画像に肉視可能なしかも不快な色相ずれ
が起る可能性がある。特別の例として、いま（Ｒ
−Ｙ）と（Ｂ−Ｙ）の大きさが13ユニツトで、そ
のクロミナンス・ベクトルが第４象限にあるとす
る。また、（Ｒ−Ｙ）と（Ｂ−Ｙ）信号の２進数
表示が２個のLSBを切捨てられて（Ｂ−Ｙ）信
号が＋３ユニツトに（Ｒ−Ｙ）信号が−４ユニツ
トになつたとする。（Ｂ−Ｙ）軸に対する正確な
クロミナンス角度は45度である。しかしこの切捨
て処理された値のベクトル和の角度は、tan-1
４／３または53度であつて、８度の誤差を生じて
いる。 次に第２図と第３図を参照して、デジタルTV
受像機で色相ずれが発生する態様について説明す
る。第２図において、普通のTV受像機のチユー
ナおよびIF段から得られたベースバンド合成ア
ナログビデオ信号が端子１０に供給される。この
信号は、クロツク信号fCLで制御されて色副搬送
波周波数の４倍のクロツク周波数（クロツクレー
ト）でアナログ信号をサンプルするアナログ−デ
ジタル変換器１１内で、２の補数形式にデジタル
化される。このサンプリング・クロツクfCLは、
サンプルＹ＋（Ｂ−Ｙ），Ｙ＋（Ｒ−Ｙ），Ｙ−（Ｂ
−Ｙ）およびＹ−（Ｒ−Ｙ）の繰返し列を生成す
るような位相とされている。なお、上記Ｙは合成
信号の輝度（ルミナンス）成分を、（Ｒ−Ｙ）お
よび（Ｂ−Ｙ）項はクロミナンス信号のベクトル
成分を表わしている。バス１２上のデジタル化さ
れた信号は回路１３に印加され、そこでこのデジ
タル合成信号から輝度信号が取出されて適当に処
理される。回路１３からのデジタル出力信号はマ
トリクス１９に印加され、そこで、処理ずみの色
混合信号（Ｒ−Ｙ）および（Ｂ−Ｙ）を合成され
て、表示管（図示なし）を駆動するＲ，Ｇおよび
Ｂ色信号を生成する。 バス１２上のデジタル化した合成信号は、また
帯域通過フイルタ１５の入力ポートにも印加さ
れ、このフイルタで輝度成分が減衰させられて
（Ｒ−Ｙ）色混合信号と（Ｂ−Ｙ）色混合信号と
の濾波された復生信号が順次生成される。この順
次発生する色混合信号は分解（デマルチプレツク
ス）されてバス１６と１７上に出力し、回路素子
１８に印加されてそこでマトリクス１９に供給さ
れるに先立つて適当に処理される。 帯域通過フイルタ１５として典型的なものは、
内部で多数回の順次加算処理が行なわれる様な線
形位相有限インパルス応答（FIR）フイルタとし
て構成することがてできる。第３図はその様なフ
イルタの一例であつて、これについては例えば雑
誌エレクトロニクス（Electronics）1981年８月
11日号の97〜103頁に所載のフイツシヤ（T.
Fischer）氏の論文「デジタルVSLI型次代TV受
像機（Digital VSLI Breeds Next−Generation
TV Receivers）」を参照されたい。第３図にお
いて、素子２５，２７および２９は遅延段であつ
て、それぞれデジタル化された信号を１サンプル
期間または複数サンプル期間だけ遅延される。素
子２６，２８および３０は線形２進数加算器であ
る。各加算器は、２個の入力ポートを有し、その
一方は直前の遅延素子の出力からの信号を印加す
るように接続され、他の一方は直前の遅延素子の
入力からの信号を印加するように接続されてい
る。２進数加算器回路の入力ポートに印加された
２進信号のすべての可能な組合せを適切に加算す
るために、各加算器の出力は入力信号ビツト位置
の数よりも１個だけ余分な信号ビツト位置を持つ
ていなければならない。すなわち、もしFIRフイ
ルタの入力２０に印加されるデジタル化された２
の補数２進信号が（Ｍ−Ｎ）個のビツト位置を有
し、またフイルタが縦続接続されたＮ個の加算器
を持つているとすれば、バス３１上の出力信号は
Ｍ個のビツト位置を持つことになる。通常、この
出力によつて出力３１上に与えられる所要の情報
は２進信号の上位桁ビツト位置に含まれている。
後続する回路が複雑化かることを軽減するため
に、この濾波された信号は素子３２内で切捨て処
理を受ける。素子３２からの切捨て処理を受けた
信号は次にクロツク制御されるゲート回路３３で
通常のやり方で分解（デマルチプレツクス）され
る。 もし、バス３１上に生ずる（Ｒ−Ｙ），（Ｂ−
Ｙ）信号列が第２象限に生じたクロミナンス・ベ
クトルに対応するものでそれぞれ正および負の値
を有するか、第４象限に生じたクロミナンス・ベ
クトルに対応するものでそれぞれ負および正の値
を有し、またもし切捨て処理用素子３２が正およ
び負の信号値に対して非対称的な出力を生成する
ものであれば、処理された（Ｒ−Ｙ）と（Ｂ−
Ｙ）信号のベクトル和は元のクロミナンス・ベク
トルから僅か回転して色相ずれを呈することにな
ることに注意されたい。 〔問題点を解決するための手段・作用・実施例〕 次に、第４図乃至第６図の回路を説明すると、
これらの回路は第３図の素子３２に代り得るもの
で濾波された信号のLSBの対称的な切捨て処理
を行なう回路である。第４図の回路は、印加され
た信号の対称的切捨て処理を行なうものでAND
ゲート５２と加算器５１を持つている。加算器５
１は、そのCin入力端子に印加された信号に応じ
て１ユニツトだけ印加２進数を単純に増加させる
形式（たとえば米国特許第4280190号参照）のも
のか、或いは（Ｍ−１）ビツト入力ポートの１つ
のLSB位置に出力端子５４が接続されたANDゲ
ート５２を有する（Ｍ−１）×（Ｍ−１）ビツト全
加算器とすることができる。更に別の回路形式と
してこの加算器５１は、（Ｍ−１）個のMSBが加
算器の１入力ポートに印加され、同じくその第２
の入力ポートに論理０レベルが印加されまたその
キヤリイン端子にANDゲート５２の出力が印加
されるRCA製のCD4008COS／MOS加算器のよ
うな形式をもつ全加算器でも良い。Ｍビツトのデ
ータ信号が回路入力５７に印加され、切捨て処理
を受けた（Ｍ−１）ビツト２進信号が出力接続５
６に生成される。この入力信号の（Ｍ−１）個の
MSBは加算器５１の（Ｍ−１）個の入力端子に
印加される。Ｍビツト入力信号の符号ビツトと
LSBとは、ANDゲート５２の各入力端子に印加
される。そのANDゲート５２の出力は加算器５
１のCin入力端子に接続されている。入力語の符
号ビツトとLSBが同時に論理１レベルをとると
きは必ずANDゲート５２は論理１レベルを出力
し、この論理１レベル出力は加算器５１を制御し
て入力語の（Ｍ−１）個のMSBで表わされる値
を１ユニツトだけ増加させる。逆に、正の２の補
数の場合のように符号ビツトが論理０であれば、
加算器５１は入力信号の（Ｍ−１）個のMSBを
変更することなくそのまま出力接続５６に伝達す
る。加算器出力５６は０を中心として対称的に１
ビツトを切捨て処理された、Ｍビツト入力信号に
対する（Ｍ−１）ビツト信号を生成する。 第４図の装置の動作を、下記のデータ表Ａを参
照して詳細に説明する。
【表】 この表中の縦の欄は左から右へ順次、(a)正およ
び負の10進数のサンプリング、(b)それらの２の補
数等価２進数、(c)第４図の装置によりビツト位置
が切捨てられた上記等価２進数のLSB、(d)符号
ビツト（正の値の場合は”０”、負の値に対して
は”１”）に相当する、上記等価２進数のMSB、
(e)各MSNと各LSBの各論理AND機能に対応す
るANDゲート５２の出力、(f)加算器５１に印加
されるＭビツト入力信号の対称的に切捨て処理を
受けた（Ｍ−１）ビツト、(g)加算器の出力に生成
される対称的に切捨て処理された（Ｍ−１）ビツ
ト語、および(h)それらの対応10進数、を示してい
る。上記の(b)および(g)欄を見ると、正の数に対し
てはLSBに対する切捨ては単なる切捨てである。
正の数の符号ビツトは論理０で、これはANDゲ
ート５２に印加されるとその出力が同じく論理０
を呈するように制御する。この状態では、AND
ゲート５２は加算器５１を制御せず、入力信号の
（Ｍ−１）個のMSBが単純に加算器の出力に伝達
される。 負の数に対しては、符号ビツトは論理１であつ
てANDゲート５２の出力５４は入力語のLSBの
論理レベルに対応する。LSBの論理１レベルの
発生ごとにANDゲート５２の出力に論理１レベ
ルが生成され、このレベルは次いで加算器を制御
して（Ｍ−１）MSB入力信号を１ユニツトだけ
増加させる。これは上記表Ａの欄(c)，(f)および(g)
を見れば理解することができる。この回路が０を
中心として対称的に切捨て処理することは加算器
出力信号の対応10進数によつて証明される。一
方、加算器入力に印加される（Ｍ−１）個の
MSB（欄(f)）に対する10進数は上から下へ、２，
１，１，０，０，−１，−１，−２，−２ですべての
値に対してLSBを単純に捨てることによつて作
り出された０を中心として非対称的であることを
示している。10進数０を中心として対称点（Ｐ，
Ｏ，Ｓ）がある。すなわち、たとえば、＋３と−
３の非対称切捨て値はそれぞれ１と−２であるが
対称的な切捨て値は１と−１である。 第４図の回路は、第５図に示すように同様な回
路を縦続接続して多重ビツト切捨てを行なうよう
にすることもできる。Ｎ個の縦続接続回路によつ
て入力信号のＮビツト位置を切捨て処理できる。 第６図の実施例は、単一段でＭビツトデータ語
のＮビツト切捨て処理を行なうことができる。こ
の回路は、論理ORゲート８３を含んでいる点で
第４図の回路と構造が異つている。Ｍビツトのデ
ータ語は回路の入力ポート８０に印加され、出力
ポート８７に切捨て処理された（Ｍ−Ｎ）ビツト
のデータ語が得られる。この入力語のＮ個の
LSBはORゲート８３の各入力接続に供給され、
（Ｍ−Ｎ）個のMSBが入力信号として加算器８４
の（Ｍ−Ｎ）個の入力端子に印加される。符号ビ
ツトとORゲート８３の出力は、ANDゲート８５
の各入力に印加される。ANDゲート８５からの
出力信号は、第４図の装置におけるように、加算
器８４のCin入力端子に結合される。ANDゲー
ト８５からの論理１信号は加算器８４を制御し
て、この加算器に印加された（Ｍ−Ｎ）入力ビツ
トによつて表わされる値を１ユニツトだけ増加さ
せる。ANDゲート８５は、符号ビツトとORゲー
ト８３に印加されたＮ個のLSBの何れか１個と
が同時に論理値１であれば必ず論理１信号を生成
する。 次のデータ表Ｂは、印加された入力信号の２個
のLSBを切捨て処理する回路として、０を中心
として±６の値に対する第６図の回路の各点にお
ける論理状態を示している。
〔効果〕
以上のように、この発明の装置によれば、２の
補数２進信号の正の部分および負の部分を容易に
対称的に切捨て処理することができるので、制限
的な意味ではないが、たとえばデジタルTV受像
機のクロミナンス信号処理チヤンネルに応用して
色相ずれのない正しい画像を再生できるようにす
ることができる。
【図面の簡単な説明】
第１図はTV信号のクロミナンス信号とそのベ
クトル成分のベクトル図、第２図はデジタルTV
受像機の信号処理回路の簡単化されたブロツク
図、第３図は有限インパルス反応フイルタとクロ
ミナンスの復調器の一例を示すブロツク図、第４
図、第５図および第６図はそれぞれこの発明を実
施した、２の補数信号を対称的に切捨て処理する
回路の一例構成を示すブロツク図である。 ５５，８１……信号の正値のＮ個のLSB部を
切捨てる手段（ANDゲート、（Ｍ−Ｎビツト）、
５１，５２；８３，８４，８５……信号の負値の
Ｎ個のLSBを切捨てる手段（加算器、ANDゲー
ト；ORゲート、加算器、ANDゲート）。

Claims (1)

  1. 【特許請求の範囲】 １ Ｍビツトの２の補数２進信号に切捨て処理を
    施して（Ｍ−Ｎ）ビツトの２の補数２進信号を生
    成するための２の補数２進信号の対称的切捨て装
    置であつて； 正の値を有するすべての信号に対して、および
    Ｎ個のLSB位置に論理１を含んでいない負の値
    を有する信号に対しては、上記２進信号のうちの
    Ｎ個のLSBを捨てて（Ｍ−Ｎ）個のMSBを出力
    する手段と、 負の値を有する信号に対しては、その負の値中
    のＮ個のLSBのうちの何れか１つが論理１であ
    れば、上記２進信号のうちのＮ個のLSBを捨て
    て上記２進信号のこの（Ｍ−Ｎ）個のMSBに正
    の１ユニツトを代数的に加算し、それによつて値
    の増加した（Ｍ−Ｎ）個のMSBを出力する手段
    と、 を具備して成る２の補数２進信号の対称的切捨て
    装置。
JP59098457A 1983-05-16 1984-05-15 ２の補数２進信号の対称的切捨て装置 Granted JPS59225445A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US495116 1983-05-16
US06/495,116 US4589084A (en) 1983-05-16 1983-05-16 Apparatus for symmetrically truncating two's complement binary signals as for use with interleaved quadrature signals

Publications (2)

Publication Number Publication Date
JPS59225445A JPS59225445A (ja) 1984-12-18
JPH051496B2 true JPH051496B2 (ja) 1993-01-08

Family

ID=23967320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59098457A Granted JPS59225445A (ja) 1983-05-16 1984-05-15 ２の補数２進信号の対称的切捨て装置

Country Status (8)

Country Link
US (1) US4589084A (ja)
JP (1) JPS59225445A (ja)
KR (1) KR920002544B1 (ja)
CA (1) CA1228156A (ja)
DE (1) DE3418033C2 (ja)
FR (1) FR2546316B1 (ja)
GB (1) GB2141271B (ja)
IT (1) IT1175497B (ja)

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE440300B (sv) * 1983-11-24 1985-07-22 Ellemtel Utvecklings Ab Forfarande for att i en samplad signal kompensera for trunkeringsfel samt anordning for utforande av forfarandet
NL8500805A (nl) * 1985-03-20 1986-10-16 Philips Nv Recursief eerste orde digitaal videosignaalfilter.
US4727506A (en) * 1985-03-25 1988-02-23 Rca Corporation Digital scaling circuitry with truncation offset compensation
US4722066A (en) * 1985-07-30 1988-01-26 Rca Corporation Digital signal overflow correction apparatus
JPS62194540A (ja) * 1986-02-21 1987-08-27 Toshiba Corp ディジタル信号処理回路
US4831576A (en) * 1986-05-06 1989-05-16 Yamaha Corporation Multiplier circuit
JP2930325B2 (ja) * 1989-07-29 1999-08-03 ソニー株式会社 ディジタル信号処理回路
JP3199371B2 (ja) * 1990-07-30 2001-08-20 松下電器産業株式会社 丸め装置
US5214598A (en) * 1990-11-09 1993-05-25 Adaptive Solutions, Inc. Unbiased bit disposal apparatus and method
JPH05503178A (ja) * 1990-11-09 1993-05-27 アダプティブ・ソリューションズ・インコーポレーテッド 偏りのないビット廃棄装置および方法
EP0485776A3 (en) * 1990-11-15 1993-07-07 Motorola Inc. A method for executing graphics pixel packing instructions in a data processor
US5245563A (en) * 1991-09-20 1993-09-14 Kendall Square Research Corporation Fast control for round unit
JPH05216629A (ja) * 1992-01-31 1993-08-27 Victor Co Of Japan Ltd 除算装置
JPH05265709A (ja) * 1992-03-23 1993-10-15 Nec Corp 丸め演算回路
JP3103914B2 (ja) * 1992-08-21 2000-10-30 ソニー株式会社 データの丸め処理回路およびデータの復元回路
US5428567A (en) * 1994-05-09 1995-06-27 International Business Machines Corporation Memory structure to minimize rounding/trunction errors for n-dimensional image transformation
US5696710A (en) * 1995-12-29 1997-12-09 Thomson Consumer Electronics, Inc. Apparatus for symmetrically reducing N least significant bits of an M-bit digital signal
US5633689A (en) * 1995-12-29 1997-05-27 Thomson Consumer Electronics, Inc. Apparatus for separating a digital composite video signal into components
US5930159A (en) * 1996-10-17 1999-07-27 Samsung Electronics Co., Ltd Right-shifting an integer operand and rounding a fractional intermediate result to obtain a rounded integer result
JPH10233652A (ja) * 1997-02-20 1998-09-02 Mitsubishi Electric Corp 巡回形ディジタルフィルタ
US6778710B1 (en) * 2000-04-27 2004-08-17 Xerox Corporation Method for generating increasing shift-invariant filters
US6816621B1 (en) * 2000-04-27 2004-11-09 Xerox Corporation Method for generating shift-invariant filters
US6904179B2 (en) * 2000-04-27 2005-06-07 Xerox Corporation Method for minimal-logic non-linear filter implementation
US6751359B1 (en) * 2000-04-27 2004-06-15 Xerox Corporation Method to program bit vectors for an increasing nonlinear filter
TWI234389B (en) * 2003-10-30 2005-06-11 Sunplus Technology Co Ltd Image buffer memory system to reduce the discontinuous change of gray scale and method thereof
WO2009095902A2 (en) 2008-01-31 2009-08-06 Densbits Technologies Ltd. Systems and methods for handling immediate data errors in flash memory
US8650352B2 (en) * 2007-09-20 2014-02-11 Densbits Technologies Ltd. Systems and methods for determining logical values of coupled flash memory cells
US8694715B2 (en) 2007-10-22 2014-04-08 Densbits Technologies Ltd. Methods for adaptively programming flash memory devices and flash memory systems incorporating same
WO2009053961A2 (en) 2007-10-25 2009-04-30 Densbits Technologies Ltd. Systems and methods for multiple coding rates in flash devices
WO2009072103A2 (en) 2007-12-05 2009-06-11 Densbits Technologies Ltd. Flash memory apparatus and methods using a plurality of decoding stages including optional use of concatenated bch codes and/or designation of 'first below' cells
WO2009072105A2 (en) * 2007-12-05 2009-06-11 Densbits Technologies Ltd. A low power chien-search based bch/rs decoding system for flash memory, mobile communications devices and other applications
US8453022B2 (en) 2007-12-05 2013-05-28 Densbits Technologies Ltd. Apparatus and methods for generating row-specific reading thresholds in flash memory
US8359516B2 (en) 2007-12-12 2013-01-22 Densbits Technologies Ltd. Systems and methods for error correction and decoding on multi-level physical media
WO2009074979A2 (en) * 2007-12-12 2009-06-18 Densbits Technologies Ltd. Chien-search system employing a clock-gating scheme to save power for error correction decoder and other applications
WO2009078006A2 (en) 2007-12-18 2009-06-25 Densbits Technologies Ltd. Apparatus for coding at a plurality of rates in multi-level flash memory systems, and methods useful in conjunction therewith
US8972472B2 (en) * 2008-03-25 2015-03-03 Densbits Technologies Ltd. Apparatus and methods for hardware-efficient unbiased rounding
US8332725B2 (en) 2008-08-20 2012-12-11 Densbits Technologies Ltd. Reprogramming non volatile memory portions
US8819385B2 (en) 2009-04-06 2014-08-26 Densbits Technologies Ltd. Device and method for managing a flash memory
US8458574B2 (en) 2009-04-06 2013-06-04 Densbits Technologies Ltd. Compact chien-search based decoding apparatus and method
US8566510B2 (en) 2009-05-12 2013-10-22 Densbits Technologies Ltd. Systems and method for flash memory management
US8995197B1 (en) 2009-08-26 2015-03-31 Densbits Technologies Ltd. System and methods for dynamic erase and program control for flash memory device memories
US8305812B2 (en) * 2009-08-26 2012-11-06 Densbits Technologies Ltd. Flash memory module and method for programming a page of flash memory cells
US8868821B2 (en) 2009-08-26 2014-10-21 Densbits Technologies Ltd. Systems and methods for pre-equalization and code design for a flash memory
US9330767B1 (en) 2009-08-26 2016-05-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory module and method for programming a page of flash memory cells
US8730729B2 (en) 2009-10-15 2014-05-20 Densbits Technologies Ltd. Systems and methods for averaging error rates in non-volatile devices and storage systems
US8724387B2 (en) 2009-10-22 2014-05-13 Densbits Technologies Ltd. Method, system, and computer readable medium for reading and programming flash memory cells using multiple bias voltages
US8626988B2 (en) * 2009-11-19 2014-01-07 Densbits Technologies Ltd. System and method for uncoded bit error rate equalization via interleaving
US9037777B2 (en) 2009-12-22 2015-05-19 Densbits Technologies Ltd. Device, system, and method for reducing program/read disturb in flash arrays
US8607124B2 (en) * 2009-12-24 2013-12-10 Densbits Technologies Ltd. System and method for setting a flash memory cell read threshold
US8700970B2 (en) * 2010-02-28 2014-04-15 Densbits Technologies Ltd. System and method for multi-dimensional decoding
US8527840B2 (en) 2010-04-06 2013-09-03 Densbits Technologies Ltd. System and method for restoring damaged data programmed on a flash device
US9104610B2 (en) 2010-04-06 2015-08-11 Densbits Technologies Ltd. Method, system and medium for analog encryption in a flash memory
US8745317B2 (en) 2010-04-07 2014-06-03 Densbits Technologies Ltd. System and method for storing information in a multi-level cell memory
US9021177B2 (en) 2010-04-29 2015-04-28 Densbits Technologies Ltd. System and method for allocating and using spare blocks in a flash memory
US8468431B2 (en) 2010-07-01 2013-06-18 Densbits Technologies Ltd. System and method for multi-dimensional encoding and decoding
US8539311B2 (en) 2010-07-01 2013-09-17 Densbits Technologies Ltd. System and method for data recovery in multi-level cell memories
US20120008414A1 (en) 2010-07-06 2012-01-12 Michael Katz Systems and methods for storing, retrieving, and adjusting read thresholds in flash memory storage system
US8964464B2 (en) 2010-08-24 2015-02-24 Densbits Technologies Ltd. System and method for accelerated sampling
US8508995B2 (en) 2010-09-15 2013-08-13 Densbits Technologies Ltd. System and method for adjusting read voltage thresholds in memories
US9063878B2 (en) 2010-11-03 2015-06-23 Densbits Technologies Ltd. Method, system and computer readable medium for copy back
US8850100B2 (en) 2010-12-07 2014-09-30 Densbits Technologies Ltd. Interleaving codeword portions between multiple planes and/or dies of a flash memory device
US10079068B2 (en) 2011-02-23 2018-09-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Devices and method for wear estimation based memory management
US8693258B2 (en) 2011-03-17 2014-04-08 Densbits Technologies Ltd. Obtaining soft information using a hard interface
US8990665B1 (en) 2011-04-06 2015-03-24 Densbits Technologies Ltd. System, method and computer program product for joint search of a read threshold and soft decoding
US9110785B1 (en) 2011-05-12 2015-08-18 Densbits Technologies Ltd. Ordered merge of data sectors that belong to memory space portions
US8996790B1 (en) 2011-05-12 2015-03-31 Densbits Technologies Ltd. System and method for flash memory management
US9396106B2 (en) 2011-05-12 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US9195592B1 (en) 2011-05-12 2015-11-24 Densbits Technologies Ltd. Advanced management of a non-volatile memory
US9372792B1 (en) 2011-05-12 2016-06-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US9501392B1 (en) 2011-05-12 2016-11-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of a non-volatile memory module
US8667211B2 (en) 2011-06-01 2014-03-04 Densbits Technologies Ltd. System and method for managing a non-volatile memory
US8588003B1 (en) 2011-08-01 2013-11-19 Densbits Technologies Ltd. System, method and computer program product for programming and for recovering from a power failure
US8553468B2 (en) 2011-09-21 2013-10-08 Densbits Technologies Ltd. System and method for managing erase operations in a non-volatile memory
US8947941B2 (en) 2012-02-09 2015-02-03 Densbits Technologies Ltd. State responsive operations relating to flash memory cells
US8996788B2 (en) 2012-02-09 2015-03-31 Densbits Technologies Ltd. Configurable flash interface
US8996793B1 (en) 2012-04-24 2015-03-31 Densbits Technologies Ltd. System, method and computer readable medium for generating soft information
US8838937B1 (en) 2012-05-23 2014-09-16 Densbits Technologies Ltd. Methods, systems and computer readable medium for writing and reading data
US8879325B1 (en) 2012-05-30 2014-11-04 Densbits Technologies Ltd. System, method and computer program product for processing read threshold information and for reading a flash memory module
WO2013190346A1 (en) * 2012-06-18 2013-12-27 Abellaoui Lahcen Method and system for quantifying binary words symmetry
US9921954B1 (en) 2012-08-27 2018-03-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and system for split flash memory management between host and storage controller
US9368225B1 (en) 2012-11-21 2016-06-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Determining read thresholds based upon read error direction statistics
US9069659B1 (en) 2013-01-03 2015-06-30 Densbits Technologies Ltd. Read threshold determination using reference read threshold
US9136876B1 (en) 2013-06-13 2015-09-15 Densbits Technologies Ltd. Size limited multi-dimensional decoding
US9413491B1 (en) 2013-10-08 2016-08-09 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for multiple dimension decoding and encoding a message
US9397706B1 (en) 2013-10-09 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for irregular multiple dimension decoding and encoding
US9348694B1 (en) 2013-10-09 2016-05-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9786388B1 (en) 2013-10-09 2017-10-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9536612B1 (en) 2014-01-23 2017-01-03 Avago Technologies General Ip (Singapore) Pte. Ltd Digital signaling processing for three dimensional flash memory arrays
US10120792B1 (en) 2014-01-29 2018-11-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Programming an embedded flash storage device
US9542262B1 (en) 2014-05-29 2017-01-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Error correction
US9892033B1 (en) 2014-06-24 2018-02-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of memory units
US9584159B1 (en) 2014-07-03 2017-02-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Interleaved encoding
US9972393B1 (en) 2014-07-03 2018-05-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Accelerating programming of a flash memory module
US9449702B1 (en) 2014-07-08 2016-09-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Power management
US9524211B1 (en) 2014-11-18 2016-12-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Codeword management
US10305515B1 (en) 2015-02-02 2019-05-28 Avago Technologies International Sales Pte. Limited System and method for encoding using multiple linear feedback shift registers
US10628255B1 (en) 2015-06-11 2020-04-21 Avago Technologies International Sales Pte. Limited Multi-dimensional decoding
US9851921B1 (en) 2015-07-05 2017-12-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory chip processing
US9954558B1 (en) 2016-03-03 2018-04-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Fast decoding of data stored in a flash memory
US11175394B2 (en) 2019-03-27 2021-11-16 Raytheon Company Binary to quad phase generator

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57197650A (en) * 1981-05-29 1982-12-03 Toshiba Corp Operation circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2937810A (en) * 1957-06-28 1960-05-24 Bell Telephone Labor Inc Digital computer circuit
US3699326A (en) * 1971-05-05 1972-10-17 Honeywell Inf Systems Rounding numbers expressed in 2{40 s complement notation
NL169535C (nl) * 1974-11-14 1982-07-16 Philips Nv Digitale signaalbewerkingsinrichting met gestuurde kwantisering.
NL7514908A (nl) * 1975-12-22 1977-06-24 Ir Gerard Verkroost Digitale signaalbewerkingsinrichting bevattende een digitaal filter van het golftype.
US4034197A (en) * 1976-06-30 1977-07-05 Bell Telephone Laboratories, Incorporated Digital filter circuit
US4195350A (en) * 1978-06-19 1980-03-25 Cbs Inc. Method and apparatus for eliminating deadband in digital recursive filters
US4280190A (en) * 1979-08-09 1981-07-21 Motorola, Inc. Incrementer/decrementer circuit
US4338675A (en) * 1980-02-13 1982-07-06 Intel Corporation Numeric data processor
US4340940A (en) * 1980-08-26 1982-07-20 Rca Corporation Hardware reduction by truncation of selected number of most significant bits for digital video system using subsampling and adaptive reconstruction

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57197650A (en) * 1981-05-29 1982-12-03 Toshiba Corp Operation circuit

Also Published As

Publication number Publication date
GB2141271B (en) 1986-08-13
DE3418033C2 (de) 1996-04-18
JPS59225445A (ja) 1984-12-18
US4589084A (en) 1986-05-13
IT8420925A0 (it) 1984-05-15
IT8420925A1 (it) 1985-11-15
KR850002374A (ko) 1985-05-10
CA1228156A (en) 1987-10-13
FR2546316B1 (fr) 1987-03-20
GB8411759D0 (en) 1984-06-13
FR2546316A1 (fr) 1984-11-23
GB2141271A (en) 1984-12-12
IT1175497B (it) 1987-07-01
KR920002544B1 (ko) 1992-03-27
DE3418033A1 (de) 1984-11-22

Similar Documents

Publication Publication Date Title
JPH051496B2 (ja)
EP0782319B1 (en) Apparatus for symmetrically reducing "N" least significant bits of an M-Bit digital signal
AU615767B2 (en) Compression of pixels in a reduced-size video image
US4558351A (en) Hue correction circuit for a digital TV receiver
JPS6248889A (ja) デイジタル信号処理装置
JPH0452033B2 (ja)
CA1216659A (en) Apparatus for generating a set of color mixture signals associated with a set of coordinate axes from a pair of quadrature related color mixture signals associated with a different set of coordinate axes
EP0078052B1 (en) Pal digital video signal processing arrangement
GB2173372A (en) Color matrix for a digital television receiver
KR920000982B1 (ko) 에러 보정용 디지탈 텔레비젼 신호처리 시스템
US4395729A (en) Digital video signal processing filters with signal-to-noise enhancement
EP0150098B1 (en) Digital luminance processing systems
US5633689A (en) Apparatus for separating a digital composite video signal into components
JPS6223176Y2 (ja)
US4550339A (en) Binary divider as for a digital auto flesh circuit
JPH03266586A (ja) カラー映像信号の色補正回路
GB2155723A (en) Digital television system with error correction
JP3363920B2 (ja) Ｒｇｂ信号を多重ビットコンポーネント信号に変換するための回路
JPH0349234B2 (ja)
JPS60127879A (ja) アパ−チヤ補正回路
JPS61166230A (ja) ビデオ信号処理回路
CN1008046B (zh) 分段线性数字视频信号处理装置
JPH02254885A (ja) 画像信号処理回路
JPH04315394A (ja) 色信号処理装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term