JPH05145099A - 化合物半導体薄膜光電変換素子およびその製造方法 - Google Patents
化合物半導体薄膜光電変換素子およびその製造方法Info
- Publication number
- JPH05145099A JPH05145099A JP3305153A JP30515391A JPH05145099A JP H05145099 A JPH05145099 A JP H05145099A JP 3305153 A JP3305153 A JP 3305153A JP 30515391 A JP30515391 A JP 30515391A JP H05145099 A JPH05145099 A JP H05145099A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- thin film
- compound semiconductor
- semiconductor thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/541—CuInSe2 material PV cells
Abstract
(57)【要約】 （修正有）
【目的】CuInSe2 を用いた化合物半導体薄膜光電変換素
子の開放電圧を短絡電流密度を低下させることなしに向
上させる。 【構成】ｐ型CuInSe2 層３とｎ型CdＳ５あるいはCdZnＳ
層５との間にバンドギャップの大きいｐ型CuInＳ2 層４
を挿入すれば接合界面を形成するｐ型層のバンドギャッ
プが大きいことにより開放電圧が向上し、背後にあるCu
InSe2 層３が光吸収層になることにより短絡電流の減少
が防止される。そして、CuInSe2 層をセレン化法で形成
したときに生ずる凹凸のある表面をスパッタエッチによ
り平坦化することにより、その上にCu−In層を積層し、
いおう化することにより形成するCuInＳ2層との界面に
欠陥が生じない。
子の開放電圧を短絡電流密度を低下させることなしに向
上させる。 【構成】ｐ型CuInSe2 層３とｎ型CdＳ５あるいはCdZnＳ
層５との間にバンドギャップの大きいｐ型CuInＳ2 層４
を挿入すれば接合界面を形成するｐ型層のバンドギャッ
プが大きいことにより開放電圧が向上し、背後にあるCu
InSe2 層３が光吸収層になることにより短絡電流の減少
が防止される。そして、CuInSe2 層をセレン化法で形成
したときに生ずる凹凸のある表面をスパッタエッチによ
り平坦化することにより、その上にCu−In層を積層し、
いおう化することにより形成するCuInＳ2層との界面に
欠陥が生じない。
Description
【０００１】
【産業上の利用分野】本発明は、カルコパイライト型半
導体CuInSe2 膜を光活性層に用いた化合物半導体薄膜光
電変換素子およびその製造方法に関する。
導体CuInSe2 膜を光活性層に用いた化合物半導体薄膜光
電変換素子およびその製造方法に関する。
【０００２】
【従来の技術】Ｉ−III −VI2 族カルコパイライト型半
導体CuInSe2 はバンドギャップが1.04eVと長波長感度に
すぐれ、また直接遷移型であるために光吸収係数も105
cm-1と大きいので、太陽電池材料として期待されてい
る。CuInSe2 の形成法として蒸着法、スパッタリング
法、スプレー法、電着法などが知られている。これらの
中でCu、In、Seの各蒸発源を同時に用いる三元同時蒸着
法によるCuInSe2 膜を用いた光電変換素子で12％近くの
効率が W.E.Devaney、R.A.Mickelsen およびW.S.Chenに
より“Proc.of 18th IEEE Photovoltaic Specialists C
onf."(1985)pp1733-1734に報告されている。しかしなが
ら、同時蒸着法は量産化、大面積化に適しているとは言
い難い。一方、CuInSe2 の構成元素であるCuおよびInの
層を基板上に形成し、Se雰囲気中で加熱することにより
CuInSe2 形成を行うセレン化法は、プロセスが容易で量
産化にも適するため、最近注目されている。蒸着法で基
板上にCu、Inの順に積層しＨ2 Se雰囲気中で加熱形成し
たCuInSe2 膜を用いた光電変換素子で11％の効率を得た
ことがB.M.Basol およびV.K.Kapur により"IEEE Transa
ctions or Electron Devices" 37巻 (1990)pp418-421に
報告されている。
導体CuInSe2 はバンドギャップが1.04eVと長波長感度に
すぐれ、また直接遷移型であるために光吸収係数も105
cm-1と大きいので、太陽電池材料として期待されてい
る。CuInSe2 の形成法として蒸着法、スパッタリング
法、スプレー法、電着法などが知られている。これらの
中でCu、In、Seの各蒸発源を同時に用いる三元同時蒸着
法によるCuInSe2 膜を用いた光電変換素子で12％近くの
効率が W.E.Devaney、R.A.Mickelsen およびW.S.Chenに
より“Proc.of 18th IEEE Photovoltaic Specialists C
onf."(1985)pp1733-1734に報告されている。しかしなが
ら、同時蒸着法は量産化、大面積化に適しているとは言
い難い。一方、CuInSe2 の構成元素であるCuおよびInの
層を基板上に形成し、Se雰囲気中で加熱することにより
CuInSe2 形成を行うセレン化法は、プロセスが容易で量
産化にも適するため、最近注目されている。蒸着法で基
板上にCu、Inの順に積層しＨ2 Se雰囲気中で加熱形成し
たCuInSe2 膜を用いた光電変換素子で11％の効率を得た
ことがB.M.Basol およびV.K.Kapur により"IEEE Transa
ctions or Electron Devices" 37巻 (1990)pp418-421に
報告されている。
【０００３】
【発明が解決しようとする課題】CuInSe2 薄膜太陽電池
の実用化を進めるには、効率で15％以上を達成すること
が必要と考えられている。このためには、CuInSe2 薄の
高品質化による出力電流の増大に加えて、ｐｎ接合の界
面特性の改善による出力電圧の向上も重要である。理論
的には、ｐ−CuInSe2 層とｎ−CdＳ層との接合界面で55
0mV の開放電圧が期待されるが、上記目標効率を達成す
るには600mV 以上の開放電圧が必要となる。大きな開放
電圧を得るために、CdＳ層との接合界面をCuInSe2 より
もバンドギャップの大きな材料で形成することが考えら
れる。例えばW.E.Devaney が"IEEETRANSACTIONS on Ele
ctron Devices" 37巻、２号 (1990) 、p428に光活性層
にCuIn0.72Ga0.28Se2 を用いた素子を報告している。こ
の素子では555mV の開放電圧Ｖocを得ているが短絡電流
Ｊscが減少した。Ｖocを大きくしかつＪscの低下を抑え
るにはそのようなバンドギャップの大きな材料のｐ型層
をｎ−CdＳ層とｐ−CuInSe2 層の界面に挿入すれば、Ｖ
ocが増大し、かつ光吸収層がCuInSe2 であるため、Ｊsc
の減少を抑えることができる。しかし上記の四元化合物
の形成を量産的に行うことが困難である。
の実用化を進めるには、効率で15％以上を達成すること
が必要と考えられている。このためには、CuInSe2 薄の
高品質化による出力電流の増大に加えて、ｐｎ接合の界
面特性の改善による出力電圧の向上も重要である。理論
的には、ｐ−CuInSe2 層とｎ−CdＳ層との接合界面で55
0mV の開放電圧が期待されるが、上記目標効率を達成す
るには600mV 以上の開放電圧が必要となる。大きな開放
電圧を得るために、CdＳ層との接合界面をCuInSe2 より
もバンドギャップの大きな材料で形成することが考えら
れる。例えばW.E.Devaney が"IEEETRANSACTIONS on Ele
ctron Devices" 37巻、２号 (1990) 、p428に光活性層
にCuIn0.72Ga0.28Se2 を用いた素子を報告している。こ
の素子では555mV の開放電圧Ｖocを得ているが短絡電流
Ｊscが減少した。Ｖocを大きくしかつＪscの低下を抑え
るにはそのようなバンドギャップの大きな材料のｐ型層
をｎ−CdＳ層とｐ−CuInSe2 層の界面に挿入すれば、Ｖ
ocが増大し、かつ光吸収層がCuInSe2 であるため、Ｊsc
の減少を抑えることができる。しかし上記の四元化合物
の形成を量産的に行うことが困難である。
【０００４】本発明の目的は、上述の状勢に立脚し、ｎ
−CdＳ層とｐ−CuInSe2 層の界面にCuInSe2 よりバンド
ギャップの大きな材料の層を量産的に行うことのできる
方法で挿入する、大きなＶoc、Ｊscを有する化合物半導
体薄膜光電変換素子およびその製造方法を提供すること
にある。
−CdＳ層とｐ−CuInSe2 層の界面にCuInSe2 よりバンド
ギャップの大きな材料の層を量産的に行うことのできる
方法で挿入する、大きなＶoc、Ｊscを有する化合物半導
体薄膜光電変換素子およびその製造方法を提供すること
にある。
【０００５】
【課題を解決するための手段】上述の目的を達成するた
めに、本発明の化合物半導体薄膜光電変換素子は、ｐ型
CuInSe2 層とｎ型CdＳ層あるいはｎ型CdZnＳ層との間に
ｐ型CuInＳ2 層が介在し、ｐ型CuInSe2 層に第一電極
層、ｎ型CdＳ層あるいはｎ型CdZnＳ層に透明第二電極層
が接触するものとする。また、本発明の化合物半導体薄
膜光電変換素子の製造方法は、少なくとも一面が導電層
である基板の導電層上にCuおよInからなる層を形成した
のちSeを含む雰囲気中で加熱してｐ型CuInSe2 層を形成
し、次にそのCuInSe2 層の表面をスパッタエッチングし
て平坦化し、次いでその上にCuおよびInからなる層を積
層したのち、Ｓを含む雰囲気中で加熱することによりｐ
型CuInＳ2 層を形成し、さらにその上にｎ型CdＳ層ある
いはｎ型CdZnＳ層および透明導電層を順次積層するもの
とする。そしてCuおよびInからなる層をCuとIn層を積層
することにより形成するか、あるいはCuとInの同時蒸着
により形成すること、ならびに透明導電層がZnＯからな
ることが有効である。さらに、Ｓを含む雰囲気がＳ蒸気
であるいはＨ2 Ｓガスであることが有効である。
めに、本発明の化合物半導体薄膜光電変換素子は、ｐ型
CuInSe2 層とｎ型CdＳ層あるいはｎ型CdZnＳ層との間に
ｐ型CuInＳ2 層が介在し、ｐ型CuInSe2 層に第一電極
層、ｎ型CdＳ層あるいはｎ型CdZnＳ層に透明第二電極層
が接触するものとする。また、本発明の化合物半導体薄
膜光電変換素子の製造方法は、少なくとも一面が導電層
である基板の導電層上にCuおよInからなる層を形成した
のちSeを含む雰囲気中で加熱してｐ型CuInSe2 層を形成
し、次にそのCuInSe2 層の表面をスパッタエッチングし
て平坦化し、次いでその上にCuおよびInからなる層を積
層したのち、Ｓを含む雰囲気中で加熱することによりｐ
型CuInＳ2 層を形成し、さらにその上にｎ型CdＳ層ある
いはｎ型CdZnＳ層および透明導電層を順次積層するもの
とする。そしてCuおよびInからなる層をCuとIn層を積層
することにより形成するか、あるいはCuとInの同時蒸着
により形成すること、ならびに透明導電層がZnＯからな
ることが有効である。さらに、Ｓを含む雰囲気がＳ蒸気
であるいはＨ2 Ｓガスであることが有効である。
【０００６】
【作用】CuInＳ2 はバンドギャップが1.53eVでCuInSe2
の1.04eVより大きいため、接合界面をこれとCdＳあるい
はCdznＳとの間に形成することによりＶocが上昇し、さ
らに背後に光吸収層としてCuInSe2 層があることにより
Ｊscは低下しない。また三元化合物であるため四元化合
物に比して組成の制御が容易である。しかし、セレン化
法により形成したCuInSe2 層はその反応プロセスがCu−
In層の膨張であるため、セレン化膜表面が凹凸化する。
そのままスパッタリング法などによりCu−In膜をその表
面上に形成しても下地のCuInSe2 膜との密着性が悪い。
そのため、スパッタリング装置内でスパッタエッチング
をしてセレン化CuInSe2 膜の平坦化を行い、その後Cu−
In膜を形成すれば、下地であるセレン化膜との密着性が
良好であり、そのCu−In膜のいおう化によってCuInSe2
層との間の界面欠陥のないCuInＳ2 層が形成される。
の1.04eVより大きいため、接合界面をこれとCdＳあるい
はCdznＳとの間に形成することによりＶocが上昇し、さ
らに背後に光吸収層としてCuInSe2 層があることにより
Ｊscは低下しない。また三元化合物であるため四元化合
物に比して組成の制御が容易である。しかし、セレン化
法により形成したCuInSe2 層はその反応プロセスがCu−
In層の膨張であるため、セレン化膜表面が凹凸化する。
そのままスパッタリング法などによりCu−In膜をその表
面上に形成しても下地のCuInSe2 膜との密着性が悪い。
そのため、スパッタリング装置内でスパッタエッチング
をしてセレン化CuInSe2 膜の平坦化を行い、その後Cu−
In膜を形成すれば、下地であるセレン化膜との密着性が
良好であり、そのCu−In膜のいおう化によってCuInSe2
層との間の界面欠陥のないCuInＳ2 層が形成される。
【０００７】
【実施例】以下、図を引用して本発明の一実施例の化合
物半導体薄膜光電変換素子の製造方法について述べる。
図１においてガラスあるいはアルミナからなる絶縁性基
板１の表面にスパッタリング法によりMoあるいはPtを１
〜２μｍの厚さに形成した第一電極層２の上に、セレン
化法によりｐ型CuInSe2 層３を３〜４μｍの厚さに形成
した。すなわち、スパッタリング法により第一電極層２
上にCu層を0.6 〜0.8 μｍ、In層を1.2 〜2.0 μｍの厚
さに順次積層し、これを石英管炉内に形成したArまたは
Ｎ2 ガスの50〜200cc ／min の流量の層状流中で350 〜
600 ℃、望ましくは400 〜550 ℃に昇温し、１時間保持
した後、Ｈ2 Seを希釈量５〜30％の割合にして１〜４時
間流してセレン化を行った。セレン化後さらにArまたは
Ｎ2 ガスを流しながら上記温度に１〜２時間保持した
後、100 〜140 ℃まで冷却した。なお、Cu層、In層を積
層する代わりにCu−In合金からスパッタリングによりCu
In合金層を形成してもよい。この基板１の上に第一電極
層２を介して形成されたｐ型CuInSe2 層膜の表面をArガ
スを用いて約0.1 〜0.3 μｍの厚さをスパッタエッチン
グし、表面の平坦化を行った後、スパッタリング法でCu
In合金薄膜を0.01〜0.03μｍの厚さに形成し、上記セレ
ン化法と同様に、ArまたはＮ2 ガスの100 〜300CC ／mi
n の流量の層状流を形成してその中で基板温度を300 〜
600 ℃、望ましくは350 〜450 ℃に昇温し、約１時間保
持した後、Ｈ2 Ｓを希釈度５〜50％の割合にて１〜２時
間流していおう化し、ｐ型CuInＳ2 薄膜４を形成した。
いおう化後約１時間ArまたはＮ2 ガス流中に保持した後
冷却した。なおCuIn合金薄膜の代わりにCu薄膜とIn薄膜
を積層してもよい。
物半導体薄膜光電変換素子の製造方法について述べる。
図１においてガラスあるいはアルミナからなる絶縁性基
板１の表面にスパッタリング法によりMoあるいはPtを１
〜２μｍの厚さに形成した第一電極層２の上に、セレン
化法によりｐ型CuInSe2 層３を３〜４μｍの厚さに形成
した。すなわち、スパッタリング法により第一電極層２
上にCu層を0.6 〜0.8 μｍ、In層を1.2 〜2.0 μｍの厚
さに順次積層し、これを石英管炉内に形成したArまたは
Ｎ2 ガスの50〜200cc ／min の流量の層状流中で350 〜
600 ℃、望ましくは400 〜550 ℃に昇温し、１時間保持
した後、Ｈ2 Seを希釈量５〜30％の割合にして１〜４時
間流してセレン化を行った。セレン化後さらにArまたは
Ｎ2 ガスを流しながら上記温度に１〜２時間保持した
後、100 〜140 ℃まで冷却した。なお、Cu層、In層を積
層する代わりにCu−In合金からスパッタリングによりCu
In合金層を形成してもよい。この基板１の上に第一電極
層２を介して形成されたｐ型CuInSe2 層膜の表面をArガ
スを用いて約0.1 〜0.3 μｍの厚さをスパッタエッチン
グし、表面の平坦化を行った後、スパッタリング法でCu
In合金薄膜を0.01〜0.03μｍの厚さに形成し、上記セレ
ン化法と同様に、ArまたはＮ2 ガスの100 〜300CC ／mi
n の流量の層状流を形成してその中で基板温度を300 〜
600 ℃、望ましくは350 〜450 ℃に昇温し、約１時間保
持した後、Ｈ2 Ｓを希釈度５〜50％の割合にて１〜２時
間流していおう化し、ｐ型CuInＳ2 薄膜４を形成した。
いおう化後約１時間ArまたはＮ2 ガス流中に保持した後
冷却した。なおCuIn合金薄膜の代わりにCu薄膜とIn薄膜
を積層してもよい。
【０００８】上記プロセスで得られた基板１／第一電極
２／ｐ−CuInSe2 ３／CuInＳ2 ４積層体上にスパッタリ
ング法によりｎ型CdＳあるいはCdZnＳ膜５を0.02〜0.1
μｍの厚さに形成し、次に第二電極６として透明導電材
料のZnＯあるいはＩＴＯからなる膜を１〜２μｍの厚さ
に形成し、最後に取出し電極７として金属電極を形成
し、CuInSe2 薄膜光電変換素子を完成した。
２／ｐ−CuInSe2 ３／CuInＳ2 ４積層体上にスパッタリ
ング法によりｎ型CdＳあるいはCdZnＳ膜５を0.02〜0.1
μｍの厚さに形成し、次に第二電極６として透明導電材
料のZnＯあるいはＩＴＯからなる膜を１〜２μｍの厚さ
に形成し、最後に取出し電極７として金属電極を形成
し、CuInSe2 薄膜光電変換素子を完成した。
【０００９】従来構造のｐ−CuInSe2 ／ｎ−CdＳ素子で
は400mV 未満であった開放電圧は、上記素子ではバンド
ギャップ1.53eVのｐ−CuInＳ2 薄膜４を上記ｐｎ接合界
面に介在させることにより、620mV に向上した。素子特
性としては短絡電流密度は従来構造とほぼ同じレベルの
38.5mA／cm2 、曲線因子は0.60、変換効率14.3％が得ら
れ、実用化目標に近い値が得られ、活性層膜質、ｎ−Cd
ＳあるいはCdZnＳ、ZnＯ等の改良により効率15％以上の
達成の見通しが得られた。
は400mV 未満であった開放電圧は、上記素子ではバンド
ギャップ1.53eVのｐ−CuInＳ2 薄膜４を上記ｐｎ接合界
面に介在させることにより、620mV に向上した。素子特
性としては短絡電流密度は従来構造とほぼ同じレベルの
38.5mA／cm2 、曲線因子は0.60、変換効率14.3％が得ら
れ、実用化目標に近い値が得られ、活性層膜質、ｎ−Cd
ＳあるいはCdZnＳ、ZnＯ等の改良により効率15％以上の
達成の見通しが得られた。
【００１０】以上はＨ2 Se、Ｈ2 Ｓガスを用いたセレン
化、いおう化について述べたが、Se蒸気、Ｓ蒸気を用い
ても同様の効果が得られることは言うまでもない。
化、いおう化について述べたが、Se蒸気、Ｓ蒸気を用い
ても同様の効果が得られることは言うまでもない。
【００１１】また、セレン化後１時間保持しないで140
℃以下に冷却し、スパッタエッチング後にCu−In層を積
層していおう化を行っても、同様に開放電圧を向上させ
る効果がある。
℃以下に冷却し、スパッタエッチング後にCu−In層を積
層していおう化を行っても、同様に開放電圧を向上させ
る効果がある。
【００１２】
【発明の効果】本発明によれば、ｎ−CdＳ層との接合界
面をバンドギャップの大きいｐ−CuInＳ2 層との間で形
成して開放電圧を高くし、短絡電流の低下を背後に光吸
収層としてｐ−CuInSe2 層を設けることにより防止する
ことができる。さらに、CuInＳ 2 層をセレン化法によっ
て形成したCuInSe2 層の上に積層するにあたり、セレン
化によって凹凸の生じたCuInSe2 層の表面をスパッタエ
ネルギにより平坦化することにより、それらの界面での
欠陥の発生を防ぐことができるので、15％以上の変換効
率も期待できる化合物半導体薄膜光電変換素子の製造が
可能になった。
面をバンドギャップの大きいｐ−CuInＳ2 層との間で形
成して開放電圧を高くし、短絡電流の低下を背後に光吸
収層としてｐ−CuInSe2 層を設けることにより防止する
ことができる。さらに、CuInＳ 2 層をセレン化法によっ
て形成したCuInSe2 層の上に積層するにあたり、セレン
化によって凹凸の生じたCuInSe2 層の表面をスパッタエ
ネルギにより平坦化することにより、それらの界面での
欠陥の発生を防ぐことができるので、15％以上の変換効
率も期待できる化合物半導体薄膜光電変換素子の製造が
可能になった。
【図面の簡単な説明】
【図１】本発明の一実施例の光電変換素子の断面図
１ 絶縁性基板 ２ 第一電極層 ３ ｐ−CuInSe2 層 ４ ｐ−CuInＳ2 層 ５ ｎ−CdＳ (CdZnＳ) 層 ６ 透明第二電極層 ７ 取出し電極
Claims (9)
- 【請求項１】ｐ型CuInSe2 層とｎ型CdＳ層との間にｐ型
CuInＳ2 層が介在し、ｐ型CuInSe2 層に第一電極層、ｎ
型CdＳ層に透明第二電極層が接触することを特徴とする
化合物半導体薄膜光電変換素子。 - 【請求項２】ｐ型CuInSe層とｎ型CdZnＳ層との間にｐ型
CuInＳ2 層が介在し、ｐ型CuInSe2 層に第一電極層、ｎ
型CdZnＳ層に透明第二電極層が接触することを特徴とす
る化合物半導体薄膜光電変換素子。 - 【請求項３】少なくとも一面が導電層である基板の導電
層上に銅およびインジウムからなる層を形成したのちセ
レンを含む雰囲気中で加熱してｐ型CuInSe2層を形成
し、次にそのCuInSe2 層の表面をスパッタエッチして平
坦化し、次いでその上に銅およびインジウムからなる層
を積層したのち、いおうを含む雰囲気中で加熱すること
によりｐ型CuInＳ2 層を形成し、さらにその上にｎ型Cd
Ｓ層および透明導電層を順次積層することを特徴とする
化合物半導体薄膜光電変換素子の製造方法。 - 【請求項４】少なくとも一面が導電層である基板の導電
層上に銅およびインジウムからなる層を形成したのちセ
レンを含む雰囲気中で加熱してｐ型CuInSe2層を形成
し、次にそのCuInSe2 層の表面をスパッタエッチして平
坦化し、次いでその上に銅およびインジウムからなる層
を積層したのち、いおうを含む雰囲気中で加熱すること
によりｐ型CuInＳ2 層を形成し、さらにその上にｎ型Cd
ZnＳ層および透明導電層を順次積層することを特徴とす
る化合物半導体薄膜光電変換素子の製造方法。 - 【請求項５】銅およびインジウムからなる層を銅層およ
びインジウム層を積層することにより形成する請求項３
あるいは４記載の化合物半導体薄膜光電変換素子の製造
方法。 - 【請求項６】銅およびインジウムからなる層を銅・イン
ジウム合金のスパッタリングにより形成する請求項３あ
るいは４記載の化合物半導体薄膜光電変換素子の製造方
法。 - 【請求項７】透明導電層が酸化亜鉛からなる請求項３な
いし６のいずれかに記載の化合物半導体薄膜光電変換素
子の製造方法。 - 【請求項８】いおうを含む雰囲気がいおう蒸気である請
求項３ないし７のいずれかに記載の化合物半導体薄膜光
電変換素子の製造方法。 - 【請求項９】いおうを含む雰囲気が硫化水素ガスである
請求項３ないし７のいずれかに記載の化合物半導体薄膜
光電変換素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3305153A JPH05145099A (ja) | 1991-11-21 | 1991-11-21 | 化合物半導体薄膜光電変換素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3305153A JPH05145099A (ja) | 1991-11-21 | 1991-11-21 | 化合物半導体薄膜光電変換素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05145099A true JPH05145099A (ja) | 1993-06-11 |
Family
ID=17941714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3305153A Pending JPH05145099A (ja) | 1991-11-21 | 1991-11-21 | 化合物半導体薄膜光電変換素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05145099A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001148489A (ja) * | 1999-09-07 | 2001-05-29 | Shinko Electric Ind Co Ltd | 化合物半導体太陽電池の製造方法 |
| JP2012079727A (ja) * | 2010-09-30 | 2012-04-19 | Kyocera Corp | 光電変換素子およびその製造方法 |
| JP5174248B2 (ja) * | 2009-10-27 | 2013-04-03 | 京セラ株式会社 | カルコゲン化合物半導体層の製造方法および光電変換装置の製造方法 |
-
1991
- 1991-11-21 JP JP3305153A patent/JPH05145099A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001148489A (ja) * | 1999-09-07 | 2001-05-29 | Shinko Electric Ind Co Ltd | 化合物半導体太陽電池の製造方法 |
| JP5174248B2 (ja) * | 2009-10-27 | 2013-04-03 | 京セラ株式会社 | カルコゲン化合物半導体層の製造方法および光電変換装置の製造方法 |
| JP2012079727A (ja) * | 2010-09-30 | 2012-04-19 | Kyocera Corp | 光電変換素子およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3249408B2 (ja) | 薄膜太陽電池の薄膜光吸収層の製造方法及び製造装置 | |
| Nakada et al. | 18% efficiency Cd-free Cu (In, Ga) Se2 thin-film solar cells fabricated using chemical bath deposition (CBD)-ZnS buffer layers | |
| US5141564A (en) | Mixed ternary heterojunction solar cell | |
| US8198122B2 (en) | Bulk chloride species treatment of thin film photovoltaic cell and manufacturing method | |
| US8008110B1 (en) | Bulk sodium species treatment of thin film photovoltaic cell and manufacturing method | |
| KR101372536B1 (ko) | 탠덤형 박막 태양전지 및 그의 제조방법 | |
| US20040261841A1 (en) | Solar cell | |
| US20100055826A1 (en) | Methods of Fabrication of Solar Cells Using High Power Pulsed Magnetron Sputtering | |
| US8871560B2 (en) | Plasma annealing of thin film solar cells | |
| JPWO2009110092A1 (ja) | Ｃｉｓ系太陽電池の積層構造、及び集積構造 | |
| US9935211B2 (en) | Back contact structure for photovoltaic devices such as copper-indium-diselenide solar cells | |
| US8283187B2 (en) | Photovoltaic device and method for making | |
| TW201108425A (en) | Solar cell and fabrication method thereof | |
| US20170243999A1 (en) | Solar cell | |
| JP2922465B2 (ja) | 薄膜太陽電池の製造方法 | |
| Dhere | Recent developments in thin film solar cells | |
| US20120180858A1 (en) | Method for making semiconducting film and photovoltaic device | |
| JPH07122762A (ja) | 薄膜光起電力装置 | |
| JPH10135501A (ja) | 半導体装置及びその製造方法並びに太陽電池 | |
| JPH11150282A (ja) | 光起電力素子及びその製造方法 | |
| JP3408618B2 (ja) | 太陽電池の製造方法 | |
| JP2000012883A (ja) | 太陽電池の製造方法 | |
| JPH0563224A (ja) | 薄膜太陽電池の製造方法 | |
| KR20090034079A (ko) | 이셀렌화몰리브덴층을 포함하는 태양전지 및 그의 제조방법 | |
| JPH05145099A (ja) | 化合物半導体薄膜光電変換素子およびその製造方法 |