JPH05144751A - Manufacture of semiconductor epitaxial substrate - Google Patents
Manufacture of semiconductor epitaxial substrateInfo
- Publication number
- JPH05144751A JPH05144751A JP33406591A JP33406591A JPH05144751A JP H05144751 A JPH05144751 A JP H05144751A JP 33406591 A JP33406591 A JP 33406591A JP 33406591 A JP33406591 A JP 33406591A JP H05144751 A JPH05144751 A JP H05144751A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial growth
- substrate
- epitaxial
- silicon
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体エピタキシャル
基板の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor epitaxial substrate.
【０００２】[0002]
【従来の技術】シリコン半導体デバイスの多くは、単結
晶シリコン基板に形成されているか、または単結晶シリ
コン基板上あるいはその他の基板上にエピタキシャル成
長させたシリコンエピタキシャル層に形成されている。
このうち、シリコンエピタキシャル層に形成した半導体
デバイスの特徴としては、 （１）基板と異なる抵抗率を有するデバイス活性層をシ
リコンエピタキシャル層で形成することが可能なため
に、デバイス設計の自由度が大きくなる。 （２）基板の材質とは異なった材質の単結晶薄膜を成膜
することができるので、高速スイッチングデバイスのよ
うないわゆる新機能デバイスを形成することが可能にな
る。 等の利点がある。またシリコンエピタキシャル層の特徴
としては、 （１）酸素（Ｏ）濃度や炭素（Ｃ）濃度が低い、高純度
単結晶薄膜を任意の厚さに成膜することが可能である。 （２）基板（例えばウエハ）の大口径化に対して、容易
に対応することが可能である。 等の利点がある。このため現在では、高耐圧トランジス
タやバイポーラトランジスタ等がシリコンエピタキシャ
ル層に形成されている。2. Description of the Related Art Most of silicon semiconductor devices are formed on a single crystal silicon substrate or a silicon epitaxial layer epitaxially grown on a single crystal silicon substrate or another substrate.
Among them, the characteristics of the semiconductor device formed in the silicon epitaxial layer are as follows: (1) Since the device active layer having a resistivity different from that of the substrate can be formed by the silicon epitaxial layer, the degree of freedom in device design is high. Become. (2) Since a single crystal thin film made of a material different from the material of the substrate can be formed, a so-called new-function device such as a high speed switching device can be formed. And so on. The silicon epitaxial layer has the following features: (1) It is possible to form a high-purity single crystal thin film having a low oxygen (O) concentration and a low carbon (C) concentration to an arbitrary thickness. (2) It is possible to easily cope with an increase in the diameter of a substrate (for example, a wafer). And so on. Therefore, at present, high breakdown voltage transistors, bipolar transistors, etc. are formed in the silicon epitaxial layer.
【０００３】上記シリコンエピタキシャル層は、ほとん
どが還元法や熱分解法による化学的気相成長法によって
形成されている。次にシリコンエピタキシャル層の形成
方法の一例として、還元法によるエピタキシャル成長法
を図７により説明する。Most of the above silicon epitaxial layers are formed by a chemical vapor deposition method such as a reduction method or a thermal decomposition method. Next, as an example of a method for forming a silicon epitaxial layer, an epitaxial growth method by a reduction method will be described with reference to FIG.
【０００４】図では、反応ガスに三塩化シラン（ＳｉＨ
Ｃｌ3 ）と水素（Ｈ2 ）とを用いた還元法によるシリコ
ンエピタキシャル成長法を説明する。図に示すように、
まず洗浄処理７１を行う。この洗浄処理７１では、例え
ばＲＣＡ洗浄によって、シリコン基板（例えばシリコン
ウエハ）の表面を洗浄する。次いでエピタキシャル成長
装置の反応室内（以下反応室内と記す）に、洗浄したシ
リコン基板を装着する。続いて反応室内のガス置換処理
７２を行う。このガス置換処理７２では、まず反応室内
の空気を窒素（Ｎ2 ）ガスで置換した後、さらに水素
（Ｈ2 ）雰囲気に置換する。In the figure, the reaction gas is silane trichloride (SiH
A silicon epitaxial growth method by a reduction method using Cl 3 ) and hydrogen (H 2 ) will be described. As shown in the figure,
First, the cleaning process 71 is performed. In this cleaning process 71, the surface of the silicon substrate (for example, a silicon wafer) is cleaned by, for example, RCA cleaning. Then, the cleaned silicon substrate is mounted in the reaction chamber of the epitaxial growth apparatus (hereinafter referred to as the reaction chamber). Then, a gas replacement process 72 in the reaction chamber is performed. In this gas replacement process 72, the air in the reaction chamber is first replaced with nitrogen (N 2 ) gas, and then replaced with a hydrogen (H 2 ) atmosphere.
【０００５】次いでシリコン基板とこのシリコン基板を
装着するサセプタとを加熱する。そしてサセプタの温度
を均一化するために、プリベーク（例えばサセプタを７
００℃〜９００℃の温度に５分〜１０分間保持する）７
３を行う。その後、シリコン基板を水素アニールする温
度まで加熱する。そして水素アニール７４を行って、シ
リコン基板の表面の自然酸化膜を水素で還元して除去す
る。このときの処理条件は、例えば、シリコン基板の温
度を９００℃ないし１１５０℃に加熱し、処理時間を１
０分に設定する。さらにライトエッチング７５を行う。
このライトエッチング７５では、反応室内に塩化水素
（ＨＣｌ）ガスを供給し、例えばシリコン基板の表面を
およそ１μｍ程度除去する。このライトエッチング７５
によって、シリコン基板の表面は清浄な表面になる。Next, the silicon substrate and the susceptor on which the silicon substrate is mounted are heated. Then, in order to make the temperature of the susceptor uniform, prebaking (for example, removing the susceptor 7
Hold at a temperature of 00 ° C to 900 ° C for 5 minutes to 10 minutes) 7
Do 3. Then, the silicon substrate is heated to a temperature for hydrogen annealing. Then, hydrogen annealing 74 is performed to reduce the natural oxide film on the surface of the silicon substrate with hydrogen and remove it. The processing condition at this time is, for example, that the temperature of the silicon substrate is heated to 900 ° C. to 1150 ° C. and the processing time is 1
Set to 0 minutes. Further, light etching 75 is performed.
In this light etching 75, hydrogen chloride (HCl) gas is supplied into the reaction chamber to remove, for example, the surface of the silicon substrate by about 1 μm. This light etching 75
Thus, the surface of the silicon substrate becomes a clean surface.
【０００６】その後、パージ７６を行う。このパージ７
６では、反応室内の塩化水素ガスを排気して再び水素ガ
スを導入するとともに、反応室内の温度を例えば１１０
０℃にする。続いて反応室内を三塩化シラン（ＳｉＨＣ
ｌ3 ）と水素（Ｈ2 ）とよりなる原料ガス雰囲気に置換
する。次いで、エピタキシャル成長７７を行う。このエ
ピタキシャル成長７７では、シリコン基板の表面にシリ
コンエピタキシャル層を形成する。シリコンエピタキシ
ャル層が所定の膜厚（例えば膜厚が８μｍ）になった
ら、上記原料ガスの供給を停止し、反応室内に水素ガス
を供給する水素ガス置換７８を行う。その後、反応室内
を自然冷却する冷却処理７９を行う。この冷却処理７９
では、基板温度が２００℃程度になった時点で、反応室
内のガスを窒素ガスに置換する。その後、反応室内が室
温になってから大気解放して、シリコンエピタキシャル
層を形成したシリコン基板を取り出す。Thereafter, purging 76 is performed. This purge 7
In 6, the hydrogen chloride gas in the reaction chamber is exhausted and the hydrogen gas is introduced again, and the temperature in the reaction chamber is set to, for example, 110
Bring to 0 ° C. Then, silane trichloride (SiHC
l 3 ) and hydrogen (H 2 ) are replaced with a source gas atmosphere. Then, epitaxial growth 77 is performed. In this epitaxial growth 77, a silicon epitaxial layer is formed on the surface of the silicon substrate. When the silicon epitaxial layer has a predetermined film thickness (for example, the film thickness is 8 μm), the supply of the raw material gas is stopped and the hydrogen gas replacement 78 for supplying the hydrogen gas into the reaction chamber is performed. Then, a cooling process 79 for naturally cooling the reaction chamber is performed. This cooling process 79
Then, when the substrate temperature reaches about 200 ° C., the gas in the reaction chamber is replaced with nitrogen gas. Then, after the reaction chamber reaches room temperature, it is exposed to the atmosphere and the silicon substrate on which the silicon epitaxial layer is formed is taken out.
【０００７】上記エピタキシャル成長法によって形成し
たシリコンエピタキシャル層は、チョクラルスキー（以
下ＣＺと記す）法によって形成した単結晶シリコン基板
に比較して、酸素濃度や炭素濃度が低く、酸化シリコン
膜耐圧が高いことが報告されている。ところが、シリコ
ンエピタキシャル層にＭＯＳキャパシタを形成した場合
には、ＭＯＳキャパシタの発生（ｇｅｎｅｒａｔｉｏ
ｎ）ライフタイムτが短い。発生ライフタイムτが短い
原因としては、エピタキシャル成長中に、原料ガス中に
含まれる微量の金属不純物が成長中のエピタキシャル層
中に混入したり、またはエピタキシャル成長装置より発
生する金属不純物が成長中のエピタキシャル層中に混入
する等の原因が報告されている。The silicon epitaxial layer formed by the above epitaxial growth method has a lower oxygen concentration and carbon concentration and a higher breakdown voltage of the silicon oxide film than a single crystal silicon substrate formed by the Czochralski (hereinafter referred to as CZ) method. It has been reported. However, when the MOS capacitor is formed in the silicon epitaxial layer, the generation of the MOS capacitor (generatio)
n) The lifetime τ is short. The cause of the short lifetime τ is that a small amount of metal impurities contained in the source gas are mixed in the growing epitaxial layer during the epitaxial growth, or the metal impurities generated by the epitaxial growth apparatus are growing in the epitaxial layer. The cause such as being mixed in is reported.
【０００８】そこで、ＣＺ法によって形成された単結晶
シリコン基板とＭＣＺ（Ｍａｇｎｅｔｉｃ−ｆｉｅｌｄ
Ａｐｐｌｉｅｄ ＣＺ）法によって形成された単結晶
シリコン基板とについて、各シリコン基板に対して水素
アニールを行った後に各シリコン基板の表層に熱酸化膜
を形成した場合と、水素アニールを行わないで各シリコ
ン基板の表層に熱酸化膜を形成した場合とにおける、各
熱酸化膜中の金属不純物を測定した。測定は、フッ化水
素気相分解法と原子吸光分析法とによって行った。その
結果、水素アニールを行った場合には、水素アニールを
行わない場合よりも熱酸化膜中の金属不純物〔例えば、
鉄（Ｆｅ），クロム（Ｃｒ），アルミニウム（Ａｌ），
ナトリウム（Ｎａ）等〕の濃度が上昇することが報告さ
れている。したがって、シリコンエピタキシャル層中の
金属不純物が、熱酸化膜中またはシリコン基板内部に侵
入することが原因となって、半導体素子の発生ライフタ
イムτが短くなると推定されている。〔Extended Abst
racts of the 18th（1986）International Confere
nce on Solid State Devices and Materials（Ja
pan ），（1986）Matsusita ，Wakatsuki ，Saito ，p.
529-532 参照〕Therefore, a single crystal silicon substrate formed by the CZ method and MCZ (Magnetic-field) are used.
A single crystal silicon substrate formed by the Applied CZ method, a thermal oxide film is formed on the surface layer of each silicon substrate after performing hydrogen annealing on each silicon substrate, and a case where each silicon substrate is not subjected to hydrogen annealing. The metal impurities in each thermal oxide film were measured when the thermal oxide film was formed on the surface layer of the substrate. The measurement was carried out by a hydrogen fluoride vapor phase decomposition method and an atomic absorption spectrometry. As a result, when hydrogen annealing is performed, metal impurities in the thermal oxide film [for example,
Iron (Fe), chromium (Cr), aluminum (Al),
It has been reported that the concentration of sodium (Na) etc.] increases. Therefore, it is estimated that the generation lifetime τ of the semiconductor element is shortened due to the metal impurities in the silicon epitaxial layer penetrating into the thermal oxide film or inside the silicon substrate. (Extended Abst
racts of the 18th (1986) International Confere
nce on Solid State Devices and Materials (Ja
pan), (1986) Matsusita, Wakatsuki, Saito, p.
(See 529-532)
【０００９】そこで、シリコンエピタキシャル層の半導
体素子形成領域より不純物を取り除くために、通常、ゲ
ッタリングを行う。ゲッタリングには、エクストリンシ
ックゲッタリング（以下ＥＧと略記する）とイントリン
シックゲッタリング（以下ＩＧと略記する）がある。シ
リコンエピタキシャル層のゲッタリングには、シリコン
基板の裏面に多結晶シリコン膜を形成するＥＧ、または
シリコンエピタキシャル層を形成する前のシリコン基板
にゲッターシンクを形成するＩＧが行われている。Therefore, in order to remove impurities from the semiconductor element forming region of the silicon epitaxial layer, gettering is usually performed. Gettering includes extrinsic gettering (hereinafter abbreviated as EG) and intrinsic gettering (hereinafter abbreviated as IG). For gettering the silicon epitaxial layer, EG for forming a polycrystalline silicon film on the back surface of the silicon substrate or IG for forming a getter sink on the silicon substrate before forming the silicon epitaxial layer is performed.
【００１０】[0010]
【発明が解決しようとする課題】しかしながら、従来の
技術で説明したように、ゲッタリングを行っても、ＭＯ
Ｓキャパシタの発生ライフタイムは、ＣＺ法やＭＣＺ法
によって形成したシリコン基板に設けたＭＯＳキャパシ
タの発生ライフタイムよりも短い。However, as explained in the prior art, even if gettering is performed, the MO
The generation lifetime of the S capacitor is shorter than the generation lifetime of the MOS capacitor provided on the silicon substrate formed by the CZ method or the MCZ method.
【００１１】本発明は、発生ライフタイムτに優れたエ
ピタキシャル基板の製造方法を提供することを目的とす
る。An object of the present invention is to provide a method for manufacturing an epitaxial substrate having an excellent lifetime τ.
【００１２】[0012]
【課題を解決するための手段】本発明は、上記目的を達
成するためになされた方法である。すなわち、第１の工
程で、基板を加熱し、第２の工程で、基板の温度をエピ
タキシャル成長温度に調整した後に、基板上に半導体エ
ピタキシャル層を形成し、その後第３の工程で、上記処
理をした基板を、エピタキシャル成長温度の１／２以下
の温度に冷却するエピタキシャル成長プロセスを、複数
回繰り返して行う。または、上記エピタキシャル成長プ
ロセスを複数回繰り返して行う際に、２回目以降に行う
エピタキシャル成長プロセスの前に、形成した半導体エ
ピタキシャル層とともに基板を洗浄する洗浄プロセスを
行う。The present invention is a method made to achieve the above object. That is, in the first step, the substrate is heated, in the second step, the temperature of the substrate is adjusted to the epitaxial growth temperature, and then the semiconductor epitaxial layer is formed on the substrate. Then, in the third step, the above treatment is performed. The epitaxial growth process of cooling the formed substrate to a temperature of ½ or less of the epitaxial growth temperature is repeated a plurality of times. Alternatively, when the above epitaxial growth process is repeated a plurality of times, a cleaning process for cleaning the substrate together with the formed semiconductor epitaxial layer is performed before the second and subsequent epitaxial growth processes.
【００１３】[0013]
【作用】上記半導体エピタキシャル基板の製造方法で
は、エピタキシャル成長プロセスを複数回繰り返して行
うことにより、複数層の半導体エピタキシャル層が形成
される。このため、半導体エピタキシャル層同士の界面
に残留している微小欠陥が２回目以降のエピタキシャル
成長プロセスで導入される不純物をゲッタリングする。
またエピタキシャル成長プロセスを複数回繰り返して行
うので、基板の熱処理時間が長くなる。このため、イン
トリンシックゲッタリングと同等の効果を生じて、基板
中に含まれる酸素の析出が加速される。さらに、エピタ
キシャル成長プロセスとその次のエピタキシャル成長プ
ロセスとの間に、洗浄プロセスを行うことにより、次の
エピタキシャル成長プロセスを行う半導体エピタキシャ
ル層の表面が清浄になるので、２回目以降のエピタキシ
ャル成長プロセスで堆積される半導体エピタキシャル層
中に不純物が混入し難くなる。In the method of manufacturing a semiconductor epitaxial substrate described above, a plurality of semiconductor epitaxial layers are formed by repeating the epitaxial growth process a plurality of times. Therefore, the small defects remaining at the interface between the semiconductor epitaxial layers getter the impurities introduced in the second and subsequent epitaxial growth processes.
Further, since the epitaxial growth process is repeated a plurality of times, the heat treatment time of the substrate becomes long. Therefore, the same effect as the intrinsic gettering is produced, and the precipitation of oxygen contained in the substrate is accelerated. Further, by performing a cleaning process between the epitaxial growth process and the next epitaxial growth process, the surface of the semiconductor epitaxial layer on which the next epitaxial growth process is performed is cleaned, so that the semiconductor deposited in the second and subsequent epitaxial growth processes is cleaned. Impurities are less likely to be mixed into the epitaxial layer.
【００１４】[0014]
【実施例】本発明の第１の実施例を図１に示す製造シー
ケンス図により説明する。図では、一例として、反応ガ
スに三塩化シラン（ＳｉＨＣｌ3 ）と水素（Ｈ2 ）とを
用いた還元法によるシリコンエピタキシャル成長法を説
明する。図に示すように、基板（例えばシリコンウエ
ハ）の表面を洗浄する洗浄処理１１を行う。この洗浄処
理１１では、例えば、基板表面に付着した異物や有機付
着物等を除去するために、アンモニア水と過酸化水素水
との混合溶液（ＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ）による
洗浄を行った後、基板表面に付着した金属や金属化合物
等を除去するために、塩酸と過酸化水素水との混合溶液
（ＨＣｌ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ）による洗浄を行う。また
は塩酸と過酸化水素水との混合溶液で洗浄を行った後、
アンモニア水と過酸化水素水との混合溶液で洗浄を行っ
てもよい。上記洗浄処理１１は、基板表面に付着した異
物や反応生成物等または金属や金属化合物等を除去する
洗浄方法であれば、上記説明した洗浄方法に限定される
ことはない。例えば硝酸，硝酸とフッ酸との混合溶液，
硫酸と過酸化水素水との混合溶液，フッ酸水溶液または
塩酸等を用いた洗浄方法を単独または適宜組み合わせて
行うことが可能である。次いでエピタキシャル反応室内
（以下反応室内と記す）に、洗浄した基板を装着する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described with reference to the manufacturing sequence diagram shown in FIG. In the figure, as an example, a silicon epitaxial growth method by a reduction method using silane trichloride (SiHCl 3 ) and hydrogen (H 2 ) as a reaction gas will be described. As shown in the figure, a cleaning process 11 for cleaning the surface of a substrate (for example, a silicon wafer) is performed. In this cleaning process 11, for example, cleaning with a mixed solution (NH 4 OH + H 2 O 2 + H 2 O) of ammonia water and hydrogen peroxide water is performed in order to remove foreign matters and organic adhered matters adhering to the substrate surface. After that, cleaning is performed with a mixed solution of hydrochloric acid and hydrogen peroxide solution (HCl + H 2 O 2 + H 2 O) in order to remove the metal or metal compound attached to the substrate surface. Or after washing with a mixed solution of hydrochloric acid and hydrogen peroxide solution,
You may wash with the mixed solution of ammonia water and hydrogen peroxide water. The cleaning process 11 is not limited to the cleaning method described above as long as it is a cleaning method for removing foreign matters, reaction products, etc., metals, metal compounds, etc. adhering to the substrate surface. For example, nitric acid, a mixed solution of nitric acid and hydrofluoric acid,
The washing method using a mixed solution of sulfuric acid and hydrogen peroxide solution, an aqueous solution of hydrofluoric acid, hydrochloric acid or the like can be performed alone or in combination. Next, the cleaned substrate is mounted in the epitaxial reaction chamber (hereinafter referred to as the reaction chamber).
【００１５】続いて第１の工程として、加熱工程１を行
う。この加熱工程１では、まず反応室内の空気を窒素
（Ｎ2 ）雰囲気に置換し、さらに反応室内を水素
（Ｈ2 ）雰囲気に置換するガス置換処理１２を行う。次
いで、反応室内の温度を７００℃〜９００℃に加熱し、
この加熱状態を例えば５分〜１０分間保持するプリベー
ク１３を行う。このプリベーク１３によって、基板と基
板を装着するサセプタとの温度を均一化する。その後さ
らに加熱して、水素アニール１４を行うことで、基板の
表面に形成されている自然酸化膜を水素によって還元し
て除去する。このときの水素アニール１４の処理条件
は、例えば、基板の温度を１１５０℃に加熱し、処理時
間を１０分に設定する。さらにライトエッチング１５を
行う。このライトエッチング１５では、反応室内に塩化
水素（ＨＣｌ）ガスを供給し、基板の表面を、例えば１
μｍ程度の深さだけ除去する。上記水素アニール１４と
ライトエッチング１５とによって、基板の表面は清浄な
表面になる。Subsequently, as a first step, a heating step 1 is performed. In the heating step 1, first, a gas replacement process 12 is performed in which the air in the reaction chamber is replaced with a nitrogen (N 2 ) atmosphere, and further the reaction chamber is replaced with a hydrogen (H 2 ) atmosphere. Then, the temperature in the reaction chamber is heated to 700 ° C to 900 ° C,
Prebaking 13 is performed to maintain this heating state for 5 to 10 minutes, for example. This pre-baking 13 makes the temperatures of the substrate and the susceptor for mounting the substrate uniform. Thereafter, by further heating and performing hydrogen annealing 14, the natural oxide film formed on the surface of the substrate is reduced by hydrogen and removed. The processing conditions of the hydrogen annealing 14 at this time are, for example, heating the substrate temperature to 1150 ° C. and setting the processing time to 10 minutes. Further, light etching 15 is performed. In this light etching 15, hydrogen chloride (HCl) gas is supplied into the reaction chamber to clean the surface of the substrate to, for example, 1
Remove only to a depth of approximately μm. By the hydrogen annealing 14 and the light etching 15, the surface of the substrate becomes a clean surface.
【００１６】基板を装着するサセプタの温度が均一化さ
れる場合には、上記プリベーク１３を行う必要がない。
また上記半導体エピタキシャル層を形成する基板表面が
清浄であるならば、水素アニール１４とライトエッチン
グ１５のうちのどちらか一方の処理だけを行えばよい。
また、前記洗浄処理で半導体エピタキシャル層を形成す
る基板表面が十分に清浄であるならば、上記水素アニー
ル１４と上記ライトエッチング１５とを行う必要はな
い。When the temperature of the susceptor on which the substrate is mounted is made uniform, it is not necessary to perform the above prebaking 13.
If the surface of the substrate on which the semiconductor epitaxial layer is formed is clean, only one of the hydrogen annealing 14 and the light etching 15 may be performed.
Further, if the surface of the substrate on which the semiconductor epitaxial layer is formed is sufficiently clean by the cleaning treatment, it is not necessary to perform the hydrogen annealing 14 and the light etching 15.
【００１７】その後第２の工程として、エピタキシャル
成長工程２を行う。この工程では、まずパージ１６を行
う。このパージ１６では、反応室内の塩化水素ガスを排
気してから、再び水素ガスを導入する。そして反応室内
の温度を１１００℃に調節する。続いて当該反応室内を
三塩化シラン（ＳｉＨＣｌ3 ）と水素（Ｈ2 ）とよりな
る原料ガス雰囲気に置換する。そして、半導体エピタキ
シャル成長１７を行って、基板の表面に半導体（シリコ
ン）エピタキシャル層を形成する。半導体エピタキシャ
ル層が所定の膜厚（例えば膜厚が４μｍ）になったら、
上記原料ガスの供給を停止する。Then, as a second step, an epitaxial growth step 2 is performed. In this step, first, the purge 16 is performed. In this purge 16, the hydrogen chloride gas in the reaction chamber is exhausted and then the hydrogen gas is introduced again. Then, the temperature in the reaction chamber is adjusted to 1100 ° C. Then, the inside of the reaction chamber is replaced with a source gas atmosphere composed of silane trichloride (SiHCl 3 ) and hydrogen (H 2 ). Then, semiconductor epitaxial growth 17 is performed to form a semiconductor (silicon) epitaxial layer on the surface of the substrate. When the semiconductor epitaxial layer has a predetermined thickness (for example, the thickness is 4 μm),
The supply of the raw material gas is stopped.
【００１８】次いで第３の工程として、冷却工程３を行
う。この工程では、まず反応室内を原料ガス雰囲気より
水素ガス雰囲気に置換するガス置換処理１８を行う。そ
の後反応室内の冷却処理１９を行う。この冷却処理１９
では、基板温度がエピタキシャル成長温度のおよそ１／
２以下になる温度（例えば２０℃）になるまで自然冷却
する。望ましくは、冷却温度が０℃以上１００℃以下に
なる温度まで、自然冷却する。Then, as a third step, a cooling step 3 is performed. In this step, first, a gas replacement process 18 is performed to replace the source gas atmosphere with the hydrogen gas atmosphere in the reaction chamber. Then, the cooling process 19 in the reaction chamber is performed. This cooling process 19
Then, the substrate temperature is about 1 / the epitaxial growth temperature.
Natural cooling is performed until the temperature reaches 2 or less (eg, 20 ° C.). Desirably, it is naturally cooled to a temperature at which the cooling temperature is 0 ° C. or higher and 100 ° C. or lower.
【００１９】その後、基板の温度が２０℃になった後、
反応室内を水素ガス雰囲気より高真空状態にする。次い
で、上記説明した第１の工程の加熱工程１ないし第３の
工程の冷却工程３よりなるエピタキシャル成長プロセス
４（５）を、例えば２回繰り返して行うことにより、基
板表面に所定の膜厚（例えば膜厚が８μｍ）の半導体エ
ピタキシャル層を形成する。なおエピタキシャル成長プ
ロセス４の繰り返し回数は、３回以上であっても差し支
えない。After that, after the substrate temperature reaches 20 ° C.,
The reaction chamber is evacuated to a higher vacuum than the hydrogen gas atmosphere. Then, the epitaxial growth process 4 (5) consisting of the heating process 1 of the first process to the cooling process 3 of the third process described above is repeated twice, for example, to obtain a predetermined film thickness (for example, A semiconductor epitaxial layer having a film thickness of 8 μm is formed. The epitaxial growth process 4 may be repeated three times or more.
【００２０】上記エピタキシャル成長法では、次のエピ
タキシャル成長プロセス５（４）を行うときに、反応室
内のガスを完全に新しい原料ガスに置換しなければなら
ない。ところがエピタキシャル成長装置の都合上、反応
室内のガスを完全に新しい原料ガスに置換できない場合
には、繰り返して行うエピタキシャル成長プロセス５を
行う前に、反応室内より半導体エピタキシャル層を形成
した基板を取り出して、反応室内をクリーニングする。
このとき、上記基板の半導体エピタキシャル層の表面
が、大気によって汚染されたり、自然酸化膜が形成され
たりする。このため、前記洗浄処理１１と同様の洗浄処
理によって、当該基板を洗浄してから、再び反応室内に
装着する。その後上記エピタキシャル成長プロセス５を
行う。In the above epitaxial growth method, the gas in the reaction chamber must be completely replaced with a new source gas when the next epitaxial growth process 5 (4) is performed. However, when the gas in the reaction chamber cannot be completely replaced with a new source gas due to the epitaxial growth apparatus, the substrate on which the semiconductor epitaxial layer is formed is taken out from the reaction chamber before the repeated epitaxial growth process 5 is performed. Clean the room.
At this time, the surface of the semiconductor epitaxial layer of the substrate is polluted by the atmosphere or a natural oxide film is formed. Therefore, the substrate is cleaned by the same cleaning process as the cleaning process 11 and then mounted again in the reaction chamber. After that, the epitaxial growth process 5 is performed.
【００２１】上記第１の実施例では、複数層の半導体エ
ピタキシャル層が形成されるので、半導体エピタキシャ
ル層同士の界面に残留している微小欠陥が２回目以降の
エピタキシャル成長プロセスで導入される金属不純物を
ゲッタリングする。またエピタキシャル成長プロセスを
複数回繰り返して行うので、基板の熱処理時間が長くな
る。このため、イントリンシックゲッタリングと同等の
効果を生じて、基板中に含まれる酸素の析出が加速され
る。In the first embodiment described above, since a plurality of semiconductor epitaxial layers are formed, the minute defects remaining at the interface between the semiconductor epitaxial layers may cause metal impurities introduced in the second and subsequent epitaxial growth processes. Gettering. Further, since the epitaxial growth process is repeated a plurality of times, the heat treatment time of the substrate becomes long. Therefore, the same effect as the intrinsic gettering is produced, and the precipitation of oxygen contained in the substrate is accelerated.
【００２２】次に上記第１の実施例で説明したエピタキ
シャル成長プロセスを行って、まず４μｍの厚さのシリ
コンエピタキシャル成長層（Ｎ形）を形成し、続いてエ
ピタキシャル成長プロセスを繰り返して行って、さらに
４μｍの厚さのシリコンエピタキシャル成長層（Ｎ形）
を形成することによって、８μｍの厚さのシリコンエピ
タキシャル成長層（Ｎ形，シート抵抗が１０Ωｃｍ〜２
０Ωｃｍ）を形成した場合の、当該シリコンエピタキシ
ャル成長層の特性評価結果を図２，図３により説明す
る。Next, the epitaxial growth process described in the first embodiment is performed to first form a silicon epitaxial growth layer (N type) having a thickness of 4 μm, and then the epitaxial growth process is repeatedly performed to obtain another 4 μm. Thick silicon epitaxial growth layer (N type)
To form a silicon epitaxial growth layer (N type, sheet resistance of 10 Ωcm to 2 μm) having a thickness of 8 μm.
The characteristic evaluation result of the silicon epitaxial growth layer in the case of forming 0 Ωcm) will be described with reference to FIGS. 2 and 3.
【００２３】まず、シリコンエピタキシャル成長層にＭ
ＯＳキャパシタを形成し、そのＭＯＳキャパシタの容量
の時間変化を測るＭＯＳＣ−ｔ法によって、空乏層の中
で少数キャリアが発生するまでの時間を示す発生（ｇｅ
ｎｅｒａｔｉｏｎ）ライフタイムτを求めた。この発生
ライフタイムτとエピタキシャル成長プロセスの繰り返
し回数との関係を図２に示す。図に示すように、上記第
１の実施例で説明したように、エピタキシャル成長プロ
セスを２回繰り返して行った場合には、従来のように１
回のエピタキシャル成長プロセスでシリコンエピタキシ
ャル成長層を形成した場合よりも、発生ライフタイムτ
の値がおよそ３．３倍になる。ちなみにエピタキシャル
成長プロセスを２回繰り返して行った場合には、ＣＺ法
によって形成した単結晶シリコンウエハの発生ライフタ
イムτの値に近い値になる。First, M is added to the silicon epitaxial growth layer.
By the MOSC-t method of forming an OS capacitor and measuring the time change of the capacitance of the MOS capacitor, the generation (ge) indicating the time until minority carriers are generated in the depletion layer is shown.
The lifetime τ was calculated. The relationship between the occurrence lifetime τ and the number of repetitions of the epitaxial growth process is shown in FIG. As shown in the figure, as described in the first embodiment, when the epitaxial growth process is repeated twice, it is possible to obtain 1
Occurrence lifetime τ compared with the case where the silicon epitaxial growth layer is formed by the single epitaxial growth process.
The value of is about 3.3 times. Incidentally, when the epitaxial growth process is repeated twice, the value becomes close to the value of the lifetime τ of occurrence of the single crystal silicon wafer formed by the CZ method.
【００２４】次に、上記ＭＯＳＣ−ｔ法によって求めた
表面発生速度Ｓ（ｃｍ／ｓ）とエピタキシャル成長プロ
セスの繰り返し回数との関係を図３に示す。図に示すよ
うに、上記実施例で説明したように、エピタキシャル成
長プロセスを２回繰り返して行った場合には、従来のよ
うに１回のエピタキシャル成長プロセスでシリコンエピ
タキシャル成長層を形成した場合よりも、表面発生速度
Ｓの値がおよそ２／３になる。ちなみにエピタキシャル
成長プロセスを２回繰り返して行った場合には、ＣＺ法
によって形成した単結晶シリコンウエハの表面発生速度
Ｓの値に近い値になる。Next, FIG. 3 shows the relationship between the surface generation rate S (cm / s) obtained by the MOSC-t method and the number of repetitions of the epitaxial growth process. As shown in the figure, in the case where the epitaxial growth process is repeated twice as described in the above-mentioned embodiment, the surface generation occurs more than in the conventional case where the silicon epitaxial growth layer is formed by one epitaxial growth process. The value of the speed S becomes about 2/3. Incidentally, when the epitaxial growth process is repeated twice, the value is close to the surface generation rate S of the single crystal silicon wafer formed by the CZ method.
【００２５】次に本発明の第２の実施例を図４に示す製
造シーケンス図により説明する。図では一例として、前
記第１の実施例で説明したと同様に、反応ガスに三塩化
シラン（ＳｉＨＣｌ3 ）と水素（Ｈ2 ）とを用いた還元
法によるシリコンエピタキシャル成長法を説明する。な
お第１の実施例と同様の工程には同一番号を付す。Next, a second embodiment of the present invention will be described with reference to the manufacturing sequence diagram shown in FIG. As an example, a silicon epitaxial growth method by a reduction method using silane trichloride (SiHCl 3 ) and hydrogen (H 2 ) as a reaction gas will be described as an example as in the case of the first embodiment. The same steps as those in the first embodiment are designated by the same reference numerals.
【００２６】図に示すように、まず前記第１の実施例で
説明したと同様のエピタキシャル成長プロセス４を行
う。このエピタキシャル成長プロセス４は、第１の工程
の加熱工程１として、洗浄処理１１，ガス置換処理１
２，プリベーク１３，水素アニール１４，ライトエッチ
ング１５を行った後、続いて第２の工程のエピタキシャ
ル成長工程２としてパージ１６，エピタキシャル成長１
７を行い、次いで第３の工程の冷却工程３として、ガス
置換処理１８と冷却１９とを行う。As shown in the figure, first, the same epitaxial growth process 4 as described in the first embodiment is performed. This epitaxial growth process 4 includes a cleaning process 11 and a gas replacement process 1 as the heating process 1 of the first process.
2, prebaking 13, hydrogen annealing 14, and light etching 15 are performed, and subsequently, as the epitaxial growth step 2 of the second step, purge 16 and epitaxial growth 1
7, and then, as a cooling step 3 of the third step, a gas replacement process 18 and a cooling 19 are performed.
【００２７】その後、図に示すように、反応室内より基
板を取り出して、半導体エピタキシャル層と基板との各
表面を洗浄する洗浄プロセス６を行う。この洗浄プロセ
ス６は、前記説明した洗浄処理１１と同様にして行う。
すなわち、上記洗浄プロセス６は、例えば、アンモニア
水と過酸化水素水との混合溶液（ＮＨ4 ＯＨ＋Ｈ2 Ｏ2
＋Ｈ2 Ｏ）による洗浄を行った後、塩酸と過酸化水素水
との混合溶液（ＨＣｌ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ）による洗浄
を行う。あるいは、塩酸と過酸化水素水との混合溶液
（ＨＣｌ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ）による洗浄を行った後、
アンモニア水と過酸化水素水との混合溶液（ＮＨ4ＯＨ
＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ）による洗浄を行ってもよい。また
は、硝酸，硝酸とフッ酸との混合溶液，硫酸と過酸化水
素水との混合溶液，フッ酸水溶液または塩酸等を用いた
洗浄方法を単独または適宜組み合わせて用いることが可
能である。その後、基板を十分に乾燥した後、反応室内
のサセプタに当該基板を装着する。Thereafter, as shown in the figure, the substrate is taken out of the reaction chamber and a cleaning process 6 for cleaning the surfaces of the semiconductor epitaxial layer and the substrate is performed. The cleaning process 6 is performed in the same manner as the cleaning process 11 described above.
That is, the cleaning process 6 is performed by, for example, a mixed solution (NH 4 OH + H 2 O 2) of ammonia water and hydrogen peroxide water.
+ H 2 O), and then a mixed solution of hydrochloric acid and hydrogen peroxide solution (HCl + H 2 O 2 + H 2 O). Alternatively, after washing with a mixed solution of hydrochloric acid and hydrogen peroxide solution (HCl + H 2 O 2 + H 2 O),
Mixed solution of ammonia water and hydrogen peroxide water (NH 4 OH
Cleaning with + H 2 O 2 + H 2 O) may be performed. Alternatively, washing methods using nitric acid, a mixed solution of nitric acid and hydrofluoric acid, a mixed solution of sulfuric acid and hydrogen peroxide, an aqueous solution of hydrofluoric acid, hydrochloric acid, or the like can be used alone or in combination. Then, after the substrate is sufficiently dried, the substrate is mounted on the susceptor in the reaction chamber.
【００２８】次いで上記エピタキシャル成長プロセス４
と同様のエピタキシャル成長プロセス５（４）を行う。
なお上記エピタキシャル成長プロセス４，５の各処理条
件の詳細な説明は、前記第１の実施例で説明した諸条件
と同様なのでここでの説明は省略する。Next, the above epitaxial growth process 4
The same epitaxial growth process 5 (4) is performed.
The detailed description of the processing conditions of the epitaxial growth processes 4 and 5 is the same as the conditions described in the first embodiment, and therefore the description thereof is omitted here.
【００２９】このようにして、洗浄プロセス６とエピタ
キシャル成長プロセス４とを複数回繰り返して行うこと
により、半導体エピタキシャル層が所定の厚さ（例えば
厚さが８μｍ）になるまで、堆積する。In this manner, the cleaning process 6 and the epitaxial growth process 4 are repeated a plurality of times to deposit the semiconductor epitaxial layer until the semiconductor epitaxial layer has a predetermined thickness (for example, a thickness of 8 μm).
【００３０】上記第２の実施例では、エピタキシャル成
長プロセス４と次に行うエピタキシャル成長プロセス５
との間に洗浄プロセス６を行うので、半導体エピタキシ
ャル層の表層を清浄な状態にして、次の半導体エピタキ
シャル層を形成することが可能になる。よって、半導体
エピタキシャル層の汚染が低減されるので、当該半導体
エピタキシャル層に形成した、例えばＭＯＳキャパシタ
のライフタイムが長くなる。In the second embodiment, the epitaxial growth process 4 and the next epitaxial growth process 5 are performed.
Since the cleaning process 6 is performed between the first and second steps, the surface layer of the semiconductor epitaxial layer can be cleaned and the next semiconductor epitaxial layer can be formed. Therefore, since the contamination of the semiconductor epitaxial layer is reduced, the lifetime of, for example, a MOS capacitor formed in the semiconductor epitaxial layer becomes longer.
【００３１】次に上記第２の実施例で説明したエピタキ
シャル成長プロセスを行って、まず４μｍの厚さのシリ
コンエピタキシャル成長層（Ｎ形）を形成し、続いて洗
浄プロセスを行った後、エピタキシャル成長プロセスを
繰り返して行って、さらに４μｍの厚さのシリコンエピ
タキシャル成長層（Ｎ形）を形成することによって、８
μｍの厚さのシリコンエピタキシャル成長層（Ｎ形，シ
ート抵抗が１０Ωｃｍ〜２０Ωｃｍ）を形成した場合
の、当該シリコンエピタキシャル成長層の特性評価結果
を図５，図６により説明する。Next, the epitaxial growth process described in the second embodiment is performed to first form a silicon epitaxial growth layer (N type) having a thickness of 4 μm, followed by a cleaning process, and then the epitaxial growth process is repeated. Then, by further forming a silicon epitaxial growth layer (N type) having a thickness of 4 μm,
The characteristics evaluation result of the silicon epitaxial growth layer in the case where the silicon epitaxial growth layer (N type, sheet resistance is 10 Ωcm to 20 Ωcm) having a thickness of μm is formed will be described with reference to FIGS. 5 and 6.
【００３２】まず、シリコンエピタキシャル成長層にＭ
ＯＳキャパシタを形成し、ＭＯＳＣ−ｔ法によって、発
生（ｇｅｎｅｒａｔｉｏｎ）ライフタイムτを求めた。
そしてこの発生ライフタイムτとエピタキシャル成長プ
ロセスの繰り返し回数との関係を図５に示す。図に示す
ように、洗浄プロセス６を行ってエピタキシャル成長プ
ロセス４を２回繰り返した場合には、前記第１の実施例
で説明したように洗浄プロセスを行わないでエピタキシ
ャル成長プロセスを繰り返した場合よりも、発生ライフ
タイムτの値がおよそ１６％向上する。また、ＥＧ処理
基板を用いて、洗浄プロセス６を行ってエピタキシャル
成長プロセス４を２回繰り返した場合には、洗浄プロセ
スを行わないでエピタキシャル成長プロセスを繰り返し
た場合よりも、発生ライフタイムτの値がおよそ２０％
向上する。さらにライフタイムτの値のばらつきが小さ
くなる。ちなみに洗浄プロセス６を行ってエピタキシャ
ル成長プロセス４を２回繰り返した場合には、ＥＧを行
ってもまたは行わなくても、ＣＺ法によって形成した単
結晶シリコンウエハの発生ライフタイムτの値とほぼ同
等の値もしくはそれ以上の値になる。First, M is added to the silicon epitaxial growth layer.
An OS capacitor was formed, and the generation lifetime τ was determined by the MOSC-t method.
The relationship between the occurrence lifetime τ and the number of times the epitaxial growth process is repeated is shown in FIG. As shown in the figure, when the cleaning process 6 is performed and the epitaxial growth process 4 is repeated twice, as compared with the case where the cleaning process is not performed and the epitaxial growth process is repeated as described in the first embodiment, The value of the occurrence lifetime τ is improved by about 16%. Further, when the cleaning process 6 is performed and the epitaxial growth process 4 is repeated twice using the EG-treated substrate, the value of the generated lifetime τ is approximately equal to that in the case where the epitaxial growth process is repeated without performing the cleaning process. 20%
improves. Furthermore, the variation in the value of the lifetime τ becomes smaller. By the way, when the cleaning process 6 is performed and the epitaxial growth process 4 is repeated twice, the generation lifetime τ of the single crystal silicon wafer formed by the CZ method is almost equal to that of the single crystal silicon wafer formed by the CZ method with or without EG. Value or higher.
【００３３】次に、上記ＭＯＳＣ−ｔ法によって求めた
表面発生速度Ｓ（ｃｍ／ｓ）とエピタキシャル成長プロ
セスの繰り返し回数との関係を図６に示す。図に示すよ
うに、洗浄プロセス６を行ってエピタキシャル成長プロ
セス４を２回繰り返した場合には、前記第１の実施例で
説明した洗浄プロセスを行わないでエピタキシャル成長
プロセスを繰り返した場合よりも、表面発生速度Ｓ値が
およそ８％低減される。また、ＥＧ処理基板を用いて、
洗浄プロセス６を行ってエピタキシャル成長プロセス４
を２回繰り返した場合には、洗浄プロセスを行わないで
エピタキシャル成長プロセスを繰り返した場合よりも、
表面発生速度Ｓの値がおよそ８％低減される。さらに表
面発生速度Ｓの値のばらつきが小さくなる。ちなみに洗
浄プロセス６を行ってエピタキシャル成長プロセス４を
２回繰り返した場合には、ＥＧを行ってもまたは行わな
くても、ＣＺ法によって形成した単結晶シリコンウエハ
の表面発生速度Ｓの値とほぼ同等の値もしくはそれ以下
の値になる。Next, FIG. 6 shows the relationship between the surface generation rate S (cm / s) obtained by the MOSC-t method and the number of repetitions of the epitaxial growth process. As shown in the figure, in the case where the cleaning process 6 is performed and the epitaxial growth process 4 is repeated twice, the surface generation occurs more than in the case where the epitaxial growth process is repeated without performing the cleaning process described in the first embodiment. The velocity S value is reduced by approximately 8%. Also, using the EG-treated substrate,
Perform cleaning process 6 to perform epitaxial growth process 4
Is repeated twice, compared to the case where the epitaxial growth process is repeated without performing the cleaning process,
The value of the surface generation speed S is reduced by about 8%. Further, the variation in the value of the surface generation speed S becomes smaller. By the way, when the cleaning process 6 is performed and the epitaxial growth process 4 is repeated twice, the value of the surface generation rate S of the single crystal silicon wafer formed by the CZ method is almost equal to that of the single crystal silicon wafer formed by the CZ method with or without EG. Value or less.
【００３４】[0034]
【発明の効果】以上、説明したように請求項１の発明に
よれば、エピタキシャル成長プロセスを複数回繰り返し
て行うので、２回目以降のエピタキシャル成長プロセス
でゲッタリングする。したがって、半導体エピタキシャ
ル基板に形成した半導体素子の発生ライフタイムの向上
を図ることが可能になる。また請求項２の発明によれ
ば、エピタキシャル成長プロセスと次のエピタキシャル
成長プロセスとの間に、洗浄プロセスを行うので、半導
体エピタキシャル層の表面が清浄になる。このため、２
回目以降のエピタキシャル成長プロセスで堆積される半
導体エピタキシャル層中に不純物が混入し難くなる。し
たがって、上記同様に、半導体エピタキシャル基板に形
成した半導体素子の発生ライフタイムの向上を図ること
が可能になる。よって、本発明の半導体エピタキシャル
基板に形成した半導体素子は、信頼性と電気的特性とが
向上する。As described above, according to the invention of claim 1, the epitaxial growth process is repeated a plurality of times, so that gettering is performed in the second and subsequent epitaxial growth processes. Therefore, it is possible to improve the generation lifetime of the semiconductor element formed on the semiconductor epitaxial substrate. Further, according to the invention of claim 2, since the cleaning process is performed between the epitaxial growth process and the next epitaxial growth process, the surface of the semiconductor epitaxial layer becomes clean. Therefore, 2
Impurities are less likely to be mixed into the semiconductor epitaxial layer deposited in the epitaxial growth process after the first time. Therefore, similarly to the above, it is possible to improve the generation lifetime of the semiconductor element formed on the semiconductor epitaxial substrate. Therefore, the semiconductor element formed on the semiconductor epitaxial substrate of the present invention has improved reliability and electrical characteristics.
【図１】第１の実施例の製造シーケンス図である。FIG. 1 is a manufacturing sequence diagram of a first embodiment.
【図２】第１の実施例における発生ライフタイムの評価
説明図である。FIG. 2 is an explanatory diagram of occurrence lifetime evaluation in the first embodiment.
【図３】第１の実施例における表面発生速度の評価説明
図である。FIG. 3 is an explanatory diagram of evaluation of surface generation rate in the first embodiment.
【図４】第２の実施例の製造シーケンス図である。FIG. 4 is a manufacturing sequence diagram of the second embodiment.
【図５】第２の実施例における発生ライフタイムの評価
説明図である。FIG. 5 is an explanatory diagram of evaluation of occurrence lifetime in the second embodiment.
【図６】第２の実施例における表面発生速度の評価説明
図である。FIG. 6 is an explanatory diagram of evaluation of surface generation rate in the second embodiment.
【図７】従来例の製造シーケンス図である。FIG. 7 is a manufacturing sequence diagram of a conventional example.
１ 加熱工程 ２ エピタキシャル成長工程 ３ 冷却工程 ４ エピタキシャル成長プロセス ５ エピタキシャル成長プロセス ６ 洗浄プロセス 1 Heating Step 2 Epitaxial Growth Step 3 Cooling Step 4 Epitaxial Growth Process 5 Epitaxial Growth Process 6 Cleaning Process
───────────────────────────────────────────────────── フロントページの続き (72)発明者 二島 修 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 大橋 正典 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Osamu Niijima 6-735 Kita-Shinagawa, Shinagawa-ku, Tokyo Sony Corporation (72) Masanori Ohashi 6-35 Kita-Shinagawa, Shinagawa-ku, Tokyo No. Sony Corporation
Claims (2)
後、エピタキシャル成長を行うことにより、当該基板の
表面に半導体エピタキシャル層を形成する第２の工程
と、 前記基板を、エピタキシャル成長温度の１／２以下の温
度に冷却する第３の工程とよりなるエピタキシャル成長
プロセスを、複数回繰り返して行うことを特徴とする半
導体エピタキシャル基板の製造方法。1. A first step of heating a substrate, and a second step of forming a semiconductor epitaxial layer on the surface of the substrate by performing epitaxial growth after adjusting the temperature of the substrate to an epitaxial growth temperature, A method for manufacturing a semiconductor epitaxial substrate, characterized in that an epitaxial growth process including a third step of cooling the substrate to a temperature of ½ or less of an epitaxial growth temperature is repeated a plurality of times.
後、エピタキシャル成長を行うことにより、当該基板の
表面に半導体エピタキシャル層を形成する第２の工程
と、 前記基板を、エピタキシャル成長温度の１／２以下の温
度に冷却する第３の工程とよりなるエピタキシャル成長
プロセスを、複数回繰り返して行うエピタキシャル基板
の製造方法であって、 ２回目以降のエピタキシャル成長プロセスを行う前に、
半導体エピタキシャル層とともに前記基板を洗浄する洗
浄プロセスを行うことを特徴とする半導体エピタキシャ
ル基板の製造方法。2. A first step of heating a substrate, and a second step of forming a semiconductor epitaxial layer on the surface of the substrate by performing epitaxial growth after adjusting the temperature of the substrate to an epitaxial growth temperature, A method for manufacturing an epitaxial substrate, wherein the epitaxial growth process comprising a third step of cooling the substrate to a temperature of ½ or less of the epitaxial growth temperature is repeated a plurality of times, before performing the second and subsequent epitaxial growth processes. To
A method of manufacturing a semiconductor epitaxial substrate, comprising performing a cleaning process of cleaning the substrate together with the semiconductor epitaxial layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03334065A JP3116487B2 (en) | 1991-11-22 | 1991-11-22 | Method for manufacturing semiconductor epitaxial substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03334065A JP3116487B2 (en) | 1991-11-22 | 1991-11-22 | Method for manufacturing semiconductor epitaxial substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05144751A true JPH05144751A (en) | 1993-06-11 |
| JP3116487B2 JP3116487B2 (en) | 2000-12-11 |
Family
ID=18273119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03334065A Expired - Fee Related JP3116487B2 (en) | 1991-11-22 | 1991-11-22 | Method for manufacturing semiconductor epitaxial substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3116487B2 (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001033618A1 (en) * | 1999-10-29 | 2001-05-10 | Matsushita Electric Industrial Co., Ltd. | Method for cleaning substrate and method for manufacturing semiconductor device |
| JP2002050579A (en) * | 2000-05-25 | 2002-02-15 | Wacker Siltronic G Fuer Halbleitermaterialien Ag | Method of manufacturing semiconductor substrate and its use |
| JP2007084428A (en) * | 2005-09-22 | 2007-04-05 | Siltronic Ag | Epitaxial silicon wafer and method for producing epitaxial silicon wafer |
| JP2007306028A (en) * | 2007-07-23 | 2007-11-22 | Toshiba Corp | Method for manufacturing semiconductor device |
| JP2012009581A (en) * | 2010-06-24 | 2012-01-12 | Shin Etsu Handotai Co Ltd | Method of manufacturing silicon epitaxial wafer |
| JP2016063213A (en) * | 2014-09-18 | 2016-04-25 | 株式会社Sumco | Epitaxial silicon wafer |
| WO2017169290A1 (en) * | 2016-04-01 | 2017-10-05 | 信越半導体株式会社 | Method of manufacturing silicon epitaxial wafer |
| CN110828300A (en) * | 2019-11-25 | 2020-02-21 | 上海华力集成电路制造有限公司 | Epitaxial process |
-
1991
- 1991-11-22 JP JP03334065A patent/JP3116487B2/en not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001033618A1 (en) * | 1999-10-29 | 2001-05-10 | Matsushita Electric Industrial Co., Ltd. | Method for cleaning substrate and method for manufacturing semiconductor device |
| US7105449B1 (en) | 1999-10-29 | 2006-09-12 | Matsushita Electric Industrial Co., Ltd. | Method for cleaning substrate and method for producing semiconductor device |
| JP2002050579A (en) * | 2000-05-25 | 2002-02-15 | Wacker Siltronic G Fuer Halbleitermaterialien Ag | Method of manufacturing semiconductor substrate and its use |
| US7935614B2 (en) | 2005-09-22 | 2011-05-03 | Siltronic Ag | Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers |
| JP2007084428A (en) * | 2005-09-22 | 2007-04-05 | Siltronic Ag | Epitaxial silicon wafer and method for producing epitaxial silicon wafer |
| JP2007306028A (en) * | 2007-07-23 | 2007-11-22 | Toshiba Corp | Method for manufacturing semiconductor device |
| JP4550870B2 (en) * | 2007-07-23 | 2010-09-22 | 株式会社東芝 | Manufacturing method of semiconductor device |
| JP2012009581A (en) * | 2010-06-24 | 2012-01-12 | Shin Etsu Handotai Co Ltd | Method of manufacturing silicon epitaxial wafer |
| JP2016063213A (en) * | 2014-09-18 | 2016-04-25 | 株式会社Sumco | Epitaxial silicon wafer |
| US9670581B2 (en) | 2014-09-18 | 2017-06-06 | Sumco Corporation | Production method of epitaxial silicon wafer and vapor deposition apparatus |
| WO2017169290A1 (en) * | 2016-04-01 | 2017-10-05 | 信越半導体株式会社 | Method of manufacturing silicon epitaxial wafer |
| JP2017188507A (en) * | 2016-04-01 | 2017-10-12 | 信越半導体株式会社 | Method for manufacturing silicon epitaxial wafer |
| CN110828300A (en) * | 2019-11-25 | 2020-02-21 | 上海华力集成电路制造有限公司 | Epitaxial process |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3116487B2 (en) | 2000-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6958092B2 (en) | Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof | |
| JPH06232141A (en) | Manufacture of semiconductor substrate and solid-state image pick up device | |
| JPH0997789A (en) | Manufacture of semiconductor device | |
| JP3381816B2 (en) | Semiconductor substrate manufacturing method | |
| JP3324455B2 (en) | Method for cleaning silicon-based semiconductor substrate | |
| JPH0648686B2 (en) | Silicon wafer having excellent gettering ability and method of manufacturing the same | |
| JP3116487B2 (en) | Method for manufacturing semiconductor epitaxial substrate | |
| EP1295325A1 (en) | Method and apparatus for forming a silicon wafer with a denuded zone | |
| JP3298467B2 (en) | Manufacturing method of epitaxial wafer | |
| JP7231120B2 (en) | Epitaxial wafer manufacturing method | |
| TW201327637A (en) | Method for treating a substrate in a process chamber, method and apparatus for treating a substrate, method for preparing a substrate for deposition in a process chamber and semiconductor structure | |
| JPH05129263A (en) | Treatment of semiconductor substrate | |
| JPH06216377A (en) | Manufacture of mos semiconductor device | |
| JPH04258115A (en) | Manufacture of semiconductor substrate | |
| JPH0322527A (en) | Manufacture of semiconductor device | |
| JP3922674B2 (en) | Silicon wafer manufacturing method | |
| JP2004214492A (en) | Method for cleaning silicon wafer | |
| JPH10125603A (en) | Working of semiconductor wafer | |
| JP2002252179A (en) | Method of cleaning tube for heat treatment of semiconductor substrate, and metallic contamination getter substrate, and regenerative metal contamination getter substrate | |
| JP3261444B2 (en) | Manufacturing method of semiconductor thin film | |
| JP3238957B2 (en) | Silicon wafer | |
| JPH05206145A (en) | Manufacture of semiconductor device | |
| KR19990043548A (en) | High Temperature Oxide Film Deposition Method on Tungsten Silicide Film | |
| TW202405899A (en) | Manufacturing methods of epitaxial wafers | |
| JPH0517292A (en) | Method for cooling silicon |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |