JPH0648686B2 - Silicon wafer having excellent gettering ability and method of manufacturing the same - Google Patents

Silicon wafer having excellent gettering ability and method of manufacturing the same

Info

Publication number
JPH0648686B2
JPH0648686B2 JP1079762A JP7976289A JPH0648686B2 JP H0648686 B2 JPH0648686 B2 JP H0648686B2 JP 1079762 A JP1079762 A JP 1079762A JP 7976289 A JP7976289 A JP 7976289A JP H0648686 B2 JPH0648686 B2 JP H0648686B2
Authority
JP
Japan
Prior art keywords
silicon
oxide film
single crystal
polycrystalline silicon
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1079762A
Other languages
Japanese (ja)
Other versions
JPH01315144A (en
Inventor
應治 日月
和紀 石坂
英夫 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP1079762A priority Critical patent/JPH0648686B2/en
Publication of JPH01315144A publication Critical patent/JPH01315144A/en
Publication of JPH0648686B2 publication Critical patent/JPH0648686B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、集積回路等の電子デバイスに使用されるゲッ
タリング能力の優れたシリコンウェーハおよびその製造
方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a silicon wafer having excellent gettering ability used for electronic devices such as integrated circuits and a method for manufacturing the same.

(従来技術および発明が解決しようとする課題) シリコンウェーハ上の集積回路デバイスの製造時に、ウ
ェーハのデバイス形成表面近辺に欠陥、汚染物または不
純物が存在するかあるいは導入されると、過度の電流漏
れを生じ、これらは得られる使用可能なデバイスの歩留
りに大きく影響する。この有害な欠陥、汚染物および不
純物は、ある程度まではデバイス形成領域から基質材料
中の無害な領域に再配置できることが技術上認識されて
いる。デバイスの形成前および形成中の両方で、活性デ
バイス領域からこの欠陥、汚染物および不純物を拡散し
かつトラップする方法および工程を、エレクトロニクス
工業技術の分野においてゲッタリングと称する。
(Prior Art and Problems to be Solved by the Invention) During manufacture of an integrated circuit device on a silicon wafer, if a defect, a contaminant or an impurity is present or introduced near the device forming surface of the wafer, excessive current leakage occurs. And these greatly affect the yield of usable devices obtained. It is recognized in the art that this deleterious defect, contaminant, and impurity can, to some extent, be relocated from the device formation region to a harmless region in the substrate material. The method and process of diffusing and trapping this defect, contaminants and impurities from the active device region, both before and during device formation, is referred to in the electronics industry as gettering.

このようなゲッタリング能力を付与るために、例えばシ
ランガスの熱分解によりシリコンウェーハの裏面に多結
晶のシリコン層を気相成長させる方法は、公知である
(特開昭58−138,035号、同昭59−186,
331号および同昭52−120,777号)。
In order to provide such gettering ability, a method of vapor-depositing a polycrystalline silicon layer on the back surface of a silicon wafer by thermal decomposition of silane gas, for example, is known (Japanese Patent Laid-Open No. 58-138,035). 59-186,
331 and 52-120,777).

ところで、多結晶シリコン層によるゲッタリングは、単
結晶シリコン中の不純物が多結晶シリコンの結晶粒界に
トラップされることにより行なわれる。そこで、ゲッタ
リング能力を高めるためには、単結晶シリコン基体に多
結晶シリコン層が密着して形成され、しかも結晶粒界の
面積が大きな多結晶シリコン層であることが要求され
る。この結晶粒界の面積を大きくするためには、個々の
結晶粒を小さくし、しかも粒子の大きさを均一化するこ
とが望まれる。
By the way, the gettering by the polycrystalline silicon layer is performed by trapping the impurities in the single crystalline silicon at the crystal grain boundaries of the polycrystalline silicon. Therefore, in order to improve the gettering ability, it is required that the polycrystalline silicon layer is formed in close contact with the single crystal silicon substrate and has a large grain boundary area. In order to increase the area of this crystal grain boundary, it is desired to reduce the size of each crystal grain and to make the grain size uniform.

しかるに、特開昭52−120,777号に開示されて
いるシリコンウェーハでは、その実施例1において、シ
リコンウェーハの裏面の厚さ2,700Åの酸化膜の片
側半分をエッチオフして、該シリコンウェーハの裏面1
21.6ミクロンの多結晶シリコン膜を堆積させ、MO
Sキャパシターのリーク電流の減少によってゲッタリン
グの効果を評価した結果、酸化膜をエッチオフした側で
リーク電流が約2桁減少したことが示されている。この
実施例1では、明らかにシリコン基体と多結晶シリコン
膜との間に酸化膜が存在しないことがゲッタリング効果
を付与させるために必要な条件であることが述べられて
いる。
However, in the silicon wafer disclosed in Japanese Unexamined Patent Publication No. 52-120,777, one half of the oxide film having a thickness of 2,700 Å on the back surface of the silicon wafer is etched off in Example 1 to remove the silicon wafer. Backside of wafer 1
Deposit 21.6 micron polycrystalline silicon film
As a result of evaluating the effect of gettering by reducing the leak current of the S capacitor, it is shown that the leak current is reduced by about two digits on the side where the oxide film is etched off. In the first embodiment, it is clearly stated that the absence of an oxide film between the silicon substrate and the polycrystalline silicon film is a necessary condition for giving the gettering effect.

本発明者らは、前記実施例を、つぎの実験により追試し
た。すなわち、シリコンウェーハを1%弗酸に浸漬して
シリコンウェーハ表面上の酸化膜をエッチオフし、シリ
コンの単結晶の表面を露出させた。このウェーハを、表
面に酸化膜が成長しないように、常温で窒素ガスを20
/分流通させた減圧Chemical vapor deposition(CV
D)炉に入れ、その後、窒素ガスを0.5/分流通させな
がら40Paに減圧して温度を常温から650℃まで昇
温させた。温度が650℃に達した時点で、シランガス
0.35/分をキャリヤーガスである窒素ガス0.5/分
の流れとともに流通させてシリコンウェーハの表面上に
多結晶シリコン膜を120分間にわたって堆積させた。
堆積処理の終ったシリコンウェーハの表面を金属顕微鏡
および走査電子顕微鏡で調べたところ、シリコンウェー
ハ表面上に多結晶シリコン膜が成長しておらず、あるい
は成長しても部分的であった。また、部分的に成長した
ところをよく調べてみると、減圧CVD炉中で発生した
パーティクルが付着した部分あるいは弗酸で酸化膜をエ
ッオフした時に、液中のパーティクルが付着した部分に
多結晶シリコン膜が成長していることがわかった。この
事実は、つぎのように理解できる。すなわち、表面の酸
化膜をエッチオフし、シリコン単結晶の表面を露出した
シリコンウェーハの表面では、CVD反応がエピタキシ
ー反応になるため、多結晶シリコン膜は成長せず、パー
ティクル等のあるところでのみそれが成長核となるの
で、その回りの多結晶シリコン膜が島状に成長するので
ある。
The present inventors repeated the above-mentioned example by the following experiment. That is, the silicon wafer was dipped in 1% hydrofluoric acid to etch off the oxide film on the surface of the silicon wafer to expose the surface of the silicon single crystal. This wafer is exposed to nitrogen gas at room temperature for 20 times so that an oxide film does not grow on the surface.
/ Min Flowed under reduced pressure Chemical vapor deposition (CV
D) It was put in a furnace, and then the pressure was reduced to 40 Pa while flowing nitrogen gas at 0.5 / min to raise the temperature from room temperature to 650 ° C. When the temperature reaches 650 ° C, silane gas
A polycrystalline silicon film was deposited on the surface of the silicon wafer for 120 minutes by passing 0.35 / minute with a flow of 0.5 / minute of nitrogen gas as a carrier gas.
When the surface of the silicon wafer after the deposition process was examined by a metallographic microscope and a scanning electron microscope, the polycrystalline silicon film was not grown on the surface of the silicon wafer or was partially grown. Also, a close examination of the partially grown portion revealed that polycrystalline silicon was found in the part where the particles generated in the low pressure CVD furnace adhered, or in the part where the particles in the liquid adhered when the oxide film was etched off with hydrofluoric acid. It was found that the film was growing. This fact can be understood as follows. That is, since the CVD reaction becomes an epitaxy reaction on the surface of the silicon wafer in which the surface oxide film is etched off and the surface of the silicon single crystal is exposed, the polycrystalline silicon film does not grow, and only in the presence of particles, etc. Becomes a growth nucleus, and the polycrystalline silicon film around it grows like an island.

また、特開昭58−138,035号に記載の方法で
は、多結晶シリコン層は、単結晶シリコン基体の裏面に
直接形成されるので、前記のごときゲッタリング能力は
未だ充分ではない。
Further, in the method described in JP-A-58-138,035, the polycrystalline silicon layer is directly formed on the back surface of the single crystal silicon substrate, and thus the gettering ability as described above is still insufficient.

さらに、特開昭59−186,331号の方法では、単
結晶シリコン基の裏面に形成されている多結晶シリコン
層が酸素でドープされているが、この酸素ドープは、多
結晶シリコン層によるゲッタリング効果をむしろ損って
いるのである。
Further, in the method of Japanese Patent Laid-Open No. 59-186,331, the polycrystalline silicon layer formed on the back surface of the single crystal silicon base is doped with oxygen. This oxygen doping is a getter by the polycrystalline silicon layer. The ring effect is rather spoiled.

したがって、本発明の目的は、ゲッタリング能力の優れ
たシリコンウェーハおよびその製造方法を提供すること
にある。
Therefore, an object of the present invention is to provide a silicon wafer having excellent gettering ability and a method for manufacturing the same.

(課題を解決するための手段) 上記目的は、単結晶シリコン基体と、該基体の一方の表
面に形成された厚さ1〜8Åの酸化シリコン膜と、該酸
化シリコン膜上に形成された多結晶シリコン層とよりな
るゲッタリング能力の優れたシリコンウェーハにより達
成される。
(Means for Solving the Problems) The above object is to provide a single crystal silicon substrate, a silicon oxide film having a thickness of 1 to 8Å formed on one surface of the substrate, and a multi-layered silicon oxide film formed on the silicon oxide film. It is achieved by a silicon wafer having a gettering ability which is composed of a crystalline silicon layer.

上記目的は、単結晶シリコン基体の少なくとも一方の表
面を酸化して厚さ1〜8Åの酸化シリコン膜を形成さ
せ、かつ該酸化シリコン膜をガス状シラン類と加熱下に
接触させて該酸化シリコン膜上に多結晶シリコン層を形
成させることを特徴とするゲッタリング能力の優れたシ
リコンウェーハの製造方法により達成させる。
The above object is to oxidize at least one surface of a single crystal silicon substrate to form a silicon oxide film having a thickness of 1 to 8Å, and to contact the silicon oxide film with gaseous silanes under heating. This is achieved by a method for producing a silicon wafer having an excellent gettering ability, which is characterized by forming a polycrystalline silicon layer on the film.

(作用) 本発明によるゲッタリング能力の優れたシリコンウェー
ハは、単結晶基体と、該基体の一方の表面に形成された
厚さ1〜8Åの酸化シリコン膜と、該酸化シリコン膜上
に形成された多結晶シリコン層とよりなるものである。
(Function) A silicon wafer having excellent gettering ability according to the present invention is formed by a single crystal substrate, a silicon oxide film having a thickness of 1 to 8Å formed on one surface of the substrate, and a silicon oxide film formed on the silicon oxide film. And a polycrystalline silicon layer.

本発明で使用される単結晶シリコン基板は、単結晶基板
の表面をラッピングし、ついでケミカルエッチング処理
して数十ミクロン以下の表面層をエッチング除去するこ
とにより表面研磨されてなるもので表面研磨後の基板の
厚さは200〜2,000ミクロン、好ましくは300
〜1,000ミクロンである。
The single crystal silicon substrate used in the present invention is obtained by lapping the surface of the single crystal substrate, and then chemically polishing the surface layer by etching to remove the surface layer having a thickness of several tens of microns or less. The substrate has a thickness of 200-2,000 microns, preferably 300
~ 1,000 microns.

この単結晶シリコン基体の表面に形成される酸化シリコ
ン膜の厚さは1〜8Å、好ましくは1〜5Åである。す
なわち、1Å以上の厚みを持つ酸化シリコン膜が単結晶
シリコン基体の表面に形成されると、その上に形成され
る多結晶シリコン層が単結晶シリコン基体の全面にわた
って均一にかつ高い密着性で形成される。この酸化シリ
コン膜の厚みが1Å未満であると、その上に形成される
多結晶シリコン層が不均一に形成され、しかも密着力が
低下し、しかも多結晶シリコン層の結晶粒が大きくな
る。他方、酸化シリコン膜の厚みが8Åを越えると、単
結晶シリコン基体中の不純物が多結晶シリコン層中に移
動する際に、酸化シリコン膜が障害となってゲッタリン
グ能力を低下させる。この点から、酸化シリコン膜の厚
みは1〜8Åが望ましい。
The thickness of the silicon oxide film formed on the surface of the single crystal silicon substrate is 1 to 8Å, preferably 1 to 5Å. That is, when a silicon oxide film having a thickness of 1Å or more is formed on the surface of a single crystal silicon substrate, a polycrystalline silicon layer formed thereon is formed uniformly and with high adhesion over the entire surface of the single crystal silicon substrate. To be done. If the thickness of this silicon oxide film is less than 1 Å, the polycrystalline silicon layer formed thereon will be nonuniformly formed, the adhesion will be reduced, and the crystal grains of the polycrystalline silicon layer will be large. On the other hand, if the thickness of the silicon oxide film exceeds 8 Å, the silicon oxide film becomes an obstacle when the impurities in the single crystal silicon substrate move into the polycrystalline silicon layer, and the gettering ability is deteriorated. From this point, the thickness of the silicon oxide film is preferably 1 to 8 Å.

単結晶シリコン基体の表面に酸化シリコン膜を形成する
ためには、まず、該単結晶シリコン基体の表面に付着し
ている酸化物や汚染物質を希弗酸で除去し、ついで脱イ
オン水でリンスし、さらに乾燥する。ついで、この単結
晶シリコン基体を分子状酸素含有ガスまたは水蒸気雰囲
気中で加熱することにより酸化シリコン膜を形成させ
る。分子状酸素含有ガスとしては、純酸素ガス、酸素ガ
スと不活性ガスとの混合ガス、空気、酸素リッチ空気等
がある。また、単結晶シリコン基板を酸素プラズマ中に
置いても酸化シリコン膜は形成され得る。さらに、単結
晶シリコン基体を酸化性薬品中に浸漬するか陽極酸化し
ても酸化シリコン膜は形成され得る。酸化性薬品として
は、例えば硝酸、重クロム酸またはその塩、過マンガン
酸またはその塩、過塩素酸またはその塩、過酸化水素水
等がある。酸化シリコン膜の膜厚は酸化条件により左右
され、例えば空気中で1気圧の圧力で単結晶シリコン基
板を加熱して酸化シリコン膜を形成する場合には、酸化
物膜の成長速度と単結晶シリコン基板の温度とは、次の
関係のようになる。
In order to form a silicon oxide film on the surface of a single crystal silicon substrate, first, oxides and contaminants attached to the surface of the single crystal silicon substrate are removed with diluted hydrofluoric acid, and then rinsed with deionized water. And further dry. Then, the single crystal silicon substrate is heated in a molecular oxygen-containing gas or water vapor atmosphere to form a silicon oxide film. Examples of the molecular oxygen-containing gas include pure oxygen gas, mixed gas of oxygen gas and inert gas, air, and oxygen-rich air. Further, the silicon oxide film can be formed by placing the single crystal silicon substrate in oxygen plasma. Further, the silicon oxide film can be formed by immersing the single crystal silicon substrate in an oxidizing chemical or by anodizing. Examples of the oxidizing agent include nitric acid, dichromic acid or its salt, permanganic acid or its salt, perchloric acid or its salt, and hydrogen peroxide solution. The film thickness of the silicon oxide film depends on the oxidation conditions. For example, when a single crystal silicon substrate is heated in air at a pressure of 1 atm to form a silicon oxide film, the growth rate of the oxide film and the single crystal silicon The relationship with the substrate temperature is as follows.

したがって、空気中で酸化膜を形成させるには、300
〜700℃、好ましくは300〜500℃の温度で2〜
100分、好ましくは2〜50分間で加熱される。
Therefore, to form an oxide film in air, 300
2 to 700 ° C, preferably 300 to 500 ° C
It is heated for 100 minutes, preferably 2 to 50 minutes.

なお、本発明における酸化シリコン膜の膜厚の測定値
は、エリプソメータで測定した値である。すなわち、単
結晶シリコン基板を酸化処理した直後、すなわち、多結
晶シリコン層を形成する前にエリプソメータで測定し
た。このとき、つぎのように決めたゼロ点をエリプソメ
ータの表示値から差し引いた。単結晶シリコン基板を1
%弗酸中に浸漬して基板表面の自然酸化膜を除去したの
ち、脱イオン水でリンスし、ついでスピン乾燥し、直ち
にエリプソメータで測定した時に得られる値をゼロ点と
した。なお、酸化物膜の屈折率は1.460とした。
In addition, the measured value of the film thickness of the silicon oxide film in the present invention is a value measured by an ellipsometer. That is, it was measured by an ellipsometer immediately after the oxidation treatment of the single crystal silicon substrate, that is, before the formation of the polycrystalline silicon layer. At this time, the zero point determined as follows was subtracted from the display value of the ellipsometer. 1 single crystal silicon substrate
% Of hydrofluoric acid to remove the natural oxide film on the surface of the substrate, rinse with deionized water, spin dry and immediately measure with an ellipsometer. The value obtained was the zero point. The refractive index of the oxide film was 1.460.

この酸化シリコン膜の上には、多結晶シリコン層が形成
される。該多結晶シリコン層層の厚みは1,000Å〜
5μm、好ましくは5,000Å〜1.5μmであり、そ
の結晶粒はアモルファスではなく、2ミクロン以下、好
ましくは0.05〜0.5ミクロンである。
A polycrystalline silicon layer is formed on this silicon oxide film. The thickness of the polycrystalline silicon layer is 1,000 Å ~
It is 5 μm, preferably 5,000 Å to 1.5 μm, and its crystal grains are not amorphous and are 2 μm or less, preferably 0.05 to 0.5 μm.

酸化シリコン膜の上に多結晶シリコン層を形成させるに
は、窒素ガス、アルゴンガス等によって希釈したガス状
シラン類の雰囲気中で前記単結晶基板を570〜800
℃、好ましくは580〜700℃の温度で0.1〜7時
間、好ましくは0.3〜2時間減圧下または常圧下で加熱
することにより行なわれる。このような方法としては、
例えば減圧CVD法がある。本発明で使用されるシラン
類としては、モノシラン(SiH)、ジクロロシラン
(SiHCl)、モノクロロシラン(SiH
l)等がある。
In order to form a polycrystalline silicon layer on a silicon oxide film, the single crystal substrate is grown in an atmosphere of gaseous silanes diluted with nitrogen gas, argon gas, etc.
C., preferably 580 to 700.degree. C., for 0.1 to 7 hours, preferably 0.3 to 2 hours by heating under reduced pressure or normal pressure. As a method like this,
For example, there is a low pressure CVD method. The silanes used in the present invention include monosilane (SiH 4 ), dichlorosilane (SiH 2 Cl 2 ), monochlorosilane (SiH 3 C).
l) etc.

本発明によるシリコンウェーハは、単結晶シリコン基体
の表面に、特定の厚みを有する酸化シリコン膜が形成さ
れているので、多結晶シリコン層が優れた密着力で均一
な厚みに形成される。しかも、酸化シリコン膜は多結晶
シリコン層の成長のために必要な成長核を無数に与える
ので、酸化シリコン膜なしの場合には、汚れなどを核と
して島状に多結晶シリコン層が成長するので一概に成長
速度が規定できず、島状に成長した部分では数十Å/分
の成長速度で、また成長していない場合ではほとんどゼ
ロ(測定できない)であるのに対し、酸化シリコン膜が
ある場合には150Å/分と多結晶シリコン層の成長速
度が向上する。また、酸化シリコン膜がない場合には、
島状に成長した部分で多結晶シリコンの結晶粒径が3〜
10ミクロンであるのに対して、本発明においては結晶
粒径が約0.1〜0.4ミクロン(断面TEM観察の結果)と
小さくかつ均一である。また単結晶シリコン基体の表面
に僅かな汚染があっても、多結晶シリコン膜が形成され
た後に汚れ模様は生じない。
In the silicon wafer according to the present invention, since the silicon oxide film having a specific thickness is formed on the surface of the single crystal silicon base, the polycrystalline silicon layer is formed to have a uniform thickness with excellent adhesion. Moreover, since the silicon oxide film gives an infinite number of growth nuclei necessary for growing the polycrystalline silicon layer, without the silicon oxide film, the polycrystalline silicon layer grows like islands with stains as nuclei. The growth rate cannot be specified unconditionally, the growth rate is several tens of liters / minute in the island-shaped portion, and it is almost zero (not measurable) in the case of no growth, whereas the silicon oxide film exists. In this case, the growth rate of the polycrystalline silicon layer is improved to 150 Å / min. If there is no silicon oxide film,
The crystal grain size of polycrystalline silicon is 3 to
On the other hand, in the present invention, the crystal grain size is as small as about 0.1 to 0.4 micron (result of cross-sectional TEM observation) and is uniform. Further, even if the surface of the single crystal silicon substrate is slightly contaminated, no stain pattern occurs after the polycrystalline silicon film is formed.

また、本発明によるシリコンウェーハを使用すると、例
えばIC製造工程の最初に行なわれる900℃以上の熱
処理によって、酸化シリコン膜は島状に凝縮して消滅
し、単結晶基体と多結晶シリコン膜とが直接接するよう
になる。
Further, when the silicon wafer according to the present invention is used, the silicon oxide film is condensed and disappears in an island shape by heat treatment at 900 ° C. or higher performed at the beginning of the IC manufacturing process, so that the single crystal substrate and the polycrystalline silicon film are separated from each other. You will come into direct contact.

本発明において、ゲッタリング能力の測定は、つぎのよ
うにして行なった。
In the present invention, the gettering ability was measured as follows.

単結晶シリコン基体の一つの表面に酸化シリコン膜およ
び該膜上に多結晶シリコン層が形成されており、他方の
面が鏡面に研磨されているシリコンウェーハにおいて、
該鏡面を1,000℃に加熱されている純酸素ガス中で
酸化して約300Åの酸化物膜を形成し、ついで該酸化
膜上に直径1mm、厚さ5,000Åの円盤状のアルミ
ニウムの電極を蒸着により形成する。このようにして基
板上に形成されたMOSキャパシターの小数キャリヤー
の生成ライフタイムを測定することによりゲッタリング
能力が評価される。小数キャリヤーの生成ライフタイム
の測定については、E.H.Nicollian and J.R.Brewws著
MOS Physics and Technology(John Wiley & So
ns)を参照されたし。シリコン基板が金属不純物で汚染
されると、小数キャリヤーの生成ライフタイムは短くな
る。金属不純物がゲッタリングされると、ライフタイム
は回復して長くなる。通常MOSキャパシターを製作す
る酸化工程で周辺雰囲気から自然に極微量の金属不純物
が導入されるのを防ぐことはできない。したがって、ゲ
ッタリング能力に差のある複数個のシリコン基板を同時
に処理すれば、自ずと小数キャリヤーの生成ライフタイ
ムに差が出るのでゲッタリング能力が相対的に比較でき
る。
In a silicon wafer in which a silicon oxide film is formed on one surface of a single crystal silicon substrate and a polycrystalline silicon layer is formed on the film, and the other surface is mirror-polished,
The mirror surface is oxidized in pure oxygen gas heated to 1,000 ° C. to form an oxide film of about 300 Å, and then a disc-shaped aluminum film having a diameter of 1 mm and a thickness of 5,000 Å is formed on the oxide film. The electrodes are formed by vapor deposition. The gettering ability is evaluated by measuring the generation lifetime of the minority carriers of the MOS capacitor thus formed on the substrate. EH Nicollian and JR Brews for measuring lifetime of minority carriers
MOS Physics and Technology (John Wiley & So
ns). When the silicon substrate is contaminated with metal impurities, the generation lifetime of minority carriers is shortened. When the metal impurities are gettered, the lifetime is recovered and lengthened. In general, it is impossible to prevent a very small amount of metal impurities from being naturally introduced from the surrounding atmosphere in the oxidation process for manufacturing a MOS capacitor. Therefore, if a plurality of silicon substrates having different gettering abilities are processed at the same time, the generation lifetimes of the minority carriers are naturally different, so that the gettering abilities can be relatively compared.

(実施例) つぎに、実施例を挙げて本発明をさらに詳細に説明す
る。
(Examples) Next, the present invention will be described in more detail with reference to Examples.

実施例1〜4 厚さ600ミクロンの単結晶シリコン基板を1%弗酸に
浸漬して表面に付着していた自然酸化物膜を除去、つい
でで、脱イオン水でリンスし、さらにスピンドライヤー
で乾燥した。乾燥終了後の単結晶基板を直ちに400℃
の空気雰囲気の電気炉中に7分、22分、36分および
43分間置いてそれぞれ1Å、3Å、5Åおよび6Åの
酸化シリコン膜を形成させた。ついで、減圧CVP法に
より、シリコン(SiH)ガスを窒素ガスをキャリヤ
ーとして650℃で熱分解させて、酸化シリコン膜の上
に多結晶シリコン層を1ミクロン推積させた。
Examples 1 to 4 A 600 μm thick single crystal silicon substrate was immersed in 1% hydrofluoric acid to remove the natural oxide film adhering to the surface, followed by rinsing with deionized water and further spin drying. Dried. Immediately after drying, the single crystal substrate is heated to 400 ° C.
It was placed in an electric furnace in the air atmosphere for 7 minutes, 22 minutes, 36 minutes and 43 minutes to form 1Å, 3Å, 5Å and 6Å silicon oxide films, respectively. Then, by a low pressure CVP method, silicon (SiH 4 ) gas was thermally decomposed at 650 ° C. using nitrogen gas as a carrier to deposit a polycrystalline silicon layer on the silicon oxide film by 1 micron.

このように、多結晶シリコン層を推積したウェーハは両
面に多結晶シリコン層および酸化シリコン膜が推積して
いるのでで、その一面を研磨して多結晶シリコン層とそ
の下の酸化シリコン膜を除去して単結晶シリコン基板を
露出させ、さらにこれを鏡面に仕上げた。このようにし
て製作したシリコンウェーハの鏡面側に、前記のごとき
MOSキャパシターを形成させて、小数キャリヤーのラ
イフタイムの値によってゲッタリング能力の評価を行な
った。その結果を第1表に示す。
In this way, since the polycrystalline silicon layer and the silicon oxide film are deposited on both sides of the wafer on which the polycrystalline silicon layer is deposited, one surface of the wafer is polished to polish the polycrystalline silicon layer and the underlying silicon oxide film. Was removed to expose the single crystal silicon substrate, which was then mirror-finished. A MOS capacitor as described above was formed on the mirror surface side of the silicon wafer thus manufactured, and the gettering ability was evaluated by the value of the lifetime of the minority carrier. The results are shown in Table 1.

なお、これらのシリコンウェーハについて、金属顕微鏡
および走査電子顕微鏡および透過電子顕微鏡を用いて観
察したところ、多結晶シリコン層の成長速度は150Å
/分、結晶粒径は0.1〜0.4ミクロンであった。さらに、
このシリコンウェーハを暗室で集光灯で暗視野にして散
乱光で見たところ、白模様は全くみられなかった。
When these silicon wafers were observed with a metallographic microscope, a scanning electron microscope and a transmission electron microscope, the growth rate of the polycrystalline silicon layer was 150Å.
/ Min, the crystal grain size was 0.1 to 0.4 micron. further,
When this silicon wafer was viewed in the dark field with a condenser lamp in a dark room and scattered light was observed, no white pattern was observed.

比較例1 実施例1〜4の方法において、単結晶シリコン基板の表
面に酸化シリコン膜を形成しない以外は、実施例1と同
様の方法を行なってシリコンウェーハを得た。この単結
晶シリコン基板の表面に多結晶シリコン層を形成してな
るシリコンウェーハについて、実施例1〜4と同様な方
法によりゲッタリング能力の評価を行なった。その結果
を第1表に示す。
Comparative Example 1 A silicon wafer was obtained in the same manner as in Example 1 except that the silicon oxide film was not formed on the surface of the single crystal silicon substrate in the methods of Examples 1 to 4. The gettering ability of the silicon wafer obtained by forming a polycrystalline silicon layer on the surface of this single crystal silicon substrate was evaluated by the same method as in Examples 1 to 4. The results are shown in Table 1.

なお、これらのシリコンウェーハについて、金属顕微鏡
および走査電子顕微鏡および透過電子顕微鏡を用いたと
ころ、島状に成長した部分で数十Å分の成長速度で多結
晶シリコン層が成長していたが、成長していない部分で
はほとんどゼロであり、汚れ等を核として多結晶シリコ
ン層が成長するので、一概には成長速度が規定できなか
った。また、結晶粒径は、島状に成長した部分では3〜
10ミクロンであった。さらに、このシリコンウェーハ
を暗室で集光灯で暗視野にして散乱光で見たところ、星
状、島状あるいは液体が流れたような白い模様が見えた
星状のものは減圧CVD炉内で発生したパーティクルを
成長核として、その周りに多結晶シリコン層が成長した
ものであり、島状のものは星状のものが集ったものある
いはシリコンウェーハとボート(ウェーハを載置する石
英治具)との接触点から成長した多結晶シリコン層等で
あり、流体が流れたような模様はウェーハ表面の酸化物
膜をエッチオフしたのち、脱イオン水でリンスしてリン
ス槽から引き上げた時にウェーハ表面に残されたパーテ
ィクルを成長核として成長した多結晶シリコン層であ
る。減圧CVD炉に100枚チャージして95枚にはな
んらかの白模様が見られた。白模様が見られなかったウ
ェーハには多結晶シリコン層が推積されていなかった。
When using a metallographic microscope, a scanning electron microscope, and a transmission electron microscope for these silicon wafers, the polycrystalline silicon layer was grown at a growth rate of several tens of Å in the island-shaped portion. The growth rate could not be defined unconditionally because the polycrystalline silicon layer grows with stains and the like as nuclei in the non-exposed area. Also, the crystal grain size is 3 to 3 in the island-shaped grown portion.
It was 10 microns. Furthermore, when this silicon wafer was viewed in the dark field with a concentrating lamp in the dark field and scattered light was observed, star-shaped, island-shaped, or star-shaped objects with a white pattern like liquid flowing were found in the low-pressure CVD furnace. Polycrystalline silicon layer grows around the generated particles as growth nuclei, and island-shaped ones are a collection of star-shaped ones or silicon wafers and boats (quartz jig for mounting wafers). ) Is a polycrystalline silicon layer that has grown from the contact point, and the pattern in which the fluid has flowed is that when the oxide film on the wafer surface is etched off, it is rinsed with deionized water and then lifted from the rinse tank. It is a polycrystalline silicon layer grown using particles left on the surface as growth nuclei. After charging 100 sheets in the low pressure CVD furnace, some white pattern was observed in 95 sheets. No polycrystalline silicon layer was deposited on the wafer in which no white pattern was observed.

比較例2 実施例1〜4の方法において、酸化シリコン膜の膜厚を
10Åにした以外は実施例1と同様の方法を行なってシ
リコンウェーハを得、さらに同様の方法でゲッタリング
能力の評価を行なった。その結果を第1表に示す。
Comparative Example 2 A silicon wafer was obtained in the same manner as in Example 1 except that the thickness of the silicon oxide film was changed to 10 Å in the method of Examples 1 to 4, and the gettering ability was evaluated by the same method. I did. The results are shown in Table 1.

第1表から明らかなように、本発明によるシリコンウェ
ーハ(実施例1〜4)は、従来のもの(比較例1)と比
較して小数のキャリヤの発生寿命が長く、ゲッタリング
能力が著しく優れていることがわかる。また、酸化シリ
コン膜を設けていない比較例1のウェーハにおいては、
単結晶シリコン基体上に多結晶シリコンの結晶粒が成長
する部位と成長しない部位とができ、かつ結晶粒径は平
均3ミクロン以上であり、中には10ミクロン以上のも
のも生成している。これに対して、酸化シリコン膜の厚
みが1Å以上である実施例1〜4のウェーハの場合に
は、単結晶シリコン基体の全面にわたって多結晶シリコ
ンの結晶粒が成長し、その結晶粒径は0.1〜0.4ミクロン
の均一なものである。
As is clear from Table 1, the silicon wafer according to the present invention (Examples 1 to 4) has a long generation life of a small number of carriers and is extremely excellent in gettering ability as compared with the conventional wafer (Comparative Example 1). You can see that Further, in the wafer of Comparative Example 1 in which the silicon oxide film is not provided,
On the single crystal silicon substrate, there are a portion where polycrystalline silicon crystal grains grow and a portion where polycrystalline silicon does not grow, and the average crystal grain size is 3 microns or more, and some of them are 10 microns or more. On the other hand, in the case of the wafers of Examples 1 to 4 in which the thickness of the silicon oxide film is 1 Å or more, the crystal grains of polycrystalline silicon grow over the entire surface of the single crystal silicon substrate, and the crystal grain size is 0.1. Uniformity of ~ 0.4 micron.

参考例 実施例3で得られた5Åの膜厚の酸化シリコン膜および
1ミクロンの層厚の多結晶シリコン層を有するシリコン
ウェーハのを900℃の水蒸気雰囲気中で2時間の条件
で酸化したのち、透過電子顕微鏡で断面を観察するとと
もに組成分析を行なったところ、単結晶シリコン基体と
多結晶シリコン層との界面には連続的な酸化物膜は見ら
れず、米粒のように島状に点在する酸化物が見られた。
そして、界面の大部分において単結晶シリコン基体と多
結晶シリコン層が密着し、多結晶シリコン層の一部は固
相エピタキシャル成長していた。
Reference Example A silicon wafer having a silicon oxide film having a thickness of 5Å and a polycrystalline silicon layer having a layer thickness of 1 micron obtained in Example 3 was oxidized in a steam atmosphere at 900 ° C. for 2 hours, and then, When the composition was analyzed by observing the cross section with a transmission electron microscope, no continuous oxide film was observed at the interface between the single crystal silicon substrate and the polycrystalline silicon layer, and island-like dots were seen like rice grains. Oxides were found.
The single crystal silicon substrate and the polycrystalline silicon layer were in close contact with each other at most of the interface, and part of the polycrystalline silicon layer was solid phase epitaxially grown.

例えば、ICの製造工程ではウェルを形成したり、ある
いは素子領域を厚い酸化膜で絶縁分離するために窒化膜
をマスクとして使用するが、通常、この窒化膜の下に酸
化膜を形成する。この酸化膜をパッド酸化膜というが、
IC製造工程では、最初のウェーハの洗浄工程の直後
に、このパッド酸化膜を形成する工程がくることが多
い。パッド酸化の代表的な例は、例えば1,000℃の
ドライ酸素雰囲気中で1時間、あるいは900℃の水蒸
気雰囲気中で2時間である。これらの条件によっておよ
そ500Å厚のパッド酸化膜が形成される。参考例から
明らかなように、本発明によるシリコンウェーハにおい
てはこのようなパッド酸化膜は形成する工程を経過する
ことによって単結晶シリコン基体と多結晶シリコン層と
の間の1〜8Åの酸化膜が消滅し、単結晶シリコン基体
と多結晶シリコン層とが密着する。
For example, in the IC manufacturing process, a nitride film is used as a mask in order to form a well or to insulate the element region with a thick oxide film. Normally, an oxide film is formed under the nitride film. This oxide film is called a pad oxide film,
In the IC manufacturing process, the pad oxide film is often formed immediately after the first wafer cleaning process. A typical example of pad oxidation is, for example, 1 hour in a dry oxygen atmosphere at 1,000 ° C. or 2 hours in a steam atmosphere at 900 ° C. Under these conditions, a pad oxide film having a thickness of about 500Å is formed. As is apparent from the reference example, in the silicon wafer according to the present invention, the oxide film of 1 to 8 Å between the single crystal silicon substrate and the polycrystalline silicon layer is formed by the process of forming such a pad oxide film. It disappears and the single crystal silicon substrate and the polycrystalline silicon layer come into close contact with each other.

(発明の効果) 本発明によれば、特定された厚みを持つ酸化シリコン膜
を介して単結晶シリコン基体上に多結晶シリコン層を形
成してなるものであるから、多結晶シリコン層の密着性
および均一性が優れたものとなっており、しかも、多結
晶シリコン層の結晶粒の大きさが均一なため、従来の単
に多結晶シリコン層を形成したものに比較して結晶粒界
の面積が大きく、ゲッタリング能力が優れている。した
がって、高密度集積回路のデバイスとしての歩留りが高
い材料として使用され得る。
(Effects of the Invention) According to the present invention, since the polycrystalline silicon layer is formed on the single crystal silicon substrate through the silicon oxide film having the specified thickness, the adhesion of the polycrystalline silicon layer is improved. And the uniformity is excellent, and the size of the crystal grains of the polycrystalline silicon layer is uniform, so that the area of the crystal grain boundaries is smaller than that of the conventional polycrystalline silicon layer. It is large and has excellent gettering ability. Therefore, it can be used as a material having a high yield as a device of a high-density integrated circuit.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 荒木 英夫 山口県光市大字島田3434番地 ニッテツ電 子株式会社光工場内 (56)参考文献 特開 昭60−89932(JP,A) 特開 昭61−159741(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Hideo Araki 3434 Shimada, Hikari City, Yamaguchi Prefecture, Hikari Plant, Nittetsu Electric Co., Ltd. (56) References JP-A-60-89932 (JP, A) JP-A-61 -159741 (JP, A)

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】単結晶シリコン基体と、該基体の一方の表
面に形成された厚さ1〜8Åの酸化シリコン膜と、該酸
化シリコン膜上に形成された多結晶シリコン層とよりな
るゲッタリング能力の優れたシリコンウェーハ。
1. A gettering comprising a single crystal silicon substrate, a silicon oxide film having a thickness of 1 to 8Å formed on one surface of the substrate, and a polycrystalline silicon layer formed on the silicon oxide film. A silicon wafer with excellent capability.
【請求項2】単結晶シリコン基体の少なくとも一方の表
面を酸化して厚さ1〜8Åの酸化シリコン膜を形成さ
せ、かつ該酸化シリコン膜をガス状シラン類と加熱下に
接触させて該酸化シリコン膜上に多結晶シリコン層を形
成させることを特徴とするゲッタリング能力の優れたシ
リコンウェーハの製造方法。
2. A surface of at least one side of a single crystal silicon substrate is oxidized to form a silicon oxide film having a thickness of 1 to 8Å, and the silicon oxide film is brought into contact with gaseous silanes under heating to perform the oxidation. A method for producing a silicon wafer having excellent gettering ability, which comprises forming a polycrystalline silicon layer on a silicon film.
JP1079762A 1988-03-30 1989-03-30 Silicon wafer having excellent gettering ability and method of manufacturing the same Expired - Lifetime JPH0648686B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1079762A JPH0648686B2 (en) 1988-03-30 1989-03-30 Silicon wafer having excellent gettering ability and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7837088 1988-03-30
JP63-78370 1988-03-30
JP1079762A JPH0648686B2 (en) 1988-03-30 1989-03-30 Silicon wafer having excellent gettering ability and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH01315144A JPH01315144A (en) 1989-12-20
JPH0648686B2 true JPH0648686B2 (en) 1994-06-22

Family

ID=26419455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1079762A Expired - Lifetime JPH0648686B2 (en) 1988-03-30 1989-03-30 Silicon wafer having excellent gettering ability and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JPH0648686B2 (en)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299426A (en) * 1992-02-21 1993-11-12 Mitsubishi Electric Corp Manufacture of semiconductor device and semiconductor substrate
DE4304849C2 (en) * 1992-02-21 2000-01-27 Mitsubishi Electric Corp Semiconductor device and method of manufacturing a semiconductor device
JP3024409B2 (en) * 1992-12-25 2000-03-21 日本電気株式会社 Method for manufacturing semiconductor device
JPH0786289A (en) * 1993-07-22 1995-03-31 Toshiba Corp Semiconductor silicon wafer and its manufacture
USRE43450E1 (en) 1994-09-29 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
US20120049330A1 (en) * 2009-05-15 2012-03-01 Sumco Corporation Silicon wafer and method for producing the same
JP5246065B2 (en) * 2009-06-29 2013-07-24 株式会社Sumco Epitaxial silicon wafer and manufacturing method thereof
FR2973159B1 (en) * 2011-03-22 2013-04-19 Soitec Silicon On Insulator METHOD FOR MANUFACTURING BASE SUBSTRATE
EP3221885B1 (en) 2014-11-18 2019-10-23 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafer and a method of manufacturing
WO2016081367A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION
EP4120320A1 (en) 2015-03-03 2023-01-18 GlobalWafers Co., Ltd. Charge trapping polycrystalline silicon films on silicon substrates with controllable film stress
WO2016149113A1 (en) 2015-03-17 2016-09-22 Sunedison Semiconductor Limited Thermally stable charge trapping layer for use in manufacture of semiconductor-on-insulator structures
CN107667416B (en) 2015-06-01 2021-08-31 环球晶圆股份有限公司 Method of manufacturing a semiconductor on insulator
CN107873106B (en) 2015-06-01 2022-03-18 环球晶圆股份有限公司 Method for fabricating silicon germanium on insulator
SG11201804271QA (en) 2015-11-20 2018-06-28 Sunedison Semiconductor Ltd Manufacturing method of smoothing a semiconductor surface
US11142844B2 (en) 2016-06-08 2021-10-12 Globalwafers Co., Ltd. High resistivity single crystal silicon ingot and wafer having improved mechanical strength
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
EP4057326A1 (en) 2016-10-26 2022-09-14 GlobalWafers Co., Ltd. High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency
KR102463727B1 (en) 2018-06-08 2022-11-07 글로벌웨이퍼스 씨오., 엘티디. Transfer method of thin silicon layer

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4053335A (en) * 1976-04-02 1977-10-11 International Business Machines Corporation Method of gettering using backside polycrystalline silicon
JPS58138035A (en) * 1982-02-12 1983-08-16 Nec Corp Semiconductor device and manufacture thereof

Also Published As

Publication number Publication date
JPH01315144A (en) 1989-12-20

Similar Documents

Publication Publication Date Title
JPH0648686B2 (en) Silicon wafer having excellent gettering ability and method of manufacturing the same
JP3292101B2 (en) Method for smoothing silicon single crystal substrate surface
US6593211B2 (en) Semiconductor substrate and method for producing the same
US5470799A (en) Method for pretreating semiconductor substrate by photochemically removing native oxide
EP1043768A1 (en) Process for producing semiconductor substrate
US6995077B2 (en) Epitaxially coated semiconductor wafer and process for producing it
KR100832944B1 (en) Manufacturing process for annealed wafer and annealed wafer
US5389551A (en) Method of manufacturing a semiconductor substrate
JP3454033B2 (en) Silicon wafer and manufacturing method thereof
JPH0718011B2 (en) How to attach SiO2
US5189508A (en) Silicon wafer excelling in gettering ability and method for production thereof
JP3085184B2 (en) SOI substrate and manufacturing method thereof
JP3714509B2 (en) Method for manufacturing thin film epitaxial wafer
KR100217163B1 (en) Silicon semiconductor substrate and method of fabricating the same
JP3298467B2 (en) Manufacturing method of epitaxial wafer
JPH09283529A (en) Manufacture and inspection of semiconductor substrate
JP4123861B2 (en) Manufacturing method of semiconductor substrate
JP4131105B2 (en) Silicon boat manufacturing method
JPS59186331A (en) Method of producing semiconductor substrate
JPH05144751A (en) Manufacture of semiconductor epitaxial substrate
JPH09266212A (en) Silicon wafer
JPH05326467A (en) Semiconductor substrate and its manufacturing method
JP3422345B2 (en) Method of forming tungsten film
JP3578063B2 (en) Pretreatment method for Si wafer and semiconductor wafer
JP3036366B2 (en) Processing method of semiconductor silicon wafer

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080622

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080622

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090622

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090622

Year of fee payment: 15