JPH10125603A - Working of semiconductor wafer - Google Patents

Working of semiconductor wafer

Info

Publication number
JPH10125603A
JPH10125603A JP27568596A JP27568596A JPH10125603A JP H10125603 A JPH10125603 A JP H10125603A JP 27568596 A JP27568596 A JP 27568596A JP 27568596 A JP27568596 A JP 27568596A JP H10125603 A JPH10125603 A JP H10125603A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
wafer
silicon
susceptor
silicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27568596A
Other languages
Japanese (ja)
Inventor
Harumi Mochizuki
はるみ 望月
Masatsugu Kataoka
正嗣 片岡
Hisashi Arakawa
久 荒川
Taiichi Kondo
泰一 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP27568596A priority Critical patent/JPH10125603A/en
Publication of JPH10125603A publication Critical patent/JPH10125603A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent contamination of an epitaxial wafer and to improve its life time value top the level of a mirror wafer. SOLUTION: A method for work a semiconductor wafer comprises a step S1 of depositing a silicon film 9 on a susceptor 6 for taking contaminants D into the silicon film 9, a step S2 of removing the silicon film 9 containing the contaminates D, a step S3 of repeating the above at last once, a step S4 of forming a silicon coating on a supporting surface 6a, and a step S5 of applying an epitaxial growth treatment to the semiconductor wafer 2.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体ウェハの加工
技術に関し、特に、エピタキシャル成長によってシリコ
ン薄膜の形成された半導体ウェハの汚染防止に適用して
有効な技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for processing a semiconductor wafer, and more particularly to a technique effective for preventing contamination of a semiconductor wafer having a silicon thin film formed by epitaxial growth.

【0002】[0002]

【従来の技術】デバイスの高集積・高性能化および大口
径化に伴い、下地基板の結晶性を受け継いでシリコン薄
膜を成長させたエピタキシャルウェハには、膜厚や抵抗
率の高精度化、大口径・低コスト化など多様な要求が課
されている。そして、このような要求の一つとして、低
汚染化がある。すなわち、半導体ウェハ中に汚染がある
と、ライフタイム(=半導体中の電子または正孔が荷電
状態を維持して存在する平均的な時間)が短くなってキ
ャリアが直ちに再結合してしまい、キャリア濃度が大幅
に低下してしまうことになるからである。
2. Description of the Related Art Along with higher integration, higher performance, and larger diameter of devices, epitaxial wafers in which a silicon thin film is grown while inheriting the crystallinity of an underlying substrate are required to have higher precision and larger thickness and resistivity. Various requirements are imposed, such as caliber and cost reduction. One of such demands is to reduce pollution. That is, if there is contamination in the semiconductor wafer, the lifetime (= the average time during which electrons or holes in the semiconductor are maintained in a charged state) is shortened, and carriers are immediately recombined, and carriers are recombined. This is because the concentration is greatly reduced.

【0003】なお、半導体ウェハのエピタキシャル成長
を詳しく記載している例としては、たとえば、大日本図
書株式会社発行、「シリコンLSIと化学」(1993年10
月10日発行)、P175〜P177がある。
As an example describing in detail the epitaxial growth of a semiconductor wafer, see, for example, “Silicon LSI and Chemistry” (published by Dainippon Tosho Co., Ltd.)
Issued on March 10) and P175 to P177.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、シリコ
ン薄膜を成長させたエピタキシャルウェハは、その成長
過程で周囲の汚染物質が結晶中に取り込まれるために、
ライフタイム値は鏡面仕上げの施されたミラーウェハに
比べて大幅に低くなってしまう。具体的には、p型半導
体ウェハの場合、ミラーウェハのライフタイム値が 300
μs程度であるのに対し、エピタキシャルウェハのライ
フタイム値は、その1/30の10μs程度でしかない。
However, an epitaxial wafer on which a silicon thin film is grown has a problem in that surrounding contaminants are incorporated into the crystal during the growth process.
The lifetime value is much lower than that of a mirror-finished mirror wafer. Specifically, in the case of a p-type semiconductor wafer, the lifetime value of the mirror wafer is 300
On the other hand, the lifetime value of the epitaxial wafer is only about 1/30 of that, ie, about 10 μs.

【0005】そして、このような半導体ウェハの汚染に
よる弊害はエピタキシャル成長の場合のみならず、ウェ
ハプロセス全般で問題になっている。
[0005] Such adverse effects due to the contamination of the semiconductor wafer have been a problem not only in the case of epitaxial growth but also in the whole wafer process.

【0006】そこで、本発明の目的は、ウェハプロセス
における半導体ウェハの汚染を防止することのできる技
術を提供することにある。
An object of the present invention is to provide a technique capable of preventing contamination of a semiconductor wafer in a wafer process.

【0007】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
[0007] The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0008】[0008]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0009】すなわち、本発明による半導体ウェハの加
工方法は、半導体ウェハを保持するサセプタの保持面に
シリコン被膜を堆積してサセプタの汚染物質をシリコン
被膜内に取り込む工程、汚染物質を含んだシリコン被膜
を除去する工程、これらの工程をさらに1回以上繰り返
す工程、その後、保持面にシリコンコーティングを施す
工程、シリコンコーティング工程終了後に半導体ウェハ
を保持面に搭載してこれに所定の処理を施す工程を含む
ことを特徴とするものである。
That is, in the method of processing a semiconductor wafer according to the present invention, a step of depositing a silicon film on a holding surface of a susceptor holding a semiconductor wafer to take in contaminants of the susceptor into the silicon film, , A step of repeating these steps one or more times, a step of applying silicon coating on the holding surface, and a step of mounting a semiconductor wafer on the holding surface and performing a predetermined process on the semiconductor wafer after the silicon coating step. It is characterized by including.

【0010】この半導体ウェハの加工方法において、半
導体ウェハの処理では、エピタキシャル成長によりミラ
ーウェハにシリコン薄膜を形成してエピタキシャルウェ
ハとすることができる。サセプタの材質はカーボンやS
iCコーティングを適用することができる。
In this semiconductor wafer processing method, in the processing of a semiconductor wafer, a silicon thin film is formed on a mirror wafer by epitaxial growth to obtain an epitaxial wafer. The material of the susceptor is carbon or S
An iC coating can be applied.

【0011】上記した手段によれば、サセプタに半導体
ウェハを保持してのウェハプロセスにおけるウェハ汚染
が防止される。これにより、たとえばエピタキシャル成
長の場合、エピタキシャルウェハの汚染が大幅に防止さ
れてそのライフタイム値をミラーウェハと同等のレベル
にまで引き上げることが可能になる。
According to the above-described means, wafer contamination in the wafer process in which the semiconductor wafer is held on the susceptor is prevented. Thus, for example, in the case of epitaxial growth, contamination of the epitaxial wafer is largely prevented, and its lifetime value can be raised to a level equivalent to that of the mirror wafer.

【0012】[0012]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一の部材には同一の符号を付
し、その繰り返しの説明は省略する。
Embodiments of the present invention will be described below in detail with reference to the drawings. In all the drawings for describing the embodiments, the same members are denoted by the same reference numerals, and the description thereof will not be repeated.

【0013】図1は半導体ウェハにエピタキシャル薄膜
を形成するエピタキシャル成長装置を示す概略図、図2
は図1のエピタキシャル成長装置における半導体ウェハ
の加工手順を示すフローチャート、図3〜図5は図2の
フローにより得られた半導体ウェハのライフタイム測定
結果を示すグラフ図である。
FIG. 1 is a schematic view showing an epitaxial growth apparatus for forming an epitaxial thin film on a semiconductor wafer.
3 is a flowchart showing a processing procedure of the semiconductor wafer in the epitaxial growth apparatus of FIG. 1, and FIGS. 3 to 5 are graphs showing lifetime measurement results of the semiconductor wafer obtained by the flow of FIG. 2.

【0014】図1に示すエピタキシャル(以下「Ep
i」という。)成長装置は、石英や金属からなるベルジ
ャ1内に、SiH4 ,SiH2 Cl2 ,SiHCl3
SiCl4 といった反応ガスG1 を導入し、常圧あるい
は数百Torrの減圧下において1000℃以上の高温気相
中での化学反応を利用して半導体ウェハ2上に下地基板
と同じシリコン薄膜を成長させるバッチ式の縦型気相E
pi成長装置である。
The epitaxial layer shown in FIG.
i ". ) The growth apparatus includes a bell jar 1 made of quartz or metal in which SiH 4 , SiH 2 Cl 2 , SiHCl 3 ,
A reaction gas G 1 such as SiCl 4 is introduced, and a silicon thin film identical to the base substrate is grown on the semiconductor wafer 2 by utilizing a chemical reaction in a high-temperature gas phase of 1000 ° C. or more under normal pressure or reduced pressure of several hundred Torr. Batch type vertical vapor phase E
Pi growth device.

【0015】ベース3とベルジャ1とで形成される反応
室4の中央には、たとえば石英より構成されたノズル5
がベース3から突出するように設置されており、前記し
た反応ガスG1 はこのノズル5から反応室4内に導入さ
れる。
At the center of a reaction chamber 4 formed by the base 3 and the bell jar 1, a nozzle 5 made of, for example, quartz is provided.
Is installed so as to protrude from the base 3, and the above-described reaction gas G 1 is introduced from the nozzle 5 into the reaction chamber 4.

【0016】ノズル5を取り囲むようにして、シリコン
カーバイド(SiC)がコーティングされた円盤状のカ
ーボン製のサセプタ6が設けられ、その保持面6aには
半導体ウェハ2が保持されている。サセプタ6の下部に
は、高周波電流を流してこの半導体ウェハ2を誘導加熱
するワークコイル7が石英カバー8に覆われて配置され
ており、半導体ウェハ2はサセプタ6を介しての熱伝導
により加熱される。
A disk-shaped carbon susceptor 6 coated with silicon carbide (SiC) is provided so as to surround the nozzle 5, and the semiconductor wafer 2 is held on a holding surface 6a. A work coil 7 for inductively heating the semiconductor wafer 2 by flowing a high-frequency current is disposed under the susceptor 6 so as to be covered with a quartz cover 8, and the semiconductor wafer 2 is heated by heat conduction through the susceptor 6. Is done.

【0017】なお、ベース3にはパージガスG2 を室内
に導入してシリコン薄膜成長後の反応ガスG1 を外部に
排出するため、パージガス導入孔3aと排気孔3bとが
開口されている。
[0017] Incidentally, the base 3 for discharging the reaction gas G 1 after the silicon thin film growth by introducing a purge gas G 2 in a room to the outside, a purge gas introduction hole 3a and an exhaust hole 3b is opened.

【0018】このEpi成長装置による半導体ウェハ2
のEpi成長を図2を参照しつつ説明する。
Semiconductor wafer 2 by this Epi growth apparatus
Will be described with reference to FIG.

【0019】先ず、たとえば1000℃以上の高温に加
熱された反応室4にシリコン原子を含んだガスを導入
し、サセプタ6の保持面6aにシリコン被膜9を堆積す
る(S1 )。具体的には、たとえば多結晶シリコン膜を
成膜する場合にはSiH4 やSi2 6 (熱分解のと
き)、SiHCl3 やSiH2 Cl2 (水素還元反応の
とき)を、たとえばシリコン酸化膜を成膜する場合には
さらに酸素、二酸化炭素、酸化窒素、水蒸気を導入す
る。すると、図示するように、サセプタ6に存在する汚
染物質Dがシリコン被膜9内に拡散して取り込まれる
(P1 )。
First, a gas containing silicon atoms is introduced into the reaction chamber 4 heated to a high temperature of, for example, 1000 ° C. or more, and a silicon film 9 is deposited on the holding surface 6a of the susceptor 6 (S 1 ). Specifically, for example, when a polycrystalline silicon film is formed, SiH 4 or Si 2 H 6 (during thermal decomposition), SiHCl 3 or SiH 2 Cl 2 (during a hydrogen reduction reaction) is converted into, for example, silicon oxide. When forming a film, oxygen, carbon dioxide, nitrogen oxide, and water vapor are further introduced. Then, as shown in the figure, the contaminant D existing in the susceptor 6 is diffused and taken into the silicon film 9 (P 1 ).

【0020】シリコン被膜9を形成した後、これをたと
えばHClやH2 の化学反応を利用した高温のガスエッ
チングにより除去する(S2 )。これにより、シリコン
被膜に取り込まれた汚染物質も同時に除去される
(P2 )。なお、シリコン被膜9は反応性イオンエッチ
ングやプラズマエッチングなどにより除去してもよい。
After the silicon film 9 is formed, it is removed by high-temperature gas etching utilizing a chemical reaction of, for example, HCl or H 2 (S 2 ). As a result, the contaminants taken into the silicon film are also removed (P 2 ). The silicon coating 9 may be removed by reactive ion etching, plasma etching, or the like.

【0021】ここで、1回のシリコン被膜9の堆積・エ
ッチングというクリーニングではサセプタ6の汚染物質
Dが十分に拡散・除去されない。つまり、図3に示すよ
うに、p型Epiウェハの場合において、サセプタ6の
クリーニングを1回しか行わなかったときのライフタイ
ム値(前述のように、汚染度合いが低くなるほどライフ
タイム値は高くなる)は 200μs前後であるが、2回行
ったときでは 250μsとステップアップし、以後回数を
重ねるに従って一層良好となって行く(6回でミラーウ
ェハと同レベルの 300μs程度)。これは、サセプタ6
のクリーニングを複数回行った場合にはEpiウェハの
汚染が大幅に改善されることを意味する。したがって、
シリコン被膜9を堆積して汚染物質Dを取り込みこれを
除去するという工程を2回以上繰り返す(S3 )。な
お、図3において、“REF”は比較例としてのミラー
ウェハのライフタイム値を示している。
Here, the contaminant D of the susceptor 6 is not sufficiently diffused / removed by one cleaning / depositing / etching of the silicon film 9. That is, as shown in FIG. 3, in the case of a p-type Epi wafer, the lifetime value when cleaning of the susceptor 6 is performed only once (the lifetime value increases as the degree of contamination decreases as described above). ) Is about 200 μs, but the step is increased to 250 μs when performed twice, and further improved as the number of times is increased (about 300 μs, which is the same level as the mirror wafer in six times). This is the susceptor 6
If the cleaning is performed a plurality of times, it means that the contamination of the Epi wafer is greatly improved. Therefore,
The process of depositing the silicon film 9 and taking in and removing the contaminant D is repeated twice or more (S 3 ). In FIG. 3, "REF" indicates a lifetime value of a mirror wafer as a comparative example.

【0022】このようにクリーニングを複数回行ってサ
セプタ6の汚染物質Dを十分に除去した後、その保持面
6aにシリコン被膜9を形成してシリコンコーティング
を施す(S4 )。これにより、サセプタ6に汚染物質D
が僅かに残留していたとしても閉じ込められてその離脱
が阻止され、表面は極めて清浄な状態となる(P4 )。
After the contaminants D of the susceptor 6 are sufficiently removed by performing the cleaning a plurality of times as described above, a silicon coating 9 is formed on the holding surface 6a, and the silicon coating is applied (S 4 ). As a result, the contaminant D
Even if a little remains, it is trapped and its separation is prevented, and the surface becomes extremely clean (P 4 ).

【0023】その後、半導体ウェハ2を載置してエピタ
キシャル成長を行い(S5 ,P5 )、サセプタ6からの
汚染物質Dの離脱が防止された状態でミラーウェハにそ
の結晶性を受け継いだシリコン薄膜を形成してEpiウ
ェハとする。
After that, the semiconductor wafer 2 is mounted and epitaxial growth is performed (S 5 , P 5 ), and the silicon thin film inheriting its crystallinity is transferred to the mirror wafer in a state where the contaminant D is prevented from being detached from the susceptor 6. To form an Epi wafer.

【0024】ここで、シリコンコートの有無によるEp
iウェハ(p型)のライフタイム値の評価結果を図4
に、着工バッチ数によるEpiウェハ(n型)のライフ
タイム値の推移を図5にそれぞれ示す。なお、図4にお
いて、Epiウェハのサンプル数nはいずれも4枚、比
較例であるミラーウェハのサンプル数nは2枚である。
Here, Ep depending on the presence or absence of the silicon coat
Fig. 4 shows the evaluation results of the lifetime value of the i-wafer (p-type).
FIG. 5 shows the transition of the lifetime value of the Epi wafer (n-type) depending on the number of start batches. In FIG. 4, the number n of samples of the Epi wafer is four in each case, and the number n of samples of the mirror wafer as the comparative example is two.

【0025】図4に示すように、サセプタ6にシリコン
コートをしなかった場合のEpiウェハではライフタイ
ム値が 247μsであるのに対し、シリコンコートをした
場合のEpiウェハでは 358μsと大幅に改善され、比
較例として示すミラーウェハの 397μsに近い値となっ
た。また、図5に示すように、着工バッチ数が増加して
も、常にミラーウェハと同等のライフタイム値が得られ
た。したがって、上記のクリーニング、コーティングと
いう一連の処理を一度行えば、Epi成長において高ラ
イフタイム値を長期にわたって維持することが可能にな
る。
As shown in FIG. 4, the lifetime is 247 .mu.s for the Epi wafer when the susceptor 6 is not coated with silicon, whereas it is significantly improved to 358 .mu.s for the Epi wafer when silicon coated. This value was close to 397 μs of the mirror wafer shown as a comparative example. Further, as shown in FIG. 5, even when the number of batches to be started increased, a lifetime value equivalent to that of the mirror wafer was always obtained. Therefore, once the above-described series of processes of cleaning and coating is performed, a high lifetime value can be maintained for a long period of time in Epi growth.

【0026】このように、本実施の形態によれば、サセ
プタ6にシリコン被膜堆積・エッチングの工程を2回以
上繰り返してからシリコンコーティングしているので、
その後保持面6aに半導体ウェハ2を載置して作成され
たEpiウェハの汚染が大幅に防止される。これによ
り、Epiウェハのライフタイム値をミラーウェハと同
等のレベルにまで向上させることが可能になる。
As described above, according to the present embodiment, the silicon coating is performed on the susceptor 6 after repeating the step of depositing and etching the silicon film twice or more.
Thereafter, contamination of the Epi wafer created by mounting the semiconductor wafer 2 on the holding surface 6a is largely prevented. This makes it possible to improve the lifetime value of the Epi wafer to a level equivalent to that of the mirror wafer.

【0027】以上、本発明者によってなされた発明をそ
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることは言うまでもな
い。
Although the invention made by the inventor has been specifically described based on the embodiment, the invention is not limited to the embodiment, and various modifications may be made without departing from the gist of the invention. It goes without saying that it is possible.

【0028】たとえば、本実施の形態では、サセプタ6
のクリーニング・シリコンコーティングを行った後、半
導体ウェハ2にEpi成長の処理を行う場合が説明され
ているが、半導体ウェハ2にシリコン酸化膜を形成する
場合やドライエッチングを行う場合など、Epi成長以
外の処理を施す技術に適用することができる。
For example, in the present embodiment, the susceptor 6
After the cleaning / silicon coating is performed, the semiconductor wafer 2 is subjected to an Epi growth process. However, when a silicon oxide film is formed on the semiconductor wafer 2 or when dry etching is performed, the semiconductor wafer 2 is subjected to a process other than the Epi growth. Can be applied to the technique of performing the above processing.

【0029】したがって、本発明でのサセプタとはウェ
ハ保持体の総称であり、Epi成長装置のサセプタに限
定されるものではない。
Therefore, the susceptor in the present invention is a general term for a wafer holder, and is not limited to the susceptor of the Epi growth apparatus.

【0030】[0030]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
The effects obtained by typical ones of the inventions disclosed in the present application will be briefly described as follows.

【0031】(1).すなわち、本発明の半導体ウェハの加
工方法によれば、サセプタにシリコン被膜堆積・エッチ
ングの工程を2回以上繰り返してからシリコンコーティ
ングしているので、このサセプタに半導体ウェハを保持
してのウェハプロセスにおけるウェハ汚染が防止され
る。
(1) In other words, according to the semiconductor wafer processing method of the present invention, the susceptor is coated with silicon after repeating the silicon film deposition / etching process twice or more times. Wafer contamination in the holding wafer process is prevented.

【0032】(2).したがって、本発明をエピタキシャル
成長技術に適用した場合、エピタキシャルウェハの汚染
が大幅に防止されてそのライフタイム値をミラーウェハ
と同等のレベルにまで引き上げることが可能になる。
(2) Therefore, when the present invention is applied to the epitaxial growth technique, contamination of the epitaxial wafer is largely prevented, and its lifetime value can be raised to the same level as that of the mirror wafer.

【図面の簡単な説明】[Brief description of the drawings]

【図1】半導体ウェハにエピタキシャル薄膜を形成する
エピタキシャル成長装置を示す概略図である。
FIG. 1 is a schematic view showing an epitaxial growth apparatus for forming an epitaxial thin film on a semiconductor wafer.

【図2】図1のエピタキシャル成長装置における半導体
ウェハの加工手順を示すフローチャートである。
FIG. 2 is a flowchart showing a processing procedure of a semiconductor wafer in the epitaxial growth apparatus of FIG.

【図3】図2のフローにより得られた半導体ウェハの、
シリコン堆積とエッチングのサイクル回数によるライフ
タイム値の測定結果を示すグラフ図である。
FIG. 3 is a view showing a semiconductor wafer obtained by the flow shown in FIG. 2;
It is a graph which shows the measurement result of the lifetime value by the number of cycles of silicon deposition and etching.

【図4】図2のフローにより得られた半導体ウェハの、
シリコンコートの有無によるライフタイム値の測定結果
を示すグラフ図である。
FIG. 4 shows a semiconductor wafer obtained by the flow of FIG.
It is a graph which shows the measurement result of the lifetime value by the presence or absence of a silicon coat.

【図5】図2のフローにより得られた半導体ウェハの、
クリーニング後のライフタイム値の推移を示すグラフ図
である。
FIG. 5 shows a semiconductor wafer obtained by the flow of FIG.
FIG. 6 is a graph showing a change in a lifetime value after cleaning.

【符号の説明】[Explanation of symbols]

1 ベルジャ 2 半導体ウェハ 3 ベース 3a パージガス導入孔 3b 排気孔 4 反応室 5 ノズル 6 サセプタ 6a 保持面 7 ワークコイル 8 石英カバー 9 シリコン被膜 D 汚染物質 G1 反応ガス G2 パージガス1 bell jar 2 semiconductor wafer 3 base 3a purge gas introduction hole 3b exhaust hole 4 reaction chamber 5 nozzle 6 silicon film susceptors 6a holding surface 7 work coil 8 quartz cover 9 D contaminants G 1 reaction gas G 2 purge

───────────────────────────────────────────────────── フロントページの続き (72)発明者 荒川 久 東京都青梅市藤橋3丁目3番地2 日立東 京エレクトロニクス株式会社内 (72)発明者 近藤 泰一 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Hisashi Arakawa 3-3-2 Fujibashi, Ome-shi, Tokyo Inside Hitachi Tokyo Electronics Co., Ltd. No. 1 Semiconductor Company, Hitachi, Ltd.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 次の工程(a)〜(e)を含むことを特
徴とする半導体ウェハの加工方法。 (a)半導体ウェハを保持するサセプタの保持面にシリ
コン被膜を堆積して前記サセプタの汚染物質を前記シリ
コン被膜内に取り込む工程、(b)前記汚染物質を含ん
だ前記シリコン被膜を除去する工程、(c)前記(a)
工程およびこれに続く前記(b)工程をさらに1回以上
繰り返す工程、(d)前記(c)工程終了後、前記保持
面にシリコンコーティングを施す工程、(e)前記
(d)工程終了後、前記半導体ウェハを前記保持面に搭
載してこれに所定の処理を施す工程。
1. A method for processing a semiconductor wafer, comprising the following steps (a) to (e). (A) depositing a silicon film on a holding surface of a susceptor holding a semiconductor wafer to incorporate contaminants of the susceptor into the silicon film; (b) removing the silicon film containing the contaminants; (C) The above (a)
A step of repeating the step and the following step (b) one or more times, (d) after the step (c), applying a silicon coating to the holding surface, and (e) after the step (d), Mounting the semiconductor wafer on the holding surface and subjecting the semiconductor wafer to a predetermined process;
【請求項2】 請求項1記載の半導体ウェハの加工方法
において、前記半導体ウェハは、前記(e)工程では、
エピタキシャル成長によりミラーウェハにシリコン薄膜
を形成してエピタキシャルウェハとすることを特徴とす
る半導体ウェハの加工方法。
2. The method for processing a semiconductor wafer according to claim 1, wherein the semiconductor wafer is provided in the step (e).
A method for processing a semiconductor wafer, wherein a silicon thin film is formed on a mirror wafer by epitaxial growth to form an epitaxial wafer.
【請求項3】 請求項1または2記載の半導体ウェハの
加工方法において、前記サセプタの材質はカーボンであ
ることを特徴とする半導体ウェハの加工方法。
3. The method for processing a semiconductor wafer according to claim 1, wherein the material of said susceptor is carbon.
JP27568596A 1996-10-18 1996-10-18 Working of semiconductor wafer Pending JPH10125603A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27568596A JPH10125603A (en) 1996-10-18 1996-10-18 Working of semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27568596A JPH10125603A (en) 1996-10-18 1996-10-18 Working of semiconductor wafer

Publications (1)

Publication Number Publication Date
JPH10125603A true JPH10125603A (en) 1998-05-15

Family

ID=17558934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27568596A Pending JPH10125603A (en) 1996-10-18 1996-10-18 Working of semiconductor wafer

Country Status (1)

Country Link
JP (1) JPH10125603A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006040743A (en) * 2004-07-28 2006-02-09 Matsushita Electric Ind Co Ltd Plasma processing method and plasma processing device
JP2009032946A (en) * 2007-07-27 2009-02-12 Shin Etsu Handotai Co Ltd Vapor phase growth system and vapor-phase growth method
JP2013105924A (en) * 2011-11-15 2013-05-30 Shin Etsu Handotai Co Ltd Manufacturing method of silicon epitaxial wafer
JP2017120830A (en) * 2015-12-28 2017-07-06 信越半導体株式会社 Method for producing epitaxial wafer
CN107851553A (en) * 2015-07-28 2018-03-27 爱思开矽得荣株式会社 The method that the reactor for manufacturing epitaxial wafer is restarted in preparation

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006040743A (en) * 2004-07-28 2006-02-09 Matsushita Electric Ind Co Ltd Plasma processing method and plasma processing device
JP4604591B2 (en) * 2004-07-28 2011-01-05 パナソニック株式会社 Plasma processing method
JP2009032946A (en) * 2007-07-27 2009-02-12 Shin Etsu Handotai Co Ltd Vapor phase growth system and vapor-phase growth method
JP2013105924A (en) * 2011-11-15 2013-05-30 Shin Etsu Handotai Co Ltd Manufacturing method of silicon epitaxial wafer
CN107851553A (en) * 2015-07-28 2018-03-27 爱思开矽得荣株式会社 The method that the reactor for manufacturing epitaxial wafer is restarted in preparation
JP2018523308A (en) * 2015-07-28 2018-08-16 エスケー シルトロン カンパニー リミテッド Reactor preparation method for manufacturing epitaxial wafers
US10550465B2 (en) 2015-07-28 2020-02-04 Sk Siltron Co., Ltd. Method of preparing for reactor restart for manufacturing epitaxial wafer
CN107851553B (en) * 2015-07-28 2021-08-20 爱思开矽得荣株式会社 Method for preparing to restart reactor for manufacturing epitaxial wafers
JP2017120830A (en) * 2015-12-28 2017-07-06 信越半導体株式会社 Method for producing epitaxial wafer

Similar Documents

Publication Publication Date Title
US7108748B2 (en) Low temperature load and bake
US10480095B2 (en) System for rapid bake of semiconductor substrate with upper linear heating elements perpendicular to horizontal gas flow
EP0445754B1 (en) Method for growing a diamond or c-BN thin film
US6316361B1 (en) CVD reactor and process for producing an epitally coated semiconductor wafer
US6639312B2 (en) Dummy wafers and methods for making the same
JP2010283357A (en) Method to form ultra high quality silicon-containing compound layers
US4874464A (en) Process for epitaxial deposition of silicon
US5510297A (en) Process for uniform deposition of tungsten silicide on semiconductor wafers by treatment of susceptor having aluminum nitride surface thereon with tungsten silicide after cleaning of susceptor
EP0421075B1 (en) Low pressure, low-temperature process for depositing silicondioxide
US6184154B1 (en) Method of processing the backside of a wafer within an epitaxial reactor chamber
Kunii et al. Si Surface Cleaning by Si2H6–H2 Gas Etching and Its Effects on Solid-Phase Epitaxy
WO2002000968A1 (en) A method for manufacturing a susceptor, a susceptor thus obtained and its application
KR100652908B1 (en) In situ growth of oxide and silicon layers
JPH10125603A (en) Working of semiconductor wafer
JP2004260086A (en) Manufacturing method of silicon wafer
CN113243039B (en) Method for growing doped group IV materials
EP0622472A1 (en) Method for growing a diamond or c-BN thin film on a diamond or c-BN substrate
JPH05144751A (en) Manufacture of semiconductor epitaxial substrate
JPH09199424A (en) Epitaxial growth
Aoyama et al. Surface cleaning for Si epitaxy using photoexcited fluorine gas
US20020197828A1 (en) Method and apparatus for manufacturing a semiconductor device and processing a substrate
KR940010412B1 (en) Method of forming thin film
JPH04258115A (en) Manufacture of semiconductor substrate
TW202022174A (en) Process for producing an epitaxially coated semiconductor wafer
JPH0397691A (en) Jig for producing semiconductor device