JPH0514425A - Ｍｓｋ変調器 - Google Patents
Ｍｓｋ変調器Info
- Publication number
- JPH0514425A JPH0514425A JP18412491A JP18412491A JPH0514425A JP H0514425 A JPH0514425 A JP H0514425A JP 18412491 A JP18412491 A JP 18412491A JP 18412491 A JP18412491 A JP 18412491A JP H0514425 A JPH0514425 A JP H0514425A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sine wave
- data
- reference sine
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】データの高速な伝送レートに対応し、遅延特性
が良く、安定動作を可能とする。 【構成】デジタル基準波生成部にてデジタル的に生成さ
れた基準正弦波信号とダイビットベースバンド信号とを
乗算してＭＳＫ変調を行うことにより、遅延特性の改善
および安定動作を可能としている。
が良く、安定動作を可能とする。 【構成】デジタル基準波生成部にてデジタル的に生成さ
れた基準正弦波信号とダイビットベースバンド信号とを
乗算してＭＳＫ変調を行うことにより、遅延特性の改善
および安定動作を可能としている。
Description
【０００１】
【産業上の利用分野】この発明は、ＭＳＫ変調器に関
し、特にその基準正弦波生成回路を改善したＭＳＫ変調
器に関する。
し、特にその基準正弦波生成回路を改善したＭＳＫ変調
器に関する。
【０００２】
【従来の技術】従来の代表的なＭＳＫ変調器の構成例が
図４に示されている。この変調器は、ダイビットのベー
スバンドデジタル信号ＩとＱおよびそのシンボルレート
の１／２のクロック（デジタル伝送クロック）を入力と
して変調信号を出力させる。図５には、デジタル伝送ク
ロック、信号Ｉ、信号Ｑ、基準正弦波のタイミングチャ
ートが示されている。
図４に示されている。この変調器は、ダイビットのベー
スバンドデジタル信号ＩとＱおよびそのシンボルレート
の１／２のクロック（デジタル伝送クロック）を入力と
して変調信号を出力させる。図５には、デジタル伝送ク
ロック、信号Ｉ、信号Ｑ、基準正弦波のタイミングチャ
ートが示されている。
【０００３】アナログ乗算器４５と４６には、それぞれ
Ｉ信号とＱ信号が入力され、基準正弦波信号に基づく信
号と乗算される。Ｉ信号とＱ信号はＮＲＺ信号である
が、アナログ乗算器４５と４６においては、＋１または
−１の値をとるポーラＮＲＺ信号として扱われる。Ｉ，
Ｑそれぞれの伝達速度をｒb（ｂｐｓ）とすれば、Ｑは
Ｉに対して１／（２ｒb）（ｓｅｃ）だけ遅延してい
る。デジタル伝送クロックは、ローパスフィルタ４１に
入力され、高調波成分が除去され、周波数ｆb（＝ｒb
／２）の正弦波信号が位相調整回路４２に供給される。
位相調整回路４２は、ローパスフィルタ４１からの正弦
波信号の零点がＩの変化点と一致するように、正弦波の
位相を調整するものである。この位相調整回路４２から
の出力は、初期位相０（ｒａｄ）の基準正弦波と呼ば
れ、ｃｏｓ（２πｆbｔ）で表される。アナログ位相シ
フタ４３は、基準正弦波ｃｏｓ（２πｆbｔ）の位相を
−π／２（ｒａｄ）だけシフトしてｓｉｎ（２πｆ
bｔ）として乗算器４６に出力する。これは、初期位相
−π／２（ｒａｄ）の基準正弦波と呼ばれ、その零点は
信号Ｑの変化点と一致する。ここで、Ｉ，Ｑの変化点と
基準正弦波の零点が完全に一致していれば、ＳIとＳQは
図６の（Ａ）に示すように、正と負の半周期正弦波の組
み合わせであり、波形は連続となる。しかし、基準正弦
波に位相変動が生じた場合には、図６の（Ｂ）に示すよ
うに、ＳIとＳQは不連続となり、受信側のアイパターン
に影響して、固定劣化特性を悪化させる原因となる。
Ｉ信号とＱ信号が入力され、基準正弦波信号に基づく信
号と乗算される。Ｉ信号とＱ信号はＮＲＺ信号である
が、アナログ乗算器４５と４６においては、＋１または
−１の値をとるポーラＮＲＺ信号として扱われる。Ｉ，
Ｑそれぞれの伝達速度をｒb（ｂｐｓ）とすれば、Ｑは
Ｉに対して１／（２ｒb）（ｓｅｃ）だけ遅延してい
る。デジタル伝送クロックは、ローパスフィルタ４１に
入力され、高調波成分が除去され、周波数ｆb（＝ｒb
／２）の正弦波信号が位相調整回路４２に供給される。
位相調整回路４２は、ローパスフィルタ４１からの正弦
波信号の零点がＩの変化点と一致するように、正弦波の
位相を調整するものである。この位相調整回路４２から
の出力は、初期位相０（ｒａｄ）の基準正弦波と呼ば
れ、ｃｏｓ（２πｆbｔ）で表される。アナログ位相シ
フタ４３は、基準正弦波ｃｏｓ（２πｆbｔ）の位相を
−π／２（ｒａｄ）だけシフトしてｓｉｎ（２πｆ
bｔ）として乗算器４６に出力する。これは、初期位相
−π／２（ｒａｄ）の基準正弦波と呼ばれ、その零点は
信号Ｑの変化点と一致する。ここで、Ｉ，Ｑの変化点と
基準正弦波の零点が完全に一致していれば、ＳIとＳQは
図６の（Ａ）に示すように、正と負の半周期正弦波の組
み合わせであり、波形は連続となる。しかし、基準正弦
波に位相変動が生じた場合には、図６の（Ｂ）に示すよ
うに、ＳIとＳQは不連続となり、受信側のアイパターン
に影響して、固定劣化特性を悪化させる原因となる。
【０００４】アナログ乗算器４５は、信号Ｉと基準信号
ｃｏｓ（２πｆbｔ）とを乗算し、アナログ乗算器４６
は信号Ｑと基準信号ｓｉｎ（２πｆbｔ）とを乗算し
て、それぞれＳIとＳQとして出力する。乗算器４７と４
８は、信号ＳIとＳQにそれぞれ搬送波の同相成分Ａｃｏ
ｓ（ω0ｔ＋θ0）、アナログ位相シフタ１４により得ら
れる直交成分Ａｓｉｎ（ω0ｔ＋θ0）を乗算する。加算
器４９は、こうして得られる乗算器４７と４８の出力信
号を加算してＭＳＫ変調信号として出力する。
ｃｏｓ（２πｆbｔ）とを乗算し、アナログ乗算器４６
は信号Ｑと基準信号ｓｉｎ（２πｆbｔ）とを乗算し
て、それぞれＳIとＳQとして出力する。乗算器４７と４
８は、信号ＳIとＳQにそれぞれ搬送波の同相成分Ａｃｏ
ｓ（ω0ｔ＋θ0）、アナログ位相シフタ１４により得ら
れる直交成分Ａｓｉｎ（ω0ｔ＋θ0）を乗算する。加算
器４９は、こうして得られる乗算器４７と４８の出力信
号を加算してＭＳＫ変調信号として出力する。
【０００５】
【発明が解決しようとする課題】上述のように、従来の
ＭＳＫ変調器においては、デジタル伝送クロックを変調
器内の基準正弦波に変換する過程で、アナログ式のロー
パスフィルタ４１のみを用いている。しかしながら、デ
ジタル伝送クロックは、基準正弦波ｆb に対して奇数次
の高調波成分を含むので、図３のαに示すように、フィ
ルタの減衰域での周波数特性を急峻にしなければならな
い。一般に、フィルタの減衰域での周波数特性を急峻に
するには、その次数を高くしなければならず、その結
果、通過帯域での遅延量の変化も大きくなって、フィル
タを構成する素子の温度特性や値のばらつきによってカ
ットオフ周波数が変化すると、その近傍の周波数の遅延
量も大きく変動してしまうことになる。そこで、デジタ
ルデータと位相を等しくするために位相調整回路４２が
必要となるが、この回路の調整範囲は、フィルタを構成
する素子のばらつきに対応して広くとらなければならな
いので、この回路の温度特性やフィルタ自体の温度特性
によって位相が変動してしまうという問題があった。
ＭＳＫ変調器においては、デジタル伝送クロックを変調
器内の基準正弦波に変換する過程で、アナログ式のロー
パスフィルタ４１のみを用いている。しかしながら、デ
ジタル伝送クロックは、基準正弦波ｆb に対して奇数次
の高調波成分を含むので、図３のαに示すように、フィ
ルタの減衰域での周波数特性を急峻にしなければならな
い。一般に、フィルタの減衰域での周波数特性を急峻に
するには、その次数を高くしなければならず、その結
果、通過帯域での遅延量の変化も大きくなって、フィル
タを構成する素子の温度特性や値のばらつきによってカ
ットオフ周波数が変化すると、その近傍の周波数の遅延
量も大きく変動してしまうことになる。そこで、デジタ
ルデータと位相を等しくするために位相調整回路４２が
必要となるが、この回路の調整範囲は、フィルタを構成
する素子のばらつきに対応して広くとらなければならな
いので、この回路の温度特性やフィルタ自体の温度特性
によって位相が変動してしまうという問題があった。
【０００６】そこで、この発明の目的は、データの高速
な伝送レートに対応し、遅延特性が良く、安定動作を可
能とするＭＳＫ変調器を提供することにある。
な伝送レートに対応し、遅延特性が良く、安定動作を可
能とするＭＳＫ変調器を提供することにある。
【０００７】
【課題を解決するための手段】前述の課題を解決するた
め、この発明によるＭＳＫ変調器は、ダイビットベース
バンド信号と、シンボルレートの１／２のクロックから
得られる基準正弦波信号とを乗算する処理を有するＭＳ
Ｋ変調器において、前記基準正弦波信号をデジタル的に
生成するデジタル基準正弦波生成部を備えて構成されて
いる。
め、この発明によるＭＳＫ変調器は、ダイビットベース
バンド信号と、シンボルレートの１／２のクロックから
得られる基準正弦波信号とを乗算する処理を有するＭＳ
Ｋ変調器において、前記基準正弦波信号をデジタル的に
生成するデジタル基準正弦波生成部を備えて構成されて
いる。
【０００８】
【作用】この発明では、デジタル基準正弦波生成部にて
デジタル的に生成された基準正弦波と、ダイビットベー
スバンド信号とを乗算してＭＳＫ変調を行うことによ
り、遅延特性の改善および安定動作を可能としている。
上記デジタル基準正弦波としては、オーバーサンプリン
グデータに基づいて基準正弦波データを生成し、生成さ
れた基準正弦波データをＤ／Ａ変換部でアナログ信号に
変換し、ローパスフィルタに通して得られる信号を用い
ることができる。
デジタル的に生成された基準正弦波と、ダイビットベー
スバンド信号とを乗算してＭＳＫ変調を行うことによ
り、遅延特性の改善および安定動作を可能としている。
上記デジタル基準正弦波としては、オーバーサンプリン
グデータに基づいて基準正弦波データを生成し、生成さ
れた基準正弦波データをＤ／Ａ変換部でアナログ信号に
変換し、ローパスフィルタに通して得られる信号を用い
ることができる。
【０００９】
【実施例】次に、この発明の実施例について図面を参照
しながら説明する。図１は、この発明による並列ＭＳＫ
変調器の一実施例を示すブロック図である。図１におい
て、乗算器１４，１５，１６および１７は、図４に示す
従来の乗算器４５，４６，４７および４８と同様な機能
を有し、アナログ位相シフタ１３と加算器１８は、図４
のアナログ位相シフタ４８と加算器１９と同様な機能を
有する。この実施例では、乗算器１４と１５に供給する
基準正弦波である位相０のｃｏｓ（２πｆbｔ）と位相
−π／２のｓｉｎ（２πｆbｔ）の生成のための構成と
して、デジタル的処理部１１と１２を備える。デジタル
基準正弦波生成部１１は、正弦波デジタルデータを格納
する固定ＰＣＭデータ格納メモリ１１１と、このメモリ
から所定のデータを、デジタル伝送クロックと動作クロ
ックに基づいて選択する選択部１１２と、選択部１１２
で選択されたデジタルデータをアナログ信号に変換する
Ｄ／Ａ変換部１１３と、Ｄ／Ａ変換部１１３で得られた
アナログ信号の低域成分を取り出すローパスフィルタ
（ＬＰＦ）１１４から構成される。同様に、デジタル基
準正弦波生成部１２は、メモリ１２１、選択部１２２、
Ｄ／Ａ変換部１２３、ＬＰＦ１２４を備えて成る。
しながら説明する。図１は、この発明による並列ＭＳＫ
変調器の一実施例を示すブロック図である。図１におい
て、乗算器１４，１５，１６および１７は、図４に示す
従来の乗算器４５，４６，４７および４８と同様な機能
を有し、アナログ位相シフタ１３と加算器１８は、図４
のアナログ位相シフタ４８と加算器１９と同様な機能を
有する。この実施例では、乗算器１４と１５に供給する
基準正弦波である位相０のｃｏｓ（２πｆbｔ）と位相
−π／２のｓｉｎ（２πｆbｔ）の生成のための構成と
して、デジタル的処理部１１と１２を備える。デジタル
基準正弦波生成部１１は、正弦波デジタルデータを格納
する固定ＰＣＭデータ格納メモリ１１１と、このメモリ
から所定のデータを、デジタル伝送クロックと動作クロ
ックに基づいて選択する選択部１１２と、選択部１１２
で選択されたデジタルデータをアナログ信号に変換する
Ｄ／Ａ変換部１１３と、Ｄ／Ａ変換部１１３で得られた
アナログ信号の低域成分を取り出すローパスフィルタ
（ＬＰＦ）１１４から構成される。同様に、デジタル基
準正弦波生成部１２は、メモリ１２１、選択部１２２、
Ｄ／Ａ変換部１２３、ＬＰＦ１２４を備えて成る。
【００１０】これらデジタル基準正弦波生成部１１と１
２の１チャンネル分の詳細な構成が図２に示されてい
る。この実施例では、固定ＰＣＭデータとして１サンプ
ル当り３ビットのデータを８サンプル（１周期分）用い
ている。これらサンプルデータは、図５の基準正弦波の
各サンプル点〜に対応するＰＣＭデータ（サンプリ
ングクロックは動作クロックと等しい）とされている。
データ〜に対応する３ステートバッファ群２１
（１），２１（２），…，２１（８）は、Ｄフリップフ
ロップ２６からの制御信号Ｓ１，Ｓ２，…，Ｓ８に従っ
て、固定値であるＰＣＭデータを３ステート制御する。
選択信号生成部２５は、デジタル伝送クロックと動作ク
ロックに基づいて、データ〜からデータただ１組の
データを選択するような信号を発生し、Ｄフリップフロ
ップ群２６は、この選択信号を動作クロックの変化点で
リタイミングして、各３ステートバッファ２１（１）〜
２１（８）の制御端子に出力する。Ｄフリップフロップ
群２２は、３ステートバッファ群２１（１）〜２１
（８）による選択されたデータの遅延を解消するため、
各３ステートバッファ群からの出力データＶ１，Ｖ２，
Ｖ３を動作してクロックでリタイミングする。こうし
て、Ｄフリップフロップ群２２から出力されたデジタル
データは、Ｄ／Ａ変換部２３でアナログ信号に変換され
た後、ローパスフィルタ２４で不要な高周波成分が除去
され、基準正弦波信号として出力される。この実施例の
並列ＭＳＫ変調器では、基準正弦波として、初期位相が
０（ｒａｄ）と−π／２（ｒａｄ）の２種類の正弦波を
使用している。そこで、初期位相−π／２（ｒａｄ）の
正弦波を発生させるには、初期位相０（ｒａｄ）の正弦
波の生成回路を基にして、選択信号Ｓ１〜Ｓ８をπ／２
位相分遅らせるか、またはπ／２位相遅れた信号が発生
するようにデータ〜を並べ替えれば良く、アナログ
的な位相シフト手段を設ける必要がない。制御信号Ｓ１
〜Ｓ８は、常に何れか１つが“Ｈ”レベルで残り７つが
“Ｌ”レベルとなるので、３ステートバッファ群２１
（１）〜２１（８）のうち出力がアクティヴとなるのも
１つであり、残りはハイインピーダンス状態となる。そ
のため、３ステートバッファの出力がぶつかり合うこと
はなく、信号Ｖ１〜Ｖ３は必ずデータ〜データのう
ち何れかとなる。
２の１チャンネル分の詳細な構成が図２に示されてい
る。この実施例では、固定ＰＣＭデータとして１サンプ
ル当り３ビットのデータを８サンプル（１周期分）用い
ている。これらサンプルデータは、図５の基準正弦波の
各サンプル点〜に対応するＰＣＭデータ（サンプリ
ングクロックは動作クロックと等しい）とされている。
データ〜に対応する３ステートバッファ群２１
（１），２１（２），…，２１（８）は、Ｄフリップフ
ロップ２６からの制御信号Ｓ１，Ｓ２，…，Ｓ８に従っ
て、固定値であるＰＣＭデータを３ステート制御する。
選択信号生成部２５は、デジタル伝送クロックと動作ク
ロックに基づいて、データ〜からデータただ１組の
データを選択するような信号を発生し、Ｄフリップフロ
ップ群２６は、この選択信号を動作クロックの変化点で
リタイミングして、各３ステートバッファ２１（１）〜
２１（８）の制御端子に出力する。Ｄフリップフロップ
群２２は、３ステートバッファ群２１（１）〜２１
（８）による選択されたデータの遅延を解消するため、
各３ステートバッファ群からの出力データＶ１，Ｖ２，
Ｖ３を動作してクロックでリタイミングする。こうし
て、Ｄフリップフロップ群２２から出力されたデジタル
データは、Ｄ／Ａ変換部２３でアナログ信号に変換され
た後、ローパスフィルタ２４で不要な高周波成分が除去
され、基準正弦波信号として出力される。この実施例の
並列ＭＳＫ変調器では、基準正弦波として、初期位相が
０（ｒａｄ）と−π／２（ｒａｄ）の２種類の正弦波を
使用している。そこで、初期位相−π／２（ｒａｄ）の
正弦波を発生させるには、初期位相０（ｒａｄ）の正弦
波の生成回路を基にして、選択信号Ｓ１〜Ｓ８をπ／２
位相分遅らせるか、またはπ／２位相遅れた信号が発生
するようにデータ〜を並べ替えれば良く、アナログ
的な位相シフト手段を設ける必要がない。制御信号Ｓ１
〜Ｓ８は、常に何れか１つが“Ｈ”レベルで残り７つが
“Ｌ”レベルとなるので、３ステートバッファ群２１
（１）〜２１（８）のうち出力がアクティヴとなるのも
１つであり、残りはハイインピーダンス状態となる。そ
のため、３ステートバッファの出力がぶつかり合うこと
はなく、信号Ｖ１〜Ｖ３は必ずデータ〜データのう
ち何れかとなる。
【００１１】Ｄ／Ａ変換部２３の動作クロック（変換レ
ート）の周波数ｆsと出力となる基準正弦波の周波数ｆb
との関係は、サンプリング定理により、ｆs≧２ｆb を
満たす必要があるが図２の例では、ｆs＝８ｆb （４倍
オーバーサンプリング）として正弦波１周期当り８個の
サンプル値をとっている。このため、ローパスフィルタ
の特性としては、図３のｆ′（ｆs−ｆb ）以上の周波
数を取り除くような曲線βであれば良い。一般にフィル
タの次数が低く減衰域での周波数特性が緩やかであるほ
ど、通過帯域での遅延量の変化は小さくなり、フィルタ
を構成する素子の値のばらつきによる遅延量の変化も小
さくなる。また、構成する素子数も減るため、温度によ
る特性の変化も減少する。従って、この方式を用いるこ
とによって、温度特性や素子のばらつきによる遅延変動
の小さいフィルタが実現できるので、従来のアナログ方
式のＭＳＫ変調器に比べて基準正弦波とデータ間の位相
変動が非常に小さくなり、そのための調整回路が不要と
なる。
ート）の周波数ｆsと出力となる基準正弦波の周波数ｆb
との関係は、サンプリング定理により、ｆs≧２ｆb を
満たす必要があるが図２の例では、ｆs＝８ｆb （４倍
オーバーサンプリング）として正弦波１周期当り８個の
サンプル値をとっている。このため、ローパスフィルタ
の特性としては、図３のｆ′（ｆs−ｆb ）以上の周波
数を取り除くような曲線βであれば良い。一般にフィル
タの次数が低く減衰域での周波数特性が緩やかであるほ
ど、通過帯域での遅延量の変化は小さくなり、フィルタ
を構成する素子の値のばらつきによる遅延量の変化も小
さくなる。また、構成する素子数も減るため、温度によ
る特性の変化も減少する。従って、この方式を用いるこ
とによって、温度特性や素子のばらつきによる遅延変動
の小さいフィルタが実現できるので、従来のアナログ方
式のＭＳＫ変調器に比べて基準正弦波とデータ間の位相
変動が非常に小さくなり、そのための調整回路が不要と
なる。
【００１２】次に、図２における構成のように、固定デ
ータの設定及びその選択に３ステートバッファを用いれ
ば、ＲＯＭ、ＲＡＭ等の専用記憶デバイスが不必要とな
り、加えてデータが増えても制御信号が変化してから出
力が確定するまでの遅延時間は一定である。動作クロッ
クを基準にすると、この値ｔpdは、 ｔpd＝ｔpf（Ｄフリップフロップのクロック→出力の遅
延時間） ＋ｔpb（３ステートバッファの制御入力→出力の遅延時
間） で表せるが、このｔpdとＤフリップフロップのセットア
ップタイムｔsの和は、動作クロック周期Ｔ（＝１／
ｆs）よりも小さくなければならない。即ち、 Ｔ＞ｔpd＋ｔs を満たしていれば良い。ここで、３ステートバッファの
制御入力→出力の遅延時間ｔpdは、データの数（３ステ
ートバッファの数）に依らない定数である。データ選択
にマルチプレクサを用いた場合、ｔpdは、 ｔpd＝ｔpf＋ｔpx（マルチプレクサの制御入力→出力の
遅延時間） となるが、一般にｔpxは、選択する入力データの個数に
よる関数で、データ数が増えるとｔpxの値も大きくな
る。したがって、本発明のように３ステートバッファで
構成されるセレクタを用いれば、データ数の増加に対し
ても動作クロックの周波数の上限は変化しないので、マ
ルチプレクサを用いる場合よりも高速で動作させること
が可能となる。
ータの設定及びその選択に３ステートバッファを用いれ
ば、ＲＯＭ、ＲＡＭ等の専用記憶デバイスが不必要とな
り、加えてデータが増えても制御信号が変化してから出
力が確定するまでの遅延時間は一定である。動作クロッ
クを基準にすると、この値ｔpdは、 ｔpd＝ｔpf（Ｄフリップフロップのクロック→出力の遅
延時間） ＋ｔpb（３ステートバッファの制御入力→出力の遅延時
間） で表せるが、このｔpdとＤフリップフロップのセットア
ップタイムｔsの和は、動作クロック周期Ｔ（＝１／
ｆs）よりも小さくなければならない。即ち、 Ｔ＞ｔpd＋ｔs を満たしていれば良い。ここで、３ステートバッファの
制御入力→出力の遅延時間ｔpdは、データの数（３ステ
ートバッファの数）に依らない定数である。データ選択
にマルチプレクサを用いた場合、ｔpdは、 ｔpd＝ｔpf＋ｔpx（マルチプレクサの制御入力→出力の
遅延時間） となるが、一般にｔpxは、選択する入力データの個数に
よる関数で、データ数が増えるとｔpxの値も大きくな
る。したがって、本発明のように３ステートバッファで
構成されるセレクタを用いれば、データ数の増加に対し
ても動作クロックの周波数の上限は変化しないので、マ
ルチプレクサを用いる場合よりも高速で動作させること
が可能となる。
【００１３】
【発明の効果】以上説明したように、この発明によれば
従来よりデータと基準正弦波間の位相変動が少なく、複
雑な調整回路が不要な、再現性の良い並列ＭＳＫシステ
ムの変調器が得られる。よって、固定劣化の小さいＭＳ
Ｋシステムの大量生産の実現に大きく貢献することがで
きる。
従来よりデータと基準正弦波間の位相変動が少なく、複
雑な調整回路が不要な、再現性の良い並列ＭＳＫシステ
ムの変調器が得られる。よって、固定劣化の小さいＭＳ
Ｋシステムの大量生産の実現に大きく貢献することがで
きる。
【図１】この発明によるＭＳＫ変調器の一実施例を示す
ブロック図である。
ブロック図である。
【図２】図１における基準正弦波発生部の詳細構成を示
すブロック図である。
すブロック図である。
【図３】ＭＳＫ変調器において、用いられるローパスフ
ィルタの、それぞれの周波数ー振幅特性及び周波数ー遅
延特性を示す図である。
ィルタの、それぞれの周波数ー振幅特性及び周波数ー遅
延特性を示す図である。
【図４】従来の並列ＭＳＫ変調器のブロック図である。
【図５】図１および図４に示す並列ＭＳＫの変調器にお
ける各信号の関係を示したタイミング図、波形図であ
る。
ける各信号の関係を示したタイミング図、波形図であ
る。
【図６】図４におけるアナログ乗算回路の出力ＳI，ＳQ
の波形図である。
の波形図である。
１１，１２ 基準正弦波生成部
１３，４３，４４ 位相シフタ
１４〜１７、４５〜４８ 乗算器
１８，４９ 加算器
２１（１）〜２１（８） ３ステートバッファ群
２２，２６ Ｄフリップフロップ群
２３，１１３，１２３ Ｄ／Ａ変換部
２４，４１，１１４，１２４ ローパスフィルタ
２５ 選択信号生成部
１１１，１２１ メモリ
１１２，１２２ 選択部
Claims (3)
- 【請求項１】ダイビットベースバンド信号と、シンボル
レートの１／２のクロックから得られる基準正弦波信号
とを乗算する処理を有するＭＳＫ変調器において、前記
基準正弦波信号をデジタル的に生成するデジタル基準正
弦波生成部を備えて成ることを特徴とするＭＳＫ変調
器。 - 【請求項２】前記デジタル基準正弦波生成部は、オーバ
ーサンプリングデータに基づいて基準正弦波データを生
成し、生成された基準正弦波データをＤ／Ａ変換部でア
ナログ信号に変換し、ローパスフィルタに通して得られ
る信号を前記基準正弦波信号として出力することを特徴
とする請求項１に記載のＭＳＫ変調器。 - 【請求項３】３ステートバッファの入力を固定値とする
ことによって固定データメモリを設け、複数個の前記固
定データメモリからの所望のデータ選択を３ステートバ
ッファにより行って前記Ｄ／Ａ変換部に出力することを
特徴とする請求項２に記載のＭＳＫ変調器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3184124A JP2710876B2 (ja) | 1991-06-28 | 1991-06-28 | Ｍｓｋ変調器 |
| US07/872,283 US5216391A (en) | 1991-04-26 | 1992-04-22 | MSK modulator having a digital quadrature reference waveform generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3184124A JP2710876B2 (ja) | 1991-06-28 | 1991-06-28 | Ｍｓｋ変調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0514425A true JPH0514425A (ja) | 1993-01-22 |
| JP2710876B2 JP2710876B2 (ja) | 1998-02-10 |
Family
ID=16147800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3184124A Expired - Lifetime JP2710876B2 (ja) | 1991-04-26 | 1991-06-28 | Ｍｓｋ変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2710876B2 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5585161A (en) * | 1978-12-21 | 1980-06-26 | Nippon Telegr & Teleph Corp <Ntt> | Msk modulation unit |
| JPS6039960A (ja) * | 1983-08-15 | 1985-03-02 | Toshiba Corp | デイジタル変調回路 |
| JPS60139093A (ja) * | 1983-12-27 | 1985-07-23 | Japan Radio Co Ltd | 多周波信号発生装置 |
| JPS60183857A (ja) * | 1984-03-02 | 1985-09-19 | Anritsu Corp | Ｍｓｋ変調信号処理回路 |
| JPS61216555A (ja) * | 1985-03-22 | 1986-09-26 | Toshiba Corp | Ｍｓｋ信号の復調装置 |
| JPH02166808A (ja) * | 1988-12-20 | 1990-06-27 | Matsushita Electric Ind Co Ltd | 正弦波発生回路 |
-
1991
- 1991-06-28 JP JP3184124A patent/JP2710876B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5585161A (en) * | 1978-12-21 | 1980-06-26 | Nippon Telegr & Teleph Corp <Ntt> | Msk modulation unit |
| JPS6039960A (ja) * | 1983-08-15 | 1985-03-02 | Toshiba Corp | デイジタル変調回路 |
| JPS60139093A (ja) * | 1983-12-27 | 1985-07-23 | Japan Radio Co Ltd | 多周波信号発生装置 |
| JPS60183857A (ja) * | 1984-03-02 | 1985-09-19 | Anritsu Corp | Ｍｓｋ変調信号処理回路 |
| JPS61216555A (ja) * | 1985-03-22 | 1986-09-26 | Toshiba Corp | Ｍｓｋ信号の復調装置 |
| JPH02166808A (ja) * | 1988-12-20 | 1990-06-27 | Matsushita Electric Ind Co Ltd | 正弦波発生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2710876B2 (ja) | 1998-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1023096A (ja) | ディジタル変調器および復調器 | |
| US5204642A (en) | Frequency controlled recursive oscillator having sinusoidal output | |
| JP3283989B2 (ja) | 多値重畳振幅変調の基底帯域信号発生装置及び方法 | |
| JP2928522B2 (ja) | 変調信号の供給装置及び予備変調フィルタ及び変調装置 | |
| US6441694B1 (en) | Method and apparatus for generating digitally modulated signals | |
| US20050232385A1 (en) | Two-point frequency modulation apparatus, wireless transmitting apparatus, and wireless receiving apparatus | |
| JP4583196B2 (ja) | 通信装置 | |
| JPH0683277B2 (ja) | 角度変調信号発生回路及びそれに関連する振幅及び位相変調信号発生回路 | |
| JP4322268B2 (ja) | 信号発生装置及び方法 | |
| CA1267195A (en) | Technique for synthesizing the modulation of a time varying waveform with a data signal | |
| US20040184400A1 (en) | Multicarrier transmitter, multicarrier receiver, and multicarrier communications apparatus | |
| KR930005646B1 (ko) | 평탄한 엔벨로프 특성을 갖는 bpsk 변조회로 | |
| JP2710876B2 (ja) | Ｍｓｋ変調器 | |
| MXPA00008264A (es) | Generador de senal de portadora de modulador complejo. | |
| US5214396A (en) | Method and apparatus for providing a biphase modulated signal having flat envelope characteristics without a direct current component | |
| JPH1075267A (ja) | 疑似ｇｍｓｋ変調装置 | |
| US5216391A (en) | MSK modulator having a digital quadrature reference waveform generator | |
| JP3191895B2 (ja) | Ｓｓｂ変調器 | |
| US20050157816A1 (en) | Circuit and method for binary modulation | |
| JPH06291790A (ja) | π／４シフトＱＰＳＫ変調器 | |
| JPH06112980A (ja) | 正弦出力信号を発生するための装置 | |
| JP2834009B2 (ja) | マルチモード位相変調器 | |
| JP3398989B2 (ja) | Ｐｓｋ変調装置 | |
| JPS6323444A (ja) | デジタル通信の伝送速度自動調整方式 | |
| JP3220877B2 (ja) | π／４シフトＱＰＳＫ変調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20081024 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20101024 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 14 |